Digitaltechnik II SS 2007

Transkript

1 Digitaltechnik II SS Vorlesung Klaus Kasper

2 Inhalt Zyklische Folgeschaltung Asynchroner Zähler Synchroner Zähler Schaltungsanalyse Register Digitaltechnik 2 2

3 JKFlipFlop I Digitaltechnik 2 3

4 JKFlipFlop II Jump (J) und Kill (K) FlipFlop arbeitet wie SRFlipFlop, wobei J mit S und K mit R gleichzusetzen ist allerdings ist hier J K spezifiziert für J K wechselt der Ausgang bei jeder aktiven Taktflanke den Wert (toggelt) Digitaltechnik 2 4

5 Digitalsimulator kaputt? JKFlipFlop geht nicht! Digitaltechnik 2 5

6 Übung: Zustandsdiagramm JK FlipFlop (( J K) ( J K)) T J T (( J K) ( J K)) T K T (( J K) ( J K)) T J T (( J K) ( J K)) T K T Digitaltechnik 2 6

7 Digitaltechnik 2 7 Zyklische Folgeschaltung C B A t 6 Zustände, zyklische Wiederholung Das System wird vom Takt getrieben 3 FlipFlops können 8 Zustände realisieren Realisierung mit JKFlipFlops Ausnutzung der Toggle Eigenschaft der JKFlipFlops

8 Zyklische Folgeschaltung A B C AJ AK BJ BK CJ CK Zustandstabelle Digitaltechnik 2 8

9 Digitaltechnik 2 9 Zyklische Folgeschaltung CK CJ BK BJ AK AJ C B A Zustandstabelle

10 A B C AJ AK BJ BK CJ CK AJ C * B * AJ C B A AK C BJ C * * B * B * AK C A BJ Digitaltechnik 2 A

11 A B C AJ AK BJ BK CJ CK BK C * B * BK A CJ C CK C * * B * B * A CJ B A CK B Digitaltechnik 2 A

12 Zyklische Folgeschaltung AJ C B BJ CJ B A AK C BK CK B Digitaltechnik 2 2

13 Zähler Wie wird binär gezählt? und Übertrag,,,,,,,,,,,,,,,,,,,,,,,,,,,, Digitaltechnik 2 3

14 Frequenzteiler clock a a a 2 a 3 Digitaltechnik 2 4

15 Synchron/asynchron Synchron zeitlich abgestimmter Vorgang Beispiel: FlipFlops einer zyklischen Folgeschaltung schalten alle gleichzeitig, da es einen zentralen Takt gibt Asynchron Zeitlich nicht abgestimmt Beispiel: FlipFlops schalten zu unterschiedlichen Zeiten, da der Takteingang der FlipFlops nicht zentral beschaltet wird Digitaltechnik 2 5

16 Ideen zur Realisierung eines asynchronen Zählers? Digitaltechnik 2 6

17 Prinzip asynchroner Zähler a a a 2 Der Ausgang eines FlipFlop erzeugt den Takt für das folgende FlipFlop. Für alle FlipFlops gilt: JK Extrem einfacher Aufbau FlipFlops schalten nicht gleichzeitig, so dass falsche Zwischenzustände entstehen. Digitaltechnik 2 7

18 Ideen zur Realisierung eines synchronen Zählers? Digitaltechnik 2 8

19 Prinzip synchroner Zähler Alle FlipFlops erhalten den gleichen Takt und schalten daher gleichzeitig. Mit zusätzlicher Beschaltung muss die adäquate Ansteuerung der Eingänge der FlipFlops realisiert werden. Keine falschen Zwischenwerte Komplexer Aufbau Digitaltechnik 2 9

20 asynchroner Zähler FlipFlops müssen eine negative Flankensteuerung haben! Digitaltechnik 2 2

21 synchroner Zähler T T a T a a 2 T ( a a ) a 3 2 Digitaltechnik 2 2

22 Mod5Synchronzähler I J a, K J K a 2 J2 a a, K2 ü clock a2 Digitaltechnik 2 22

23 Mod5Synchronzähler II t a a a 2 ü Digitaltechnik 2 23

24 Schaltungsanalyse Digitaltechnik 2 24

25 Schaltzeichen: UND Digitaltechnik 2 25

26 Schaltzeichen: Negation Digitaltechnik 2 26

27 Schaltungsanalyse algebraische Darstellung Wahrheitstabelle KVDiagramm stabile Zustände markieren effiziente Realisierung ausschließlich NORGatter Digitaltechnik 2 27

28 Schaltungsanalyse Y B A Y B A Y B A Y * * * ( ) ( ) ( ) * * * ( B A Y ) ( B A Y ) ( B A Y ) * ( B A) ( B A Y ) A B B Y * ( ( )) A B B B Y * (( ) ( )) A B Y * ( ) Digitaltechnik 2 28

29 Digitaltechnik 2 29 Schaltungsanalyse Y 3!(!B!AY * ) Y 2!(B!AY * ) Y!(B!A!Y * ) Y!(Y Y 2 Y 3 ) Y* A B

30 Schaltungsanalyse B A Y* Y Y* A B Markierung der stabilen Zustände! Schaltungsaufbau ausschließlich mit NOR Gattern und Inverter! KMF Digitaltechnik 2 3

31 Schaltungsanalyse Y* A B Welche Schaltung? NOR SR FlipFlop Y A B Y * ( ) A B Y * ( ) A B Y * ( ) A B Y * ( ) Digitaltechnik 2 3

32 Register Parallele Anordnung von FlipFlops mit gemeinsamen Takt. Auffang oder BufferRegister zur Zwischenspeicherung von Bitfolgen. Schiebe oder ShiftRegister zur ParallelSeriellUmwandlung oder für binäre Multiplizierer / Dividierer Digitaltechnik 2 32

33 Schieberegister (SISO) 4bitSchieberegister (serieller Eingang, serieller Ausgang) Mit jeder positiven Flanke wird jedes bit ein FlipFlop nach rechts verschoben. Digitaltechnik 2 33

34 Zeitlicher Verlauf (SISO) Daten Takt Reset. Takt 2. Takt Digitaltechnik 2 34

35 Auffangregister (PIPO) 4 bit werden parallel gespeichert und können parallel gelesen werden Mit dem Reset Eingang (R) können alle Ausgänge auf gesetzt werden Digitaltechnik 2 35

36 Schieberegister (SIPO) Daten werden seriell eingelesen und parallel ausgelesen. Mit dem Reset (R) Eingang können alle Ausgabewerte auf gesetzt. Digitaltechnik 2 36

37 Digitaltechnik 2 37