Lagenaufbau (Layer Stack-up) von Leiterplatten

Lagenaufbau (Layer Stack-up) von Leiterplatten Albert Schweitzer Fine Line Gesellschaft für Leiterplattentechnik mbh Itterpark 4, 40724 Hilden Copyright Fine Line 02.03.2017 Vers. 1.0

Inhaltsangabe Inhalt Allgemeines Anforderungen an ein leistungsgerechtes Multilayer Design Einige Grundlagen Grundsätzliches zum Thema Lagenaufbau Fünf wichtige Design-Ziele Einige Beispiele für optimalen Lagenaufbau Schlussbemerkungen

Allgemeines

Allgemeines Die Planung des Lagenaufbaus (Layer Stack-up) ist einer der wichtigsten Aspekte um bei einem Leiterplatten-Design Um das Maximum der gewünschten Performance zu erzielen. Source: Lee W. Ritchey

Allgemeines Stack-up-Design ist die Anordnung und Reihenfolge von Signal-, Powerund Referenzlagen innerhalb einer Leiterplatte um, insbesondere die elektrischen Leistungsanforderungen einer spezifischen Schaltung, zu realisieren.

Allgemeines Der Lagenaufbau einer Leiterplatte ist ein wichtiger Faktor um: ein Optimum zwischen der Signalintegrität und den Herstellkosten eines Designs zu erreichen und um die gewünschte EMV Performance in einer Schaltung umzusetzen.

Anforderungen an ein leistungsgerechtes Multilayer Design

Anforderung an ein leistungsgerechtes Multilayer Design Die wichtigsten Anforderungen an ein leistungsgerechtes Multilayer Design: Genügend Signallagen Symmetrische Anordnung der Kupferlagen Genügend Power- und Groundlagen Kontrollierte Impedanzen Abstand Signal Referenzlagen

Anforderung an ein leistungsgerechtes Multilayer Design Die wichtigsten Anforderungen an ein leistungsgerechtes Multilayer Design: Die Bereitstellung von genügend Signallagen um alle Signale routen zu können und gleichzeitig die optimale Signalintegrität zu gewährleisten Symmetrische Anordnung der Kupferlagen und der Kupferdicke innerhalb des Multilayers und ausgewogene Kupferverteilung auf jeder Lage

Anforderung an ein leistungsgerechtes Multilayer Design Die Bereitstellung von genügend Power- und Ground-Lagen um damit das PDS (Power Delivery System) den Bedürfnissen des Designs anzupassen Definition der Lagen mit kontrollierten Impedanzen und entsprechender Definition der Leiterbahnbreiten und Abstände sowie die Zuordnung der entsprechenden Referenzlagen Festlegung der Abstände zwischen Signal- und Referenzlagen und entsprechende Auswahl des geeigneten Dielektrikum-Materials

Einige Grundlagen

Grundlagen: Hin- und Rückweg von Signalleitungen Jeder Strom, der in einer Leitung fließt, erzeugt einen gleich großen Strom in der dazugehörenden Rückleitung. Ein EMV-Problem tritt immer dann auf wenn es zu Unterbrechungen oder Diskontinuitäten im Stromrücklaufpfad kommt. Dem Stromrücklaufpfad sollte also in der Designphase immer eine besondere Beachtung geschenkt werden.

Grundlagen: Hin- und Rückweg von Signalleitungen Einer der Schlüssel bei der Bestimmung des optimalen Leiterplattenlayouts ist, zu verstehen wie und wo die Signalrückströme tatsächlich fließen. "Es gibt kein schwarzes Loch für Signale"

Grundlagen: Hin- und Rückweg von Signalleitungen An Hand einer einfachen Schaltung möchte ich Ihnen die Wichtigkeit der Signalrückführung zeigen: In unserem Beispiel haben wir eine solide Ground-Ebene und der Rückstrom (blau) nimmt, wenn es sich um Gleichstrom oder Wechselstrom im niedrigen Frequenzbereich handelt, den Weg des geringsten Widerstandes. Source: Fineline

Grundlagen: Hin- und Rückweg von Signalleitungen An Hand einer einfachen Schaltung möchte ich Ihnen die Wichtigkeit der Signalrückführung zeigen: Out IC1 Gnd In IC2 Gnd Das gleiche Beispiel, wegen der besseren Übersichtlichkeit, als 2D Zeichnung. Der Fluss des Signals ist rot und der Rückstrom ist blau gezeichnet. Der Rückstrom nimmt den Weg des geringsten Widerstandes. Source: Fineline

Grundlagen: Hin- und Rückweg von Signalleitungen Bei höheren Frequenzen nimmt der Rückstrom den niedrigsten Impedanzrückpfad unmittelbar unterhalb der Signalleiterbahn. Out IC1 Gnd In IC2 Gnd Es ist dabei unerheblich, ob sich unter dem Signalrückweg eine Ground- oder Power-Lage befindet. Der Rückstrom nimmt den Weg der geringsten Impedanz. Source: Fineline

Grundlagen: Hin- und Rückweg von Signalleitungen Impedanz: Die Impedanz ist der Widerstand gegen den Fluss von Energie in einer Übertragungsleitung.

Grundlagen: Hin- und Rückweg von Signalleitungen Strompfade bei IC1 als Quelle. Strompfade bei IC2 als Quelle. Source: Maxim

Grundlagen: Hin- und Rückweg von Signalleitungen Out IC1 Gnd IC1 In IC2 Gnd Out IC1 Gnd IC1 In IC2 Gnd Darstellung der Stromdichte des Strom-Rückwegs Source: Fineline

Grundlagen: Hin- und Rückweg von Signalleitungen Berechnung der Stromdichte des Strom-Rückwegs Source: Texas Instruments

Grundlagen: Hin- und Rückweg von Signalleitungen Wenn der Signalrückweg jedoch durch z.b. Leiterbahnen oder/vias unterbrochen ist, wenn es also zu Diskontinuitäten des Rückstromlauf kommt, Out IC1 Gnd In Gnd IC2 wächst die Gefahr, durch die damit verbundene Schleifenbildung, von EMV Emissionen. Source: Fineline

Grundlagen: Hin- und Rückweg von Signalleitungen Eine andere Problematik entsteht, wenn das Signal mittels Vias über verschieden Lagen geleitet wird. Jetzt wird die Betrachtung des Rückstromverlaufs noch wichtiger. Source: Kai Löbbicke / Fineline

Grundlagen: Hin- und Rückweg von Signalleitungen Was jetzt hilft, sind entweder Kondensatoren zwischen PWR und GND Lagen und/oder eigene Vias für den Rückstrom. Source: Kai Löbbicke,

Grundlagen: Hin- und Rückweg von Signalleitungen Source: Texas Instruments

Grundlagen: Hin- und Rückweg von Signalleitungen Hier ein ganz wichtiger Hinweis!: Die Rückstromkomponenten sollten immer so dicht wie irgend möglich platziert werden. ( 1mm center-to-center Abstand) Source: Kai Löbbicke

Grundlagen: Hin- und Rückweg von Signalleitungen Darstellung der Stromdichte der Signalleitungen Source: Texas Instruments

Grundlagen: Hin- und Rückweg von Signalleitungen Noch besser wird die Situation wenn gleich mehrere Rückstrom-Vias platziert werden. Source: Texas Instruments

Grundlagen: Kenngrößen von Leiterplatten Basismaterial Wichtige Auswahlkriterien für FR4 Basis Material: FR4 Basis Material - Elektrische Eigenschaften: Eigenschaften Dielectricitätskonstante "εr" "Dk" - Verlustfaktor "tan δ" "Df" - Volumenwiderstand Durchschlagfestigkeit Oberflächenwiderstand Kriechstromfestigkeit CTI Einheit Ωcm KV/mm Ω V Source: Fineline

Grundlagen: Kenngrößen von Leiterplatten Basismaterial Die relative Dielektrizitätskonstante ε r Er Dk (Dielectric Constant) (auch Primittivität oder dielektrische Leitfähigkeit genannt.) In Datenblättern für Basis-Materialien, die normalerweise in Englisch verfasst sind, wird für ε r Dielectric Constant oder Permittivity die Bezeichnung Dk benutzt. (Das k in Dk kommt vom griechischen Buchstaben ϰ (Kappa) das teilweise für ε benutzt wird.) Die Dielektrizitätskonstante ist dimensionslos.

Grundlagen: Kenngrößen von Leiterplatten Basismaterial Die relative Dielektrizitätskonstante ε r Dk : Die Ausbreitungsgeschwindigkeit v elektromagnetischer Felder in Vakuum bzw. näherungsweise in der Luft, erfolgt mit Lichtgeschwindigkeit c. (Anstelle der Einheit 300.000 km/s, rechnet man in der Schaltungselektronik mit c = 30cm/ns) Ausbreitungsgeschwindigkeit in anderen Medien als Luft: v = c ε r Indirekt-proportionale Beziehung zwischen der relativen Dielektrizitätskonstante und der Ausbreitungsgeschwindigkeit

Grundlagen: Kenngrößen von Leiterplatten Basismaterial Die relative Dielektrizitätskonstante ε r Dk : v = c ε r Je größer die relative Dielektrizitätskonstante, desto kleiner die Ausbreitungsgeschwindigkeit. Für FR-4 Leiterplattenmaterial mit einem ε r von ca. 4,3 bis 4,6 ist die Ausbreitungsgeschwindigkeit v also ungefähr 15cm/ns bzw. die Signalverzögerung (als Kehrwert) τ pd (Tau) 0,07 ns/cm (propagation delay).

Grundlagen: Kenngrößen von Leiterplatten Basismaterial Die relative Dielektrizitätskonstante ε r Dk : Da die Impulse hochfrequente Signale sind, stellen die Leiterbahnen Wellenleiter dar, die die elektromagnetischen Felder E und H transportieren. Wandernde Felder! nicht Spannung und Strom Die Energie der Impulse steckt im EM-Feld Source: Prof, R.Thüringer, FH Giesen

Grundlagen: Kenngrößen von Leiterplatten Basismaterial Die relative Dielektrizitätskonstante ε r Dk : Die Dielektrizitätskonstante ε ist das Maß für die dielektrische Verschiebbarkeit (Polarisation) der Ladungsträger eines Dielektrikums im elektrischen Feld. Die relative Dielektrizitätskonstante ε r auch Permittivitätszahl genannt, ist das Verhältnis der Dielektrizitätskonstanten in Materie und im Vakuum: ε r = ε ε 0 ε 0 ist eine Naturkonstante mit dem Wert 1 für Vakuum. (Elektrische Feldkonstante)

Grundlagen: Kenngrößen von Leiterplatten Basismaterial Die relative Dielektrizitätskonstante ε r Dk : Beispiele für die relative Dielektrizitätskonstante einiger Materialien. Beispiele für εr einiger Materialien Material Dielektrizitätszahl ε r = ε/ε 0 Diamant 16,5 Eis 16 ( - 20 C) Glas 5-10 Porzellan 7 Neopren 6,9 Schwefel 3,6-4,3 Papier 3,7 Plexiglas 3,4 Hartgummi 2,5-3,5 Blausäure 95 Nitrobenzol 37 (15 C) Ethanol 25,8 (20 C) Petroleum 2,1 (18 C) Wasser 88 (0 C) Wasser 81,1 (18 C) Wasser 73,4 (40 C) Luft 1,000576 (0 C) Vakuum 1

Grundlagen: Kenngrößen von Leiterplatten Basismaterial Die relative Dielektrizitätskonstante ε r oder Dk : Bezüglich des Wertes der Dielektrizitätskonstante, spielt neben den natürlichen Unterschieden der Materialien (unterschiedlicher atomarer Aufbau von Metallen, Kunstoffen etc.), insbesondere bei der Betrachtung der Signalübertragung höherer Frequenzen, die Polarisation in elektrischen Feldern eine wichtige Rolle. Unpolarisiert Polarisiert durch ein elektrisches Feld

Grundlagen: Kenngrößen von Leiterplatten Basismaterial Die relative Dielektrizitätskonstante ε r oder Dk : Die relative Dielektrizitätskonstante ist: Frequenzabhängig Temperaturabhängig Abhängig vom Füllgrad des Harzes und der Art des Harzes Abhängig von der Feuchtigkeitsgehalt des FR-4 Materials

Grundlagen: Kenngrößen von Leiterplatten Basismaterial Die relative Dielektrizitätskonstante ε r oder Dk : Source: Isola

Grundlagen: Kenngrößen von Leiterplatten Basismaterial Der dielektrische Verlustfaktor tan δ Df (Tangent loss, Dissipation factor, Loss factor): Der Verlustfaktor tan δ ist ein Maß dafür, wie viel des Signalimpules (EM-Welle), der sich entlang der Leiterbahn ausbreitet, im Dielektrikum verloren geht. Er ist damit ein Maß für den Energieverlust den das Dielektrikum, insbesondere im elektrischen Feld, verursacht. Der Verlustfaktor ist eine Funktion des Harztypes und der Polarisation.

Grundlagen: Kenngrößen von Leiterplatten Basismaterial Der dielektrische Verlustfaktor tan δ Df Mit Verlust ist also die Energie gemeint, die elektrisch oder elektromagnetisch verloren geht und sich beispielsweise in Wärme umwandelt (Dissipation). Durch diese Verluste wird die elektromagnetische Welle gedämpft.

Grundlagen: Kenngrößen von Leiterplatten Basismaterial Der dielektrische Verlustfaktor tan δ Df : Betrachten wir einen Kondensator der an eine sinusförmige Spannungsquelle angeschlossen ist. Bei einem idealen Kondensator stellen wir eine Phasenverschiebung θ von 90 zwischen Strom und Spannung fest. Bei einem realen Kondensator ist die Phasenverschiebung φ (phi) um den Faktor "tan δ" kleiner.

Grundlagen: Kenngrößen von Leiterplatten Basismaterial Der dielektrische Verlustfaktor tan δ Df : Beispiele für den Verlustfaktor tan δ einiger Materialien. Source: Isola

Grundlagen: Kenngrößen von Leiterplatten Basismaterial Vergleich der Kenngrößen verschiedener Harzsysteme: Vergleich der Kenngrößen verschiedener Harzsysteme Harz-System Hersteller Produkt Type IPC Tg Td Dk Dk Dk Df Df Df 4101 1MHz 1GHz 10GHz 1MHz 1GHz 10GHz Epoxy CEM-3 Shengyi S 2130 CEM 3-132 - 4,6 0,0016 Epoxy FR-4 Shengyi S 1000 Low CTE /24 175 335 4,8 0,013 Epoxy FR-4 Shengyi S 1170 FR-4 /24 175 340 4,6 0,012 Epoxy FR-4 Isola FR408 FR-4 /24 180 370 3,63 0,013 Epoxy FR-4 Isola 370HR FR-4 /24,/26 180 350 4,7 4,5 0,016 0,017 Polyimide Isola P95 High-Temp /41 260 4,4 4,2 0,014 0,016 Polyimide Nelco N7000-1 High-Temp /40,/41 260 289 3,9 3,9 0,015 Polyimide Arlon 85N High-Temp /40 260 4,39 0,008 PPO-polyphenylene oxide Isola Getek Low Dk,Df /25 180 345 3,6 0,009 PPO-polyphenylene oxide Panasonic Megtron 4 High Tg /25 215 360 3,8 0,005 PPE-Polyphenylene ester Panasonic Megtron 6 Low Dk,Df /29 210 410 3,4 0,0015 PPE-Polyphenylene ester Panasonic Megtron 7 Low Dk,Df /29 200 400 3,37 3,35 0,001 0,002 PPE-Polyphenylene ester Nelco N4000-13 Low Dk,Df /29 240 350 3,8 3,7 0,014 BT-bismalamine triazine Nelco N5000 Low Dk,Df /30 220 334 3,8 3,6 0,014 CE-cyanate ester Nelco N8000 Low Tg 250 376 3,7 0,011 PTFE Teflon Rogers R3003 High RF 500 3,0 0,001 PTFE Teflon Taconic TLX High RF 2,5 0,013 Ceramic Arlon 25N High Temp /10 260 3,38 0,0025 Source: Fineline

Grundsätzliches zum Thema Lagenaufbau

Grundsätzliches zum Thema Lagenaufbau Anzahl der Lagen: Bei jedem Leiterplattenentwurf stellt sich schnell die Frage nach der Zahl der Leiter-Lagen. Je höher ihre Zahl, umso einfacher wird die Handhabung der EMV-Probleme, aber umso teurer wird verständlicherweise der Preis der Baugruppe.

Grundsätzliches zum Thema Lagenaufbau Vier Faktoren sind wichtig in Bezug auf den Lagenaufbau einer Multi-Layer-PCB: Die Anzahl der Lagen Der Abstand zwischen den Lagen Die Sequenz der Lagen Die Art der benutzen Lagen (Power und/oder Ground-Lagen)

Grundsätzliches zum Thema Lagenaufbau In der Realität ist lediglich die Anzahl der Lagen ein wichtiges Thema. Die anderen drei wichtigen Faktoren: Abstand zwischen den Lagen Die Sequenz der Lagen Die Art der Lagen spielen oft kaum eine Rolle bei der Betrachtung eines neuen Designs.

Grundsätzliches zum Thema Lagenaufbau Bei der Entscheidung, mit wieviel Lagen ein Layout realisiert wird, sollte folgendes in Betracht gezogen werden: Die Anzahl der zu routenden Signale und die Kosten Frequenzen der Signale Klasse A oder Klasse B, EMV Anforderungen Geschirmtes oder ungeschirmtes Gehäuse Erfahrung des Layouters in EMV Fragen

Grundsätzliches zum Thema Lagenaufbau Meistens wird lediglich der erste Punkt betrachtet und dabei besonders der Aspekt der Kosten. Die Anzahl der zu routenden Signale und die Kosten Frequenzen der Signale Klasse A oder Klasse B, EMV Anforderungen Geschirmtes oder ungeschirmtes Gehäuse Erfahrung des Layouters in EMV Fragen

Grundsätzliches zum Thema Lagenaufbau Wichtig zu wissen! Multi-Layer Leiterplatten bieten eine signifikant bessere Reduktion der unerwünschten Abstrahlungen, verglichen mit zwei Lagen PCBs.

Grundsätzliches zum Thema Lagenaufbau Eine Daumenregel Eine 4-Lagen-Leiterplatte produziert ca. 10dB weniger Abstrahlung, als eine 2-Lagen-Leiterplatte.

Grundsätzliches zum Thema Lagenaufbau Die Gründe warum ML-PCBs weniger Abstrahlung produzieren: 1) ML-Leiterplatten erlauben Micro Strip und/oder Strip Line Konfigurationen. Microstrip Transmission Line Stripline Transmission Line 2) Eine Ground-Lage reduziert immer die Ground-Impedanz und damit die Abstrahlung.

Fünf wichtige Designziele

Fünf wichtige Designziele für ML-Leiterplatten Die folgenden fünf Designziele sollte jeder Layouter beim Entwurf einer ML-PCB anstreben: Eine Signal-Lage immer benachbart zu einer Ground-Lage (Referenz-Lage) Signallagen eng gekoppelt mit benachbarten Ebenen Kopplung der Ground- und Power-Lage High-Speed-Signale zwischen Ground-Lagen Mehrere Ground-Lagen

Fünf wichtige Designziele für ML-Leiterplatten Je höher die auftretenden Frequenzen, desto wichtiger werden die 5 genannten Designziele. Die beiden wichtigsten Designziele sind die Ziele Nummer und die Nummer. Eine Signal-Lage immer benachbart zu einer Ground-Lage (Referenz-Lage) Signallagen eng gekoppelt mit benachbarten Referenz-Ebenen

Designziel Nummer Eine Signal-Lage sollte immer benachbart zu einer Referenz-Lage angeordnet werden. Dies begrenzt allerdings die Anzahl der eingebetteten Signallagen zwischen Top - und Bottom -Layer. Statt Ground-Lagen sollte man besser über Referenzlagen sprechen, denn ein Signal nimmt als Rückweg auch gerne eine Power-Lage.

Designziel Nummer Signallagen sollten so eng wie möglich mit ihren benachbarten Referenz- Ebenen gekoppelt werden, unter Berücksichtigung der Durchschlagsfestigkeit des Laminats. Es ist ratsam, gleiche Kupferdicken bei den Signallagen und bei den Referenzlagen zu verwenden.

Designziel Nummer Enge Kopplung der Ground- und Power- Lage. Die Kapazität zwischen Ground- und Power-Lage bildet einen idealen Kondensator, der die Abstrahlung, insbesondere hoher Frequenzen, verringert.

Designziel Nummer Formel zur Berechnung (Näherungsberechung) der Kapazität zwischen Power und Ground- Lage (Interplan-Kapazität) C interplane = 0.225 A ε r d A = Fläche der Leiterplatte ε r = Dielektrizitätskonstante d = Abstand zwischen den Lagen

Designziel Nummer Dielectric Thickness [mils] Source: Lee Ritchey

Designziel Nummer Hochgeschwindigkeitssignale sollten zwischen Referenz-Lagen geroutet werden. Dadurch werden diese Signale vor Einstrahlung anderer Signale (Übersprechen/Crosstalk) geschützt. Stripline Transmission Line

Designziel Nummer Viele Ground-Lagen sind sehr vorteilhaft, da sie die Impedanz der Referenz-Lagen verringern und Gleichtakt-Störungen zu vermeiden helfen. Die Ground-Lage sollte nicht in einen analogen und einen digitalen Bereich aufgeteilt werden. Es ist besser eine kontinuierliche Fläche zu benutzen.

Fünf wichtige Designziele für ML-Leiterplatten Erst mit einer Acht-Lagen Platine können alle fünf der oben genannten Ziele gleichzeitig erreicht werden. Bei Vier-Lagen und Sechs-Lagen Leiterplatten müssen Kompromisse eingegangen werden. Die Art der Kompromisse wird letztendlich durch die Applikation bestimmt.

Fünf wichtige Designziele für ML-Leiterplatten Die obige Aussage sollte nicht so ausgelegt werden, dass es nicht möglich wäre, ein gutes EMV gerechtes Design mit einer Vier-Lagen oder 6-Lagen Leiterplatte zu realisieren. Es ist durchaus möglich! Es bedeutet nur, dass nicht alle Ziele gleichzeitig erreicht werden können. Es sind eben Kompromisse erforderlich.

Fünf wichtige Designziele für ML-Leiterplatten Folgen Sie einfach den "Gesetzen der Physik". Welche Kompromisse letztendlich eingegangen werden können/müssen hängt natürlich in erster Line von der Erfahrung des Designers ab. Definitiv ist dieses Thema keine schwarze Magie, sondern letztendlich pure Erfahrung.

Einige Beispiele für optimalen Lagenaufbau

Vier-Lagen Multilayer Leiterplatte Die am häufigsten eingesetzte Lagenkonfiguration sieht wie folgt aus: Signal Ground Power Signal Power und Ground können auch umgekehrt angeordnet sein. Bezüglich der Liste mit den 5 Design-Zielen, erfüllt diese Konfiguration nur das Ziel. Source: Fineline

Vier-Lagen Multilayer Leiterplatte Von einer engen Kopplung zwischen Signal und Referenzlage, wie im Ziel 2 gefordert, kann man hier nicht reden. Signal Ground Power Signal Das gleiche gilt auch für die Ground- und Power- Lage. Source: Fineline

Vier-Lagen Multilayer Leiterplatte Um auch das Ziel zu realisieren, muss der Abstand zwischen den Signallagen und den Referenzlagen deutlich verringert werden. Signal 1 Ground Power Signal 2 Lötstoppmaske Kupfer Prepreg Core Source: Fineline

Vier-Lagen Multilayer Leiterplatte Signal 1 Ground Signal 1 Ground Power Signal 2 Power Signal 2 Lötstoppmaske Kupfer Prepreg Core Source: Fineline

Vier-Lagen Multilayer Leiterplatte Offensichtlich haben wir uns mit der Maßnahme, den Kern der Leiterplatte zu verdicken um letztendlich unsere 1,6mm Standard-Gesamtdicke zu erreichen, noch weiter vom Erreichen des Designziels wegbewegt. Hier haben wir nun einen der vorher angesprochenen Kompromisse. Aus EMV-Sicht ist es wichtiger den Signallagen eine Referenzlage zu spendieren. (Ziel ) und den Abstand zwischen Signal- und Referenzlage so dünn wie möglich zu gestalten (Ziel ). Der Abstand zwischen Ground- und Powerlage (Ziel ) hat hier nur die zweite Priorität.

Vier-Lagen Multilayer Leiterplatte Wie auch immer, der folgende Lagenaufbau ist der am häufigsten übersehene Vier-Lagen-Aufbau für Leiterplatten unter EMV Gesichtspunkten. Signal 1 Ground Power Signal 2 Source: Fineline

Vier-Lagen Multilayer Leiterplatte Dieser Lagenaufbau bietet die folgenden Vorteile: Reduzierte Gegentakt Störungen verringert bis zu ~ 10dB Verringerte Impedanz zwischen den Lagen verringert die Gleichtakt-Störungen beim Anschluss eventueller Kabel. Und zusätzlich wird die Gefahr des Übersprechens reduziert.

Vier-Lagen Multilayer Leiterplatte Von erfahrenen Designern wird häufig auch die folgende Variante realisiert: Signal / Power Ground Ground Signal / Power In diesem Fall wird die Power-Lage gemeinsam mit der Signallage geroutet. Die eigentliche Power-Lage wird durch eine zweite Ground-Lage ersetzt. Source: Fineline

Vier-Lagen Multilayer Leiterplatte Der größte Nachteil dieser Variante ist die verringerte Abschirmung, verglichen mit der vorherigen Lösung. Signal / Power Ground Ground Signal / Power Diese Konfiguration erlaubt das Erreichen der Ziele:,, and aber nicht der Ziele: X or X. Source: Fineline

Sechs-Lagen Multilayer Leiterplatte Zwei weitere Signallagen zu verwenden, also eine Sechs-Lagen-Leiterplatte zu realisieren, bietet deutliche Vorteile, verglichen mit einer Vier-Lagen Leiterplatte. Die Einbettung von High-Speed Signalen zwischen den Lagen kann elektromagnetische Strahlung um bis zu 10dB reduzieren. Darüber hinaus wird der ESD Schutz erhöht.

Sechs-Lagen Multilayer Leiterplatte Generell kann man sagen, dass durch zwei zusätzliche Lagen die Abstrahlung reduziert wird, aber fast ebenso wichtig ist die Tatsache, dass der Einfluss externer Störquellen auf die Baugruppe ebenfalls deutlich verringert wird.

Sechs-Lagen Multilayer Leiterplatte Vergleich der Strahlungsemission zwischen Außen- und Innenlagen. Eine Reduktion von ca. 10dB ist deutlich erkennbar. Source: Barry Olney

Sechs-Lagen Multilayer Leiterplatte Folgend eine sehr gut designte Sechs-Lagen PCB: Signal 1 Ground Signal 2 Signal 3 Power Signal 2 Solder mask Prepregs Core Prepregs Core Prepregs Solder mask Lötstoppmaske Kupfer Prepreg Core Source: Fineline

Sechs-Lagen Multilayer Leiterplatte Dies ist wahrscheinlich das am häufigsten realisierte Sechs-Lagen-Design. Bei der Kontrolle von Emissionen ist dieses Design äußerst effektiv. Low Speed Signal Ground High Speed Signal High Speed Signal Power Low Speed Signal Source: Fineline

Sechs-Lagen Multilayer Leiterplatte Low Speed Signal Ground High Speed Signal High Speed Signal Power Low Speed Signal Dieses Layout erlaubt das Erreichen der Ziele:,, und aber nicht der Ziele: X und X. Die Schwachstelle ist die Separierung von Ground- und Powerlage. Dadurch fehlt die wichtige Kapazität zwischen diesen Lagen. Source: Fineline

Sechs-Lagen Multilayer Leiterplatte Grundsätzlich sollten die Signallagen orthogonal (rechtwinkelig) zueinander angeordnet sein: Signal (H1) Ground Signal (V1) H1 steht für Signal 1 horizontal geroutet, V1 steht für Signal 1 vertikal geroutet. H2 und V2 analog dazu. Signal (H2) Power Signal (V2) Source: Fineline

Sechs-Lagen Multilayer Leiterplatte Orthogonales (rechtwinkliges) Layout: Vertikal (Vx) Horizontal (Hx) Source: Fineline

Sechs-Lagen Multilayer Leiterplatte Der Nachteil dieses Lagenaufbaues ist, dass Lage 1 und Lage 6 nicht abgeschirmt sind. Signal (H1) Ground Signal (V1) Signal (H2) Power Signal (V2) Diese Konfiguration erlaubt das Erreichen der Ziele: und, aber nicht der Ziele: X, X und X Source: Fineline

Sechs-Lagen Multilayer Leiterplatte Es ist einfacher eine gute EMV-Performance mit einem Sechs-Lagen Stack-up, als mit einem Vier-Lagen-Design zu erzielen. Zusätzlich stehen vier statt zwei Signallagen zur Verfügung, was z.b. bei komplexen BGAs sehr hilfreich sein kann.

Acht-Lagen Multilayer Leiterplatte Eine Acht-Lagen Platine eröffnet uns zum ersten Mal die Möglichkeit, alle fünf der oben genannten Designziele zu erreichen. Obwohl viele 8L-Stack-up Varianten möglich sind, werden wir hier nur die diskutieren, die sich durch eine ausgezeichnete EMV-Performance bewährt haben. Die hier vorgestellten Varianten erhöhen also nicht die Anzahl der Signalebenen, sondern der Schwerpunkt ist die Verbesserung der EMV- Performance.

Acht-Lagen Multilayer Leiterplatte Wichtiger Hinweis: Eine Acht-Lagen-Leiterplatte mit sechs Signalebenen wird definitiv nicht empfohlen, ganz gleich wie die einzelnen Lagen angeordnet sind. Wenn Sie Sechs Signallagen benötigen, sollten Sie eine Zehn-Lagen-Leiterplatte wählen. Grundsätzlich kann man sagen, dass eine Acht-Lagen-Leiterplatte eine Sechs-Lagen-PCB mit optimierter EMV Performance ist.

Acht-Lagen Multilayer Leiterplatte Hier nun eine Acht-Lagen-Leiterplatte mit hervorragenden EMV Eigenschaften: Signal 1 Power Ground Signal 2 Signal 3 Ground Power Signal 4 Lötstoppmaske Prepregs Core Prepregs Core Prepregs Core Prepregs Lötstoppmaske Lötstoppmaske Kupfer Prepreg Core Source: Fineline

Acht-Lagen Multilayer Leiterplatte Hier nun eine Acht-Lagen-Leiterplatte mit hervorragenden EMV Eigenschaften: Low Speed Signal Power Ground High Speed Signal High Speed Signal Ground Power Low Speed Signal Mit dieser Lagensequenz werden alle 5 Designziele erreicht! Source: Fineline

Acht-Lagen Multilayer Leiterplatte Alle Signallagen sind benachbart zu Referenzlagen. Mit diesen sind sie eng gekoppelt. Auch die Groundund Power-Lagen sind eng gekoppelt. Low Speed Signal Power Ground High Speed Signal High Speed Signal Ground Power Low Speed Signal Die High-Speed Signale sind gut geschirmt vergraben zwischen Referenzlagen und wir haben zwei reine Ground-Lagen. Source: Fineline

Acht-Lagen Multilayer Leiterplatte Eine weiterer sehr guter Stack-up stellt die folgende Variante dar: Ground / Mounting Pad Signal (H1) Ground Signal (V1) Signal (H2) Power Signal (V2) Ground / Mounting Pad Diese Konfiguration ist ähnlich wie die vorherige, jedoch sind die äußeren Signallagen durch Ground- Lagen ersetzt. Lediglich die Anschlusspads für die Bauteile sind nach außen geführt. Source: Fineline

Acht-Lagen Multilayer Leiterplatte H1 zeigt die horizontale Signal-Routing-Ebene und V1 zeigt die vertikale Signal-Lage (orthogonal), H2 und V2 sind analog dazu: Gnd / Mounting Pad Signal (H1) Ground Signal (V1) Signal (H2) Power Signal (V2) Gnd / Mounting Pad Auch mit dieser Lagensequenz werden alle 5 Designziele erreicht! Source: Fineline

Acht-Lagen Multilayer Leiterplatte Eine weitere gute Lösung: Signal (H1) Ground Signal (V1) Ground Power Signal (H2) Ground Signal (V2) Solder mask Prepregs Core Prepregs Core Prepregs Core Prepregs Solder mask Dieses Layout erlaubt das Erreichen der Ziele:,, und Ziel: X. aber nicht das Source: Fineline

Zehn-Lagen Multilayer Leiterplatte Eine Zehn-Lagen-Leiterplatte sollte verwendet werden, wenn sechs Signallagen erforderlich sind. Um eine gute EMV Performance zu erreichen, wird empfohlen, nie mehr als 6 Signallagen auf einer Zehn-Lagen-Platine vorzusehen.

Low Speed Signal Ground High Speed Signal High Speed Signal Power Ground High Speed Signal High Speed Signal Ground Low Speed Signal Zehn-Lagen Multilayer Leiterplatte Eine sehr häufig anzutreffende Zehn-Lagen-Platine: Lötstoppmaske Prepregs Core Prepregs Core Prepregs Core Prepregs Core Prepregs Lötstoppmaske Source: Fineline Lötstoppmaske Kupfer Prepreg Core

Low Speed Signal Ground Zehn-Lagen Multilayer Leiterplatte Eine sehr häufig anzutreffende Zehn-Lagen-Platine: High Speed Signal High Speed Signal Power Ground High Speed Signal High Speed Signal Mit dieser Lagensequenz werden alle 5 Designziele erreicht! Ground Low Speed Signal Source: Fineline

Zehn-Lagen Multilayer Leiterplatte Man kann den vorangegangenen Lagenaufbau als fast perfekt bezeichnen. Der Grund für diese sehr gute EMV-Performance ist: die enge Kopplung der Signal-und Referenzlagen, die gute Abschirmung der High-Speed Lagen, das Vorhandensein mehrerer Ground-Ebenen, sowie das eng gekoppelte Ground/Power Lagenpaar in der Mitte der Leiterplatte.

Schlussbemerkungen

Schlussbemerkungen Zusammenfassend möchte ich hier nochmals auf zwei bereits gezeigte Seiten eingehen, die ich für die Essenz dieses Vortrages halte: Hin- und Rückweg von Signalleitungen Fünf wichtige Designziele für ML-PCBs

Hin- und Rückweg von Signalleitungen Wie bereits vorher erwähnt: Einer der Schlüssel bei der Bestimmung des optimalen Leiterplattenlayouts ist, zu verstehen, wie und wo die Signalrückströme tatsächlich fließen. "Es gibt kein schwarzes Loch für Signale"

Fünf wichtige Designziele für ML-PCBs Die folgenden fünf Designziele sollte jeder Layouter beim Entwurf einer ML-PCB beachten: Eine Signal-Lage immer benachbart zu einer Ground-Lage (Referenz-Lage) Signallagen eng gekoppelt mit benachbarten Ebenen Kopplung der Ground- und Power-Lage High-Speed-Signale zwischen Ground-Lagen Mehrere Ground-Lagen

Literatur / References Texas Instruments High Speed PCB Layout Techniques Texas Instruments PCB Design Guidelines for reduced EMI Kai Löbbicke EMV Optimierung von HF-Layouts und passiven Komponenten LearnEMC Identifying Currant Path Barry Olney: The dumping Ground Henry W. Ott: Electromagnetic Compatibility Engineering Lee W. Ritchey: Speeding Etch Altera: Layer Stack-up Design http://www.ti.com

Vielen Dank für s Zuhören und für Ihre Aufmerksamkeit