IBH- Fachveranstaltung / 64- bit Welten. June CSG Training

Transkript

1 32- / 64- bit Welten IBH- Fachveranstaltung June 2004 CSG Training HP Restricted 2004 Hewlett-Packard Development Company, L.P. The information contained herein is subject to change without notice Dr. Christoph Balbach Leiter HP Presales Nord/Ost, Fachleiter Storage Presales

2 Prozessortechnologien für Serversysteme Agenda: 32-bit Welt und höher Opteron und Xeon: 32-bit Computing X86-64: Moving into the 64-bit World 64-bit Welten Itanium Performance und Design Risc Alternativen Trends bei Betriebssystemen Zusammenfassung Einsatzempfehlungen Trends Diskussion 2

3 Opteron, Xeon und 32-bit Computing 3

4 fangen wir unten an Xeon vs. Opteron System Architektur Inside des Opteron Prozessors Memory im Zugriff Leistungsvergleiche 4

5 Intel Xeon System Architektur (z.b. DL580G2) REMC REMC mögliche Engpässe: CIOB-X REMC REMC REMC REMC REMC REMC REMC Quick Switches! " CMC (North Bridge) CSB5 CIOB-X REMC CPU/Memory Verbindungs-Architektur: FSB: bidirektional, multi-drop, shared BW Memory: ASIC basierend, hohe Latenz, 1-2 Controller/System 5

6 AMD Opteron System Architektur (z.b. DL585) PCI-X Tunnel PCI-X Tunnel Opteron Opteron I/O Hub PCI-X Tunnel Opteron Opteron Hyper Transport TM Links! " SCSI NIC CPU/Memory Verbindungs-Architektur: Hyper Transport: effizient, mehrfach- dual-unidirektional, hohe Bandbreite Memory: kleine Latenz durch integriertem Memory Controller zu Core Taktraten, bis zu 4/System 6

7 Inside des Opteron Prozessors Interne Komponenten: CPU Core w/l1, L2 Cache Memory Controller HyperTransport Links 3 HT Links in allen Opteron Prozessoren 200 Serie: - 1 Coherent HyperTransport 800 Serie: MCT SRQ CPU - bis zu 3 Coherent HyperTransport - ProLiant DL585 nutzt 2 von ihnen Crossbar Switch verbindet interne Komponenten CPU Core, Memory Controller und xbar Switch arbeiten unabhängig voneinander HT XBar HT HT 7

8 HyperTransport MCT SRQ CPU 3.2 GB/s x 2 = 6.4GB/s CPU SRQ MCT HT XBar HT HT Data[n:0] Clock[(n/8-1):0] Control Data[n:0] Clock[(n/8-1):0] Control HT XBar HT HT Separate Transmit und Receive Kanäle Differentielle Signal Übertragung Termination in den ASICs Double-pumped Datenrate unterstützt bis zu 800MHz Operation (1.6GT/sec) skalierbar von 4- bis 32- bit Datenpfad (Opteron ist 8 oder 16) AMD Extensions für HyperTransport unterstützt coherent messaging 8

9 Memory Durchsatz Bandbreite Memory Controller per CPU Memory Controller per System (2P, 4P) Latenzen Integrierter Memory Controller externer Memory Controller (2P, 4P) 9

10 Bedeutung von Latenzzeiten Memory Memory Latenz: ~130ns to ~1000ns Systembus Off-Chip Cache Latenz ~30ns Cache On-Chip Cache Latenz ~4ns CPU 10

11 Opteron Memory Architektur Pros: Opteron Memory Latenz wird kleiner, wenn die Taktrate sich erhöht jedes Memory ist 2 hops oder weniger von jedem Prozessor entfernt Memory Bandbreite skaliert mit der Anzahl der Prozessoren Cons: MCT HT SRQ XBar HT CPU HT 6.4GB/s 6.4GB/s CPU HT SRQ XBar HT MCT HT kein shared Memory Bus bedeutet weniger zusammenhängendes Memory Maximale Memory Kapazität erfordert, dass alle Prozessoren installiert sind Opteron Memory Controller unterstützt nicht advanced memory protection HT MCT HT XBar SRQ HT CPU HT CPU HT XBar SRQ HT MCT 12

12 Xeon Memory Architecture North bridge Xeon Xeon Xeon Xeon Pros: Maximale Memory Kapazität stets erreichbar unterstützt advanced memory protection incl. spare DIMM, Memory mirroring und RAID Memory Cons: Shared Memory Bus und CPU frontside Bus erhöhen Latenz und limitieren Bandbreite für alle Prozessoren Viele Pfade zu ASIC, nicht zu CPU Geschwindigkeiten 13

13 Leistungsbetrachtungen wie verhält sich die Opteron Plattform gegenüber Xeon Plattformen? Datenbank Applikationen Applikationen web-based Applikationen Integer / Floating point Leistungen 14

14 Datenbank Benchmarks TPC-C (tmpc) SAP SD 2-tier (users) 130, ,000 30% % 10% 700 7% 90, ,000 Xeon 3GHz/4M/32GB Opteron 2.2GHz/1M/32GB Opteron 2.4GHz/1M/64GB 600 Xeon 3GHz/4M Opteron 2.2GHz/1M Opteron 2.4GHz/1M 4P 4P 15

15 Exchange, Web Exchange (MMB3) WebBench 5.0 (req/sec) 8,000 4,500 7,500 7% 4,000 14% 20% 7,000 3,500 6,500 6,000 3,000 Xeon 3.2GHz/2M Xeon 3GHz/4M Opteron 2.2GHz/1M Opteron 2.2GHz/1M Opteron 2.4GHz/1M 4P 2P 16

16 SPEC int, fp, int-rate, fp-rate SPEC2000-int SPEC2000-int rate 1,600 1,400 5% % 1, % 10 1,000 Xeon 3.2GHz/2M Opteron 2.4GHz/1M 0 2P Xeon 3.2GHz/2M 2P Opteron 2.4GHz/1M 4P Xeon 3GHz/4M 4P Opteron 2.4GHz/1M 1,600 SPEC2000-fp 50 SPEC2000-fp rate 1,400 1,200 9% 17% % 50% 10 1,000 Xeon 3.2GHz/2M Opteron 2.4GHz/1M Opteron 2.4GHz/1M/64bits 0 2P Xeon 3.2GHz/2M 2P Opteron 2.4GHz/1M 4P Xeon 3GHz/4M 4P Opteron 2.4GHz/1M 17

17 Performance links

18 noch ein Wort zu 64-bit Extensions 19

19 64-bit Extensions Architekturen: Begriffe: Intel: EM64T (extended memory 64 Technologie) AMD: AMD64 (AMD s x86-64-bit Technologie) Microsoft: X64 (Microsoft s Begriff für 64-bit X-Technologie, verschoben auf 2005) 20

20 Vorteile von 64-bit Extensions #1: Zugriff auf einen größeren Adressraum Standard 32bit Computing ist begrenzt auf 4GB Adressraum gemeinsam für OS Kern, Library Routinen und Applikationen Applikationen bekommen nur 2GB 3GB davon Mechanismus wie AWE und PAE erweitern den virtuellen und physikalischen Adressraum* aber sie sind schwierig zu programmieren und zu nutzen, Leistungen sind nur begrenzt 64bit Erweiterungen features : 64 bits (16 exabytes) virtueller Adressraum 48bits implementiert in der ersten Generation der Prozessoren 52 bits physikalischer Adressraum 40bits (1 terabyte) implementiert * AWE: address windowing extension PAE: physical address extension 21

21 Vorteile von 64-bit Extensions #2: mehr Register 16 GPRs (General Purpose Registers) Verdoppelung, 4x fache bit-anzahl 16 SSE (Befehlssatz-) Register Verdoppelung gegenüber normalen CPU s Mehr Register bedeuten: weniger stack Zugriff, mehr Register Resourcen verfügbar zu CPU Core Taktraten 22

22 Operating System Support OS Microsoft Windows 2000 Server Microsoft Windows 2000 Advanced Server Microsoft Windows Server 2003 Standard Edition Microsoft Windows Server 2003 Enterprise Edition Microsoft Windows Server 2003 Web Edition Redhat Enterprise Linux 3 Redhat Enterprise Linux 2.1 SUSE Linux Enterprise Server 8 Expected updates to support x86 extensions NA NA TBD NA Planned future OS support Within 90 days of server announce 24

23 Applikationen: wann lohnt es sich? Datenbanken: Viele Datenbank-Applikationen sind Memory abhängig in einer 32-bit Umgebung und profitieren sehr vom größeren physikalischen Adressraum Größerer Adressraum erlaubt mehr Nutzer per Server weniger Server / kleinere TCO Terminal Server: sehr gut geeignet beim Serven von multiplen Applikationen Beispiel: Microsoft Office über Terminal Server in einer 64-bit Umgebung unterstützt 50% mehr Nutzer als in einer 32-bit Umgebung 25

24 Applikationen: wann lohnt es sich? Business Applikationen: mit hohen Memory Anforderungen für hohe Rechenleistungen Technisches / Scientific Computing: Bedarf an großem virtuellen und physikalischen Adressraum komplexe Berechnungen Empfehlungen: - geringe/mittlere Anforderungen = x86 64-bit Extensions - hohe Anforderungen = Itanium 2 Prozessor 26

25 Chiptechnologien für Serversysteme Agenda: 32-bit Welt und höher Opteron und Xeon: 32-bit Computing X86-64: Moving into the 64-bit World 64-bit Welten Itanium Performance und Design Risc Alternativen Trends bei Betriebssystemen Zusammenfassung Einsatzempfehlungen Trends Diskussion 27

26 CPU Roadmap 28

27 Trends bei Prozessor Technologien New New features features? (SMT)! New features! (SMT) Itanium2 9M Itanium2 6M Technology CISC PA-8900 PA-8800 Multiple Cores && Integrated Interconnects POWER4 Opteron /Z -64 bit / bit X-86 Family RISC POWER5 Alpha EV7 Alpha EV68 Explicitly Parallel Instruction Itanium Computing tm Itanium 2 OOO / SuperScalar CISC&RISC UltraSPARC MIPS 16K rip PA 8700 UltraSparc is the only remaining non OOO processor Conservative Approach Innovative Approach 2 29

28 EV7 im Vergleich zu EV68 CPU Module Wildfire QBB Backplane Memory Module Hierarchical Switch on a single chip! 30

29 Erfolge der EV7 AlphaServer Systeme ES47 ES80 GS1280 Systems Sold 1,

30 HP PA-8800 Dual Core PA-8800 packt zwei PA CPUs auf einen Chip für gesteigerte Leistung. Binäre Kompatibilität mit PA State-of-the-art 130nm IC Prozess Jeder Core hat seinen eigenen L1 Cache 32MB, unified L2 Cache mit verbessertem Cache Controller Hoher Durchsatz und Kompatibilität mit Itanium 2 System Bus Gleicher Sockel und HP Chipsatz wie der des Itanium 2 Prozessors 32

31 Itanium Design und Leistung 33

32 IA-64 Architektur: Explicit Parallelism Traditional Itanium architecture: Explicit Parallelism Original Source Code Hardware Original Source Code Parallel Machine Code compiler compiler parallelized parallelized code code Itanium- based compiler Sequential Machine Code Execution Units unused reduced efficiency.... Multiple execution units resources used more efficiently.... Massive Resources 34

33 Itanium: die 4 wichtigsten Eigenschaften Was macht Itanium so stark? Massive Ressourcen: 2* bit+ Register. Aufteilung auf Integer Units und Floating Point Units beliebig, dazu jede Menge Spezialregister für branches, predication, loop unrolling etc. Explicit Parallelization: Der Compiler signalisiert dem Prozessor, welche Anweisungen parallel ausgeführt werden können und was sequentiell ausgeführt werden muss. Speculation: Der Prozessor kann Daten in den Cache laden, auch wenn der Zugriff möglicherweise illegal ist (pre-load). Der Verwendbarkeitscheck benötigt später nur noch einen Zyklus. Predication: Der Compiler kann auch zwei parallele Programmteile ausführen lassen, von denen nur eines weiterverwendet wird, z.b. beide Teile einer IF-Anweisung. 35

34 Itanium 2 Architektur 36

35 Itanium SPECcpu2000 Ergebnisse SPECcpu RISC/EPIC Server Processors Intel Itanium GHz 1322 IBM POWER GHz 1113 SPECint_base2000 Best SPECint_base2000 for each processor Fujitsu SPARC MHz 905 Sun USIII Cu 1280 Mhz Intel Itanium GHz 2119 IBM POWER GHz Fujitsu SPARC MHz X SPECfp_base2000 Best SPECfp_base2000 for each processor Sun USIII Cu 1280 Mhz Results as of February 24, 2004 For more information on SPEC, see 37

36 Itanium führende SPECcpu2000 Werte SPECcpu2000 Industry Standard Processors Intel Itanium GHz Intel Xeon 3.06 GHz AMD Opteron 1.8 GHz SPECint_base2000 Best SPECint_base2000 for each processor Intel Pentium GHz Intel Itanium GHz Intel Xeon 3.06 GHz AMD Opteron 1.8 GHz Intel Pentium GHz X SPECfp_base2000 Best SPECfp_base2000 for each processor

37 Itanium 2 Roadmap Itanium 2 Madison 9M 1.6GHz, 9MB L3 Itanium 2 Montecito Dual Core Hyperthreading ~2GHz,24MB L FETs Itanium 2 Montvail >2GHz >24MB L3 65 nm Tukwila >= 4 Core > 4GHz Integrated Interconnects Itanium 2 Madison 1.3GHz 3MB L3 1.5GHz, 6MB L FETs Itanium 2 Deerfield 1GHz 1.5MB L3 HP developed mx2 dual processor module Itanium 2 Fanwood >1GHz 1.5MB L3 Itanium 2 LV Fanwood >1GHz 1.5MB L3 L1,L2,L3 Cache on Die Itanium 2 Millington Itanium 2 LV Millington 0.13 µm 90 nm 65 nm

38 Operating Systeme vs Operating Umgebungen eine operating Umgebung ist die Kombination von operating System und einer Instruction Set Architecture (ISA) Beispiele: HP-UX und PA-RISC, Linux32 und IA-32, Power und AIX, Sparc und Solaris etc. Die Frage ist also nicht nach künftigen operating Systemen (welches OS wird sich durchsetzen) sondern nach künftigen operating Umgebungen. Beispiele: Itanium und Windows, oder Linux, oder HP-UX oder OVMS oder NSK European Analysts Briefing, London. September 5, 2000 hp confidential 42

39 Trends bei Betriebssystemen Einheitliche, modulare Storage- Technologie mit gesicherter Roadmap!"#! " # $ Einheitliche Chiparchitektur mit gesicherter Roadmap " Leistung/Skalierbarkeit Verfügbarkeit Professionelle Dienstleistungen für höchste Verfügbarkeit 43

40 Chiptechnologien für Serversysteme Agenda: 32-bit Welt und höher Opteron und Xeon: 32-bit Computing X86-64: Moving into the 64-bit World 64-bit Welten Itanium Performance und Design Risc Alternativen Trends bei Betriebssystemen Zusammenfassung Einsatzempfehlungen Trends Diskussion 44

41 Opteron im Vergleich zu Itanium 2 Opteron* Processor Itanium 2 Processor 1 TB Memory Addressing 1024 TB 6.4 GB/s 16x16 HTT System Bus Bandwidth 6.4 GB/s 1MB On-die Cache 6 MB Registers Pipeline Stages Issue Ports On-die Registers Application Registers + 64 Predicate Registers* 3 Integer Fmisc, Fmul,Fadd 1 for SIMD 2 Load or 2 Store Execution Units ~2.0 GHz Core Frequency 3 Instructions / Cycle Instructions / Clk x86 with extra memory bits 6 Integer, 3 Branch 2 FP (FMAC) 1 SIMD 2 Load and 2 Store 1.5 GHz 6 Instructions / Cycle Itanium Architecture * Intel s EPIC technology includes 64 single-bit predicate registers to accelerate loop unrolling and branch intensive code execution. 45

42 Performance Vergleiche 47

43 HP: Integrity und ProLiant Positionierung: ProLiant ProLiant & Integrity Integrity & NonStop Integrity & NonStop servers Mix of ProLiant, Integrity & NonStop ProLiant & Integrity systems Web Mail Infrastructure Messagi ng HPC HPC BI Directory, DNS, firewall, security Work group Large SMP, large memory Biz intelligence/ SCM planning OLTP med Parallel computing, clustering BI OLTP mid size ERP medium App tier Biz intelligence Very large data sets OLTP large ERP, biz logic, app server Integrity OLTP large size DB High transaction volumes Back-end for CRM, SCM, ERP ERP large Back-end for CRM, SCM, ERP, large data sets ZLE Services, File, Online Data caching, proxy print Store Front-end Application & data-tier Large scale data tier 1-4 processors 4-8 processors processors ProLiant w/x86 Extensions ist speziell für rechenintensive und Memory-hungrige 32- bit Applikationen gedacht: HPC Cluster Solaris zu Linux Migrationen Datenbanken 48

44 Konsolidierung von Betriebssystemen bei HP gestern HP NonStop morgen Industrie Standard HP Integrity HP NonStop (Itanium) 04 gemeinsame Technologien HP 9000 / e3000 HP AlphaServer HP ProLiant Konsolidierung HP Integrity (Itanium) HP ProLiant (IA-32) Management Virtualisierung HA Storage Cluster 50

45 let s play together! Fragen? 51