Vorlesung Informatik 2
|
|
- Ingelore Annika Kaiser
- vor 7 Jahren
- Abrufe
Transkript
1 Vorlesung Informatik 2 Teil 4: Rechnerarchitektur und Parallelverarbeitung Messung der Performanz von Rechnern Stand Inhalt Leistungsmessung von Rechnern CPU-Leistung Hauptspeicher-Effizienz E/A-Leistung Slide 1
2 Leistungsmessung von Rechnern Grundidee der Leistungsmessung: Das Leistungsverhalten einer DV-Anlage kann aufgrund der (Nutzer-)Zeit bestimmt werden, die die Anlage zur Bearbeitung einer Aufgabe braucht je schneller die Aufgabe erledigt wird, um so höher ist die Rechnerleistung zu bewerten einige Probleme dabei: die Gesamtleistung wird von den unterschiedlichen Komponenten der DV-Anlage (CPU, Speicher, E/A) unterschiedlich beeinflusst die Nutzerzeit wird von "Störungen" durch andere Programme, bzw. des Betriebssystems verfälscht die Leistungsaussage ist stark von der gestellten Aufgabe und dem Anwendungsgebiet (wissenschaftliches Rechnen, ganzzahlig / Fließkomma, Vektorisierung, Transaktionsanwendungen, ) abhängig die Güte des Compilers spielt eine entscheidende Rolle die verschiedenen Architekturen (CISC, RISC) benötigen unterschiedlich viele Maschinenbefehle zur Bearbeitung, was bei gleichem Zeitverbrauch trotzdem zu sehr unterschiedlichen Leistungsaussagen führen kann (wenn man z.b. "Anzahl Befehle pro Sekunde" misst) Slide 2 Leistungsmessung von Rechnern Bereits in den 60-er Jahren wurden von den Herstellern Programme (so genannte Benchmarks) entwickelt, die zur Leistungsbewertung genutzt werden sollten jeder Hersteller hatte eigene Vorstellungen über diese Programme (welche Arten von Befehlen mit welchem %-Anteil vertreten, mit oder ohne Fließkomma-Operationen, ) natürlich wurden diese Programme so entwickelt, dass sie die eigene Architektur möglichst gut ggü. der Konkurrenz aussehen lassen um die Benchmarks auf unterschiedlichen Rechnern laufen lassen und deren Ergebnisse vergleichen zu können: müssen sie in allgemein verfügbaren Hochsprachen definiert sein: FORTRAN, ALGOL, ADA, heute oft in C und müssen typische Anwendungsfälle aus der Praxis möglichst repräsentativ nachgebildet werden In neuerer Zeit sind zusätzliche Benchmarks hinzugekommen, die die Leistung einzelner Komponenten, z.b. von Grafikkarten bewerten Slide 3
3 Leistungsmessung von Rechnern Bei der Leistungsmessung sind also offenbar CPU-Leistung Speicher-Effizienz E/A-Leistung gesondert zu betrachten und entsprechend zu bewerten Beispielsweise: heutige Workstations sind in der reinen CPU- Leistung Host-Rechnern in etwa ebenbürtig, diesen aber aufgrund deren hoher E/A-Leistung und Speichereffizienz unterlegen: In einer IBM /390 können mittels 256 E/A-Kanälen maximal 256 Plattenspeicher gleichzeitig mit dem Hauptspeicher Datenaustausch betreiben Host-Rechner verfügen über extrem große Arbeitsspeicher: > 100 GB der in teurer, extrem schneller Technologie gebaut ist (z.b. bipolar ECL) Anmerkung: "mehr Hauptspeicher" kann in gewissen Grenzen zur Beschleunigung speicherintensiver Anwendungen führen, allerdings werden schließlich die Größe des Caches und die maximale Übertragungsbandbreite CPU Cache HS zum begrenzenden Faktor Slide 4 Inhalt Leistungsmessung von Rechnern CPU-Leistung Hauptspeicher-Effizienz E/A-Leistung Slide 5
4 CPU-Leistung Ein altes, aber immer wieder benutztes Maß zur Bestimmung der Verarbeitungsgeschwindigkeit eines Rechners stellt die Anzahl der verarbeiteten Befehle pro Sekunde (MIPS, million instructions per second) dar Folgendes Beispiel zeigt die Realisierung der Aufgabe "kopiere 16 Byte im Hauptspeicher von SOURCE nach DEST": 6502 LDX #$0F LOOP: LDA SOURCE, X STA DEST, X DEX BPL LOOP LOOP: MOVE $SOURCE, A0 MOVE $DEST, A1 MOVEQ #$0F, D0 MOVE.B (A0)+, (A1)+ DBF D0, LOOP / 370 MVC DEST(16), SOURCE 1 + (4 * 16) = 65 Befehle 3 + (2 * 16) = 35 Befehle 1 Befehl Unter der Annahme, dass alle 3 Rechner mit der Aufgabe in 1ns fertig werden, würde das rechnerisch für den 6502 Rechner eine Leistung von 65 MIPS, für den MIPS und die /370 eine Leistung von 1 MIPS ergeben Slide 6 CPU-Leistung Ein reales Beispiel (80-er Jahre, IBM Böblingen) Emulation des /370 Befehlssatzes auf einem Prozessor (Einschub in einem IBM PC-AT) mittels Mikroprogrammierung der CPU Das vorige Beispiel Umspeichern von 16 Byte ergibt: Das emulierte /370-Programm resultiert in einer Leistung von 1MIPS Das Programm resultiert in einer Leistung von 35 MIPS auf der gleichen CPU Die Leistungsbewertung einer CPU mithilfe der simplen MIPS- Rate ist irreführend bzw. nicht aussagefähig Slide 7
5 CPU-Leistung Es wurde eine überarbeitete Definition der MIPS-Rate (Leistung L der CPU in MIPS) unter Berücksichtigung der Größen CPI (clock cycles per instruction) und T (Taktzykluszeit in μs) eingeführt: L = mit CPI = mit CPI I 1 ( CPI * T [ μs] ) CPI n * I [MIPS] : mittlere Anzahl der Taktzyklen T : Taktzykluszeit in μs i i n i= 1 i i : Anzahl des Auftretens des Befehls i n : Anzahl der Befehle im Befehlssatz des Befehls i [Herrmann Kap. 13] Slide 8 CPU-Leistung Eine weitere Überarbeitung der Definition der MIPS-Rate berücksichtigt schließlich auch Effekte durch den Speicherbedarf pro Befehl und die Speicherzugriffszeit: 1 L = CPI * T + mit T : Taktzykluszeit in μs S : Speicherbedarf pro Durchschnittsbefehl T s S * T s [MIPS] : Speicherzugriffszeit in μs/bit in Bit Slide 9 Vorteile von MIPS als Leistungsmaß: Einfachheit und Verständlichkeit verbleibende Nachteile: Abhängigkeit vom Befehlssatz Abhängigkeit vom verwendeten Compiler keine Berücksichtigung des Betriebssystems Die MIPS-Rate bleibt wenig aussagekräftig und ist deshalb weitgehend aus (ernst zu nehmenden) Publikationen verschwunden
6 Inhalt Leistungsmessung von Rechnern CPU-Leistung Hauptspeicher-Effizienz E/A-Leistung Slide 10 Hauptspeicher-Effizienz Neben der CPU Verarbeitungsgeschwindigkeit spielt die Hauptspeicher-Effizienz eine entscheidende Rolle bei der Leistungsbeurteilung Es wird dabei ein Effizienz-Maß eingeführt, denn die reine Zugriffszeit oder Übertragungsrate kann nicht unabhängig davon beurteilt werden, ob die CPU die erreichbaren Übertragungsraten auch gut ausnutzt Die durch den CPU-Befehlssatz induzierten Übertragungsraten hängen maßgeblich von Struktur und Breite der Maschinenbefehle ab: CISC Rechner IBM /390 DEC VAX Motorola Intel , 4, 6 Bytes 2 35 Bytes 2 22 Bytes 1 11 Bytes RISC Rechner HP PRECISION IBM RS /6000 DEC ALPHA SUN Sparc 4 Bytes 4 Bytes 4 Bytes 4 Bytes Slide 11
7 Hauptspeicher-Effizienz Befehlslängen im direkten Vergleich /370 VAX PRECISION Register zu Register ADD (fixed) 2 Bytes 3 Bytes 4 Bytes HS zu Register ADD (fixed) 4 Bytes 6 Bytes 4 Bytes HS zu HS ADD (decimal packed) 6 Bytes 11 Bytes Bytes Slide 12 Ein VAX Programm, welches die drei gezeigten Befehle verwendet, belegt ca. 40% mehr Cache Speicher als ein äquivalentes /370 Programm Eine RISC Maschine(*) leidet darunter, keine 2 Byte Befehle zu haben und bei Speicheroperationen ein kleines Unterprogramm nutzen zu müssen, welches Operanden in Register bringt und wieder wegspeichert ( Compiler können das aber gut minimieren) Praktische Untersuchungen haben gezeigt, dass sehr komplexe Maschinenbefehle mit großen Speicherplatzbedarf (35 Byte VAX ~ 9 RISC Befehlen zu 4 Byte) nicht die CPU Leistung der äquivalenten RISC Befehle erbringen, d.h. der Leistungsverlust aufgrund der hohen Speicherplatzbelegung kann nicht durch die hohe Befehlskomplexität kompensiert werden. (*) RISC typisch: ausschließlich 4-Byte Befehle, Operationen nur auf Registern Hauptspeicher-Effizienz Ein FORTRAN Programm wurde auf 3 Architekturen übersetzt und ausgeführt: VAX /370 PRECISON Dynamische Pfadlängen ~ Befehle ~ Befehle ~ Befehle Dabei zeigte sich, dass die VAX zwar nur 2/3 so viele Befehle wie die /370 ausführen muss, dazu aber 30% mehr Bytes zwischen Hauptspeicher und CPU bewegt (aufgrund der wesentlich größeren Befehlslänge der VAX) Es kommt also darauf an, wie gut ein Rechner die verfügbare Bandbreite CPU Cache HS ausnutzen kann Slide 13
8 Inhalt Leistungsmessung von Rechnern CPU-Leistung Hauptspeicher-Effizienz E/A-Leistung Slide 14 E/A-Leistung Produzent Server Die E/A Leistung kann durch zwei Gruppen von Maßen angegeben werden: (1) Antwortzeit und Durchsatz (E/A Bandbreite) (2) Anzahl der E/A-Geräte und Vielfältigkeit der Anschlussmöglichkeiten Für (1) gibt das Bild rechts deren gegenläufige Beziehung wieder Die Beziehung (1) gilt nicht nur für E/A Geräte, sondern auch für CPU und Speicher Optimierungsziel: konstante Betriebslast Steigerung der E/A Leistung durch mehrere parallele Server Antwortzeit (Latenzzeit) in ms Datendurchsatz vs. Antwortzeit (schematisch) 0% 20% 60% 80% 100% Prozentsatz des max. Datendurchsatzes (Bandbreite) Slide 15
9 Inhalt Leistungsmessung von Rechnern CPU-Leistung Hauptspeicher-Effizienz E/A-Leistung Slide 16 Da die MIPS-Rate bald als ungeeignet erkannt wurde, hat man schon in den 60-Jahren begonnen, Programme (oder Pakete aus mehreren Programmen) zu definieren, deren absolute Laufzeit (aus Sicht des Benutzers) als Leistungsmaß einer Architektur anerkannt werden sollte diese werden als Benchmark bezeichnet Zunächst versuchten Hersteller Benchmarks zu definieren, die ihre eigenen Rechner ggü. der Konkurrenz 'gut aussehen' ließen, später wurden dann Benchmarks standardisiert: Whetstone Dhrystone Linpack SPECmark TPC [Webster's Dictonary] Benchmark a marked point of known or assumed elevation from which other elevations may be established Slide 17
10 Whetstone-Benchmark ursprünglich 1976 als Algol-60 Programm veröffentlicht später entstand eine FORTRAN Version, die aus einer Menge von Modulen mit maschinenunabhängigen sogenannten Whetstone-Befehlen besteht das Whetstone Benchmark enthält 1 Mio dieser Whetstone Befehle die Leistung der untersuchten Rechnerarchitektur wird in MWIPS (mega whetstone instructions per second) gemessen Beispiel: ein Rechner der 5 Sekunden für den Benchmark benötigt, verfügt über eine Leistung von 0.2 MWIPS Das Whetstone-Benchmark enthält einen relativ hohen Gleitkomma-Anteil (häufige Aufrufe von mathematischen Funktionen) und ist deshalb nicht zur Leistungseinschätzung jeder Rechnerarchitektur (jeder Anwendung) geeignet Slide 18 Dhrystone-Benchmark 1984 in Ada entwickelt, heute in C re-implementiert besteht aus nur 100 Befehlen (2 3 KB) und passt daher in jeden Cache Speicher, wodurch die Cache-Miss-Rate nicht gemessen werden kann keine Gleitkomma-Operationen zeigt beste Werte, wenn ein optimal auf die Architektur eingestellter Compiler verwendet wird Kritik: der Dhrystone-Benchmark bewertet mehr die Leistungsfähigkeit des Compilers, weniger die der Rechnerarchitektur Dhrystone-Vergleich einiger Architekturen IBM RS /6000 SUN SPARC Motorola Motorola MIPS R3000 INTEL INTEL Dhrystone / Sec Slide 19
11 Linpack-Benchmark 1976 als FORTRAN Programm für die Lösung von linearen Gleichungssystemen entwickelt Enthält hohen Anteil Gleitkommaoperationen Charakteristischer Ausdruck: A[i] := A[i] + K*B[i] mit A und B sind Vektoren gleicher Dimension, K eine Konstante und i läuft von 1 bis 10 9 Wegen der Datenunabhängigkeit ist dieser Ausdruck besonders geeignet für pipeline-architekturen; er unterbewertet aber Rechnerarchitekturen ohne spezielle Einrichtungen und ist daher nicht repräsentativ Linpack ist der heutige Bewertungsstandard für Supercomputer mit Vektor-Funktionseinheit, parallele Architekturen und Hochleistungs-Workstations Slide 20 SPEC-Benchmarks Um eine objektive Leistungsbewertung von unterschiedlichen Architekturen zu schaffen, wurde 1988 von SUN, MIPS, HP und Apollo die Institution SPEC (standard performance evaluation corporation, ) gegründet (heute sind über 40 Unternehmen und noch mehr assoziierte Organisationen beteiligt) Grundproblem von ist, dass die Einschätzung der Rechnerleistung anwendungsabhängig ist Beispiel: in einem direkten Vergleich von RS /6000 und /370 zeigte sich RS /6000 ist ca. 3 mal so schnell wie /370 beim Dual-Precision LINPACK (Software: wissenschaftlich, stark arithmetik-orientiert) /370 ist ca. 3 mal so schnell wie RS /6000 beim RAMP-C Benchmark (Software: kommerziell, stark transaktions-orientiert) Um diesem Problem zu begegnen, wurde ein Katalog von Programmen entwickelt, die verschiedene Anwendungen repräsentieren: numerische und nicht-numerische Programme aus den Bereichen Technik, Naturwissenschaft und kommerzieller Datenverarbeitung Slide 21
12 Benchmarks SPEC-Benchmarks (Fortsetzung) Die Programme trugen die Bezeichnungen SPEC89, SPECfp89 und SPECint89, je nachdem ob es sich um nichtnumerische oder numerische mit bzw. ohne Gleitkomma-Anteil handelte Mittlerweile wurde ein Testprogramm-Katalog um weitere 10 Benchmarks (SPEC92) erweitert Außerdem wurden weitere für Grafik und E/A-Leistung entwickelt (SPEC96) Für die Leistungsbewertung eines Rechners dienen heute zwei Werte: SPECfp92 und SPECint92 Dabei müssen die verwendeten Compiler-Optionen offen gelegt werden, um (verdeckte) Compiler-Optimierungen weitgehend zu verhindern Dies schließt zwar trotzdem unrealistische Bewertungen nicht ganz aus, kommt den realen Betriebsbedingungen heutiger Rechner (diverse Anwendungen) am nächsten Slide 22 TPC-Benchmarks Speziell für die Bewertung von Datenbank-Anwendungen wurde 1989 das erste TPC (transaction processing performance council) gegründet, dem mittlerweile 40 Unternehmen angehören, und in der Folge weitere: 1989 das TPC-A OLTP Benchmarks (seit 1995 obsolet) 1990 das TPC-B OLTP Benchmarks (seit 1995 obsolet) 1999 das TPC-C Mix unterschiedlicher Transaktionstypen 1995 das TPC-D komplexe Anfragen (Decision Support) auf Datenbanken von 1 GB 10 TB neu: TPC-W e-commerce-anwendungen (Maß: WIPS web interactions per second) OLTP = online transaction processing Slide 23
13 Benchmark MIPS-Zählung Whetstone Dhrystone Linpack SPEC TPC Eigenschaft Zählung der verarbeiteten Anzahl Befehle pro Sekunde: MIPS (veraltet) Hoher Gleitkomma-Anteil, daher nicht für jede Architektur und Anwendung als Benchmark geeignet Sehr kleines Programm (blendet Cache-Miss-Rate aus). Ergebnis sehr stark von Qualität des Compilers abhängig Bewertungsstandard für Supercomputer mit Vektor-Funktionseinheit, parallele Architekturen und Hochleistungs-Workstations (unterbewertet aber Architekturen ohne spezielle Hardware), Maß: Mega bzw. Tera floating operations per second (MFLOPS, TFLOPS) Umfangreicher Testprogramm-Katalog (SPEC92, SPEC96) zur Abdeckung unterschiedlicher Aspekte der Leistungsbewertung; SPECfp92 und SPECint92 sind heute Standard für die allgemeine Rechnerarchitekturbewertung TPC-C Benchmark-Mix für unterschiedliche Transaktionstypen TPC-D komplexe Anfragen (Decision Support) auf Datenbanken von 1 GB 10 TB TPC-W e-commerce-anwendungen (Maß: WIPS web interactions per second Slide 24 Top 10 aus der Top 500 Supercomputer Liste: siehe Stand Nov Prozessoren PowerPC MHz (à 2.8 GFlops) GB Memory GFlops Prozessoren PowerPC MHz (à 3.4 GFlops) GFlops ( GFlops peak) Slide 25
14 Slide 26
Technische Informatik - Eine Einführung
Martin-Luther-Universität Halle-Wittenberg Fachbereich Mathematik und Informatik Lehrstuhl für Technische Informatik Prof. P. Molitor Technische Informatik - Eine Einführung Rechnerarchitektur Aufgabe
MehrN Bit Binärzahlen. Stelle: Binär-Digit:
N Bit Binärzahlen N Bit Binärzahlen, Beispiel 16 Bit: Stelle: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 Binär-Digit: 0 0 1 0 1 0 0 1 1 1 0 0 1 0 0 0 Least Significant Bit (LSB) und Most Significant Bit (MSB)
MehrSoftwaretechnik AI7. Wesentliche Inhalte der Vorlesung
Softwaretechnik AI7 schiefer@informatik.fh-kl.de http://www.informatik.fh-kl.de/~schiefer Einleitung-1 Wesentliche Inhalte der Vorlesung Softwarequalität Profiling Leistungsmessung, -bewertung Kennzahlen
MehrTeil 1: Prozessorstrukturen
Teil 1: Prozessorstrukturen Inhalt: Mikroprogrammierung Assemblerprogrammierung Motorola 6809: ein einfacher 8-Bit Mikroprozessor Mikrocontroller Koprozessoren CISC- und RISC-Prozessoren Intel Pentium
MehrKap.2 Befehlsschnittstelle. Prozessoren, externe Sicht
Kap.2 Befehlsschnittstelle Prozessoren, externe Sicht 2 Befehlsschnittstelle 2.1 elementare Datentypen, Operationen 2.2 logische Speicherorganisation 2.3 Maschinenbefehlssatz 2.4 Klassifikation von Befehlssätzen
MehrTechnische Informatik 2
W. Schiffmann R. Schmitz Technische Informatik 2 Grundlagen der Computertechnik 3., überarbeitete Auflage mit 146 Abbildungen Ä} Springer Inhaltsverzeichnis 1. Komplexe Schaltwerke 1 1.1 Aufbau eines Schaltwerks
MehrInhalt. Prozessoren. Curriculum Manfred Wilfling. 28. November HTBLA Kaindorf. M. Wilfling (HTBLA Kaindorf) CPUs 28. November / 9
Inhalt Curriculum 1.4.2 Manfred Wilfling HTBLA Kaindorf 28. November 2011 M. Wilfling (HTBLA Kaindorf) CPUs 28. November 2011 1 / 9 Begriffe CPU Zentraleinheit (Central Processing Unit) bestehend aus Rechenwerk,
MehrGeneration 5: Invisible Computers (ab 1993)
Generation 5: Invisible Computers (ab 1993) Jahr Name Gebaut von Kommentar 1993 PIC Microchip Technology Erster Mikrocontroller auf Basis von EEPROMs. Diese erlauben das Flashen ohne zusätzliche. Bemerkung:
MehrDatenpfaderweiterung Der Single Cycle Datenpfad des MIPS Prozessors soll um die Instruktion min $t0, $t1, $t2 erweitert werden, welche den kleineren
Datenpfaderweiterung Der Single Cycle Datenpfad des MIPS Prozessors soll um die Instruktion min $t0, $t1, $t2 erweitert werden, welche den kleineren der beiden Registerwerte $t1 und $t2 in einem Zielregister
MehrRISC - Architekturen. Design Digitaler Systeme. Prof. Dr.-Ing. Rainer Bermbach
RISC - Architekturen Design Digitaler Systeme Prof. Dr.-Ing. Rainer Bermbach Übersicht CISC - RISC Hintergrund Merkmale von RISC-Architekturen Beispielarchitektur SPARC Zusammenfassung 2 1 CISC - RISC
MehrWichtige Rechnerarchitekturen
Wichtige Rechnerarchitekturen Teil 4 PDP-11, VAX-11 TM 1 Einführung 1970 von DEC (Digital Equipment Corporation, Maynard Mass.), Produktion bis in die neunziger Jahre, heute noch etliche Maschinen in Gebrauch
MehrStruktur der CPU (1) Die Adress- und Datenpfad der CPU: Befehl holen. Vorlesung Rechnerarchitektur und Rechnertechnik SS Memory Adress Register
Struktur der CPU (1) Die Adress- und Datenpfad der CPU: Prog. Counter Memory Adress Register Befehl holen Incrementer Main store Instruction register Op-code Address Memory Buffer Register CU Clock Control
Mehr2.1 Rechnersichten 2.2 Rechnerorganisation: Aufbau und Funktionsweise
Teil 1 Kapitel 2 Rechner im Überblick 2.1 Rechnersichten 2.2 Rechnerorganisation: Aufbau und Funktionsweise Frank Schmiedle Technische Informatik I 2.1 Rechnersichten Modellierung eines Rechners Zusammenspiel
MehrTeil 1: Prozessorstrukturen
Teil 1: Prozessorstrukturen Inhalt: Mikroprogrammierung Assemblerprogrammierung Motorola 6809: ein einfacher 8-Bit Mikroprozessor Mikrocontroller Koprozessoren CISC- und RISC-Prozessoren Intel Pentium
Mehr3. Grundlagen der Rechnerarchitektur
3. Grundlagen der Rechnerarchitektur 3.1 Architektur des von-neumann-rechners 3.2 Maschinentypen: Einadressmaschine, Zweiadressmaschine 3.3 Befehlsformate und Adressierungstechniken 3.4 Beispiel: der Prozessor
MehrGrundlagen der Rechnerarchitektur. Einführung
Grundlagen der Rechnerarchitektur Einführung Unsere erste Amtshandlung: Wir schrauben einen Rechner auf Grundlagen der Rechnerarchitektur Einführung 2 Vorlesungsinhalte Binäre Arithmetik MIPS Assembler
Mehrfrüher: CISC ( Complex Instruction Set Computer )
Hochleistungs-CPUs früher: CISC ( Complex Instruction Set Computer ) mächtige Instruktionssätze zur Unterstützung von Hochsprachenkonstrukten durch Hardware (Idee: don t do in software what you can do
MehrEinleitung. Dr.-Ing. Volkmar Sieh WS 2005/2006. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg
Technologische Trends Historischer Rückblick Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Technologische Trends Historischer Rückblick Übersicht
MehrGrundlagen der Rechnerarchitektur. MIPS Assembler
Grundlagen der Rechnerarchitektur MIPS Assembler Übersicht Arithmetik, Register und Speicherzugriff Darstellung von Instruktionen Logische Operationen Weitere Arithmetik Branches und Jumps Prozeduren 32
MehrOptimierungen der Lattice Boltzmann Methode auf x86-64 basierten Architekturen
Optimierungen der Lattice Boltzmann Methode auf x86-64 basierten Architekturen J. Treibig, S. Hausmann, U. Ruede 15.09.05 / ASIM 2005 - Erlangen Gliederung 1 Einleitung Motivation Grundlagen 2 Optimierungen
MehrDigitaltechnik und Rechnerstrukturen Lothar Thiele Institut für Technische Informatik und Kommunikationsnetze ETH Zürich 1.
Materialien Digitaltechnik und Rechnerstrukturen Lothar Thiele Institut für Technische Informatik und Kommunikationsnetze ETH Zürich 1. Einleitung 1 Digitaltechnik und Rechnerstrukturen Vorlesungs- und
Mehr3.1 Architektur des von-neumann-rechners. 3. Grundlagen der Rechnerarchitektur
3. Grundlagen der Rechnerarchitektur 3.1 Architektur des von-neumann-rechners 3.1 Architektur des von - Neumann - Rechners 3.2 Maschinentypen: Einadressmaschine, Zweiadressmaschine 3.3 Befehlsformate und
Mehr2. Computer (Hardware) K. Bothe, Institut für Informatik, HU Berlin, GdP, WS 2015/16
2. Computer (Hardware) K. Bothe, Institut für Informatik, HU Berlin, GdP, WS 2015/16 Version: 14. Okt. 2015 Computeraufbau: nur ein Überblick Genauer: Modul Digitale Systeme (2. Semester) Jetzt: Grundverständnis
MehrTechnische Grundlagen der Informatik 2 SS Einleitung. R. Hoffmann FG Rechnerarchitektur Technische Universität Darmstadt E-1
E-1 Technische Grundlagen der Informatik 2 SS 2009 Einleitung R. Hoffmann FG Rechnerarchitektur Technische Universität Darmstadt Lernziel E-2 Verstehen lernen, wie ein Rechner auf der Mikroarchitektur-Ebene
MehrTeil 1: Prozessorstrukturen
Teil 1: Prozessorstrukturen Inhalt: Mikroprogrammierung Assemblerprogrammierung Motorola 6809: ein einfacher 8-Bit Mikroprozessor Mikrocontroller Koprozessoren CISC- und RISC-Prozessoren Intel Pentium
MehrWas ist Rechnerleistung
Was ist Rechnerleistung Leistung im engeren Sinne: Leistung gemessen in seltsamen Einheiten, bestimmt vorwiegend von der Zentraleinheit: MIPS (Millionen Instruktionen pro Sekunde) FLOPS (Floating Point
MehrGrundlagen der Informatik für Ingenieure. 3. Grundlagen der Rechnerarchitektur
Grundlagen der Informatik für Ingenieure Background: 3. Grundlagen der Rechnerarchitektur 3.2 Beispiel 3.4 Struktur eines Maschinenbefehls 3.5 Microprozessortechnologien 3.6 Leistungsmaße 3.7 Hierarchische
MehrEinleitung. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2006/2007
Einleitung Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2006/2007 Einleitung 1/50 2006/10/09 Übersicht 1 Einleitung 2 Technologische
MehrTECHNISCHE HOCHSCHULE NÜRNBERG GEORG SIMON OHM Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl
MehrGrundlagen der Datenbanksysteme 2 (M-DB2) Dr. Karsten Tolle
Grundlagen der Datenbanksysteme 2 (M-DB2) Dr. Karsten Tolle Vorwissen und so SQL Umgang mit MySQL (Workbench) Beispieldaten zum Spielen: http://download.geonames.org/export/dump/ 2 Tuningpotential DB-Interna;
MehrQuantitative Prinzipien im Hardwareentwurf. 1. Small is fast
Quantitative Prinzipien im Hardwareentwurf 1. Small is fast Kleine Hardwareeinheiten schalten in der Regel schneller als größere. Kleine Transistoren bilden an ihren Gates kleinere Kapazitäten die Source-Drain
Mehr3 Technikarchitekturen
3 Technikarchitekturen 3.1 Rechnerarchitektur Definition Taxonomien Komponenten Rechnergrößentypologie 3.2 Kommunikationssystemarchitektur ISO-Referenzmodell TCP/IP Grundlagen der Telekommunikation 3.3
MehrEinführung in die Systemprogrammierung
Einführung in die Systemprogrammierung Speedup: Grundlagen der Performanz Prof. Dr. Christoph Reichenbach Fachbereich 12 / Institut für Informatik 30. April 2015 Eine Aufgabe aus der Praxis Gegeben ein
MehrÜbersicht. Einleitung. Übersicht. Architektur. Dr.-Ing. Volkmar Sieh WS 2008/2009
Übersicht Einleitung 1 Einleitung Dr.-Ing. Volkmar Sieh 2 Technologische Trends Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 3 Historischer
MehrNeue Prozessor-Architekturen für Desktop-PC
Neue Prozessor-Architekturen für Desktop-PC Bernd Däne Technische Universität Ilmenau Fakultät I/A - Institut TTI Postfach 100565, D-98684 Ilmenau Tel. 0-3677-69-1433 bdaene@theoinf.tu-ilmenau.de http://www.theoinf.tu-ilmenau.de/ra1/
MehrGrundlagen der Informatik für Ingenieure. 3. Grundlagen der Rechnerarchitektur
Grundlagen der Informatik für Ingenieure Background: 3. Grundlagen der Rechnerarchitektur 3.2 Beispiel 3.4 Struktur eines Maschinenbefehls 3.5 Microprozessortechnologien 3.6 Leistungsmaße 3.7 Hierarchische
MehrL3. Datenmanipulation
L Datenmanipulation Aufbau eines Computers Prozessor, Arbeitsspeicher und system Maschinensprachen und Maschinenbefehle Beispiel einer vereinfachten Maschinensprache Ausführung des Programms und Befehlszyklus
MehrRISC: Reduced Instruction Set Computer. Technische Informatik I Wintersemester 14/15 1. J. Kaiser, IVS-EOS
RISC: Reduced Instruction Set Computer 1 The CMOS Generations: Speedup through Miniaturization 10-fache Leistungssteigerung 2 Was ist ein Reduced Instruction Set Computer (RISC*)? * Der Begriff RISC wurde
MehrLeistungsfähige ARM CPUs für den industriellen Einsatz
Leistungsfähige ARM CPUs für den industriellen Einsatz Layerscape ARM Cortex-A CPUs von NXP mit Features aus der PowerPC Welt. Performance und Echtzeitfähigkeits-Vergleich von ARM und PowerPC. Kei Thomsen,
MehrImmediate Priority Ceiling
Vereinfachtes Protokoll: Immediate priority ceiling: Prozesse, die ein Betriebsmittel s belegen, bekommen sofort die Priorität ceil(s) zugewiesen. Anwendungsgebiet: Immediate Priority Ceiling Verwendung
MehrRechner Architektur. Martin Gülck
Rechner Architektur Martin Gülck Grundlage Jeder Rechner wird aus einzelnen Komponenten zusammengesetzt Sie werden auf dem Mainboard zusammengefügt (dt.: Hauptplatine) Mainboard wird auch als Motherboard
MehrVon Assembler zu Java
Von Assembler zu Java Prof. Dr.-Ing. Thomas Schwotzer 1 Einführung Die erste imperativen Programme wurden in den Urzeiten der IT tatsächlich direkt auf der Hardware der Maschinen geschrieben. Die verfügbaren
MehrDer neue Hessische Hochleistungsrechner HHLR
Der neue Hessische Hochleistungsrechner HHLR Erste Erfahrungen Norbert Conrad, conrad@hrz.tu-darmstadt.de ZKIHessen 26.8.2002 1 Darmstädter Hochleistungsrechner 1987: IBM 3090 VF ( 2 x 0,12 GFLOPS Vektor
MehrDie Bedeutung von Performance
Die Bedeutung von Performance Martin Gaitzsch, Mirek Hancl, Davood Kheiri 8.11.2000 $(LQOHLWXQJµUHODWLYHµ3HUIRUPDQFH Performance interessiert sowohl den Systementwickler als auch den Kunden. Auf der Entwicklungsseite
MehrÜbung 5. Letzte Änderung: 24. Juni 2016
Übung 5 Letzte Änderung: 24 Juni 2016 Parallele Systeme Hardware- Architektur Vektorrechner Rechenfelder Synthese Op mierung Systemon-Chip Netzwerke sta sch dynamisch mehrstufig einstufig Theorie Workloadbalancing
MehrAssembler am Beispiel der MIPS Architektur
Assembler am Beispiel der MIPS Architektur Frühere Einsatzgebiete MIPS Silicon Graphics Unix Workstations (z. B. SGI Indigo2) Silicon Graphics Unix Server (z. B. SGI Origin2000) DEC Workstations (z.b.
MehrSchriftliche Prüfung
OTTO-VON-GUERICKE-UNIVERSITÄT MAGDEBURG FAKULTÄT FÜR INFORMATIK Schriftliche Prüfung im Fach: Rechnersysteme Studiengang: Bachelor (PF CSE / IF; WPF CV / WIF) am: 30. Juli 2008 Bearbeitungszeit: 120 Minuten
Mehr1. Einführung Architektur = Struktur+Funktionen. Echtzeitforderungen
1. Einführung Architektur = Struktur+Funktionen Spezialrechner angepaßt an bestimmte Anwendung Anwendung is tbekannt so gut wie nötig starke Peripherieorientierung Echtzeitforderungen Universalrechner
MehrPerformance Report PRIMERGY TX120 S1
Performance Report PRIMERGY TX120 S1 Version 1.2 Oktober 2007 Seiten 10 Abstract In diesem Dokument sind alle Benchmarks, die für die PRIMERGY TX120 S1 durchgeführt wurden, zusammengefasst. Ferner werden
MehrRechneraufbau und Rechnerstrukturen
Rechneraufbau und Rechnerstrukturen von Prof. Dr. Walter Oberschelp, RWTH Aachen und Prof. Dr. Gottfried Vossen, Universität Münster 7, vollständig überarbeitete und aktualisierte Auflage R.Oldenbourg
MehrProzessor- und Rechnerarchitekturen (Master)
Prozessor- und Rechnerarchitekturen (Master) Themen am 28.06.17: Semesterrückblick, Terminplanung Ihrer Vorträge ProRecArc17_V10 Ulrich Schaarschmidt HS Düsseldorf, SS 2017 V1 (5.4.): Termine + mögliche
MehrSysteme 1: Architektur
slide 1 Vorlesung Systeme 1: Architektur Prof. Dr. Ulrich Ultes-Nitsche Forschungsgruppe Departement für Informatik Universität Freiburg slide 2 Prüfung 18. Februar 2004 8h00-11h40 13h00-18h20 20 Minuten
MehrEinleitung Performance Netzwerk Leistungsaufnahme Skalierbarkeit Sicherheit Zuverlässigkeit Kompatibilität. Ziele und Maße. Dr.-Ing.
Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Übersicht 1 Einleitung 2 Performance 3 Netzwerk 4 Leistungsaufnahme 5 Skalierbarkeit 6 Sicherheit
MehrEin kleiner Einblick in die Welt der Supercomputer. Christian Krohn 07.12.2010 1
Ein kleiner Einblick in die Welt der Supercomputer Christian Krohn 07.12.2010 1 Vorschub: FLOPS Entwicklung der Supercomputer Funktionsweisen von Supercomputern Zukunftsvisionen 2 Ein Top10 Supercomputer
MehrRechneraufbau und Rechnerstrukturen
Rechneraufbau und Rechnerstrukturen von Prof. Dr. em. Walter Oberschelp, RWTH Aachen und Prof. Dr. Gottfried Vossen, Universität Münster 9. Auflage Oldenbourg Verlag München Wien Inhaltsverzeichnis Vorwort
MehrHochschule Düsseldorf University of Applied Sciences HSD RISC &CISC
HSD RISC &CISC CISC - Complex Instruction Set Computer - Annahme: größerer Befehlssatz und komplexere Befehlen höhere Leistungsfähigkeit - Möglichst wenige Zeilen verwendet, um Aufgaben auszuführen - Großer
Mehr8. Datenbank-Benchmarks Benchmark-Anforderungen TPC-Benchmarks OLTP-Benchmarks
8. Datenbank-Benchmarks Benchmark-Anforderungen TPC-Benchmarks OLTP-Benchmarks TPC-C TPC-E Decision Support Benchmark: TPC-H WS10/11, Prof. Dr. E. Rahm 8-1 Anforderungen an geeignete Benchmarks* Domain-spezifische
MehrCPU-Technik. Stand der Technik, Trends und Entwicklungen. Vortrag im Informatikseminar WS 2000/2001. (C) 2000 Heiko Panther
CPU-Technik Stand der Technik, Trends und Entwicklungen Vortrag im Informatikseminar WS 2000/2001 (C) 2000 Heiko Panther heikop@mac.com Inhalt 1. CISC und RISC 2. Vektorrecheneinheiten 3. VLIW 4. Weitere
MehrArbeitsfolien - Teil 4 CISC und RISC
Vorlesung Informationstechnische Systeme zur Signal- und Wissensverarbeitung PD Dr.-Ing. Gerhard Staude Arbeitsfolien - Teil 4 CISC und RISC Institut für Informationstechnik Fakultät für Elektrotechnik
MehrBeispiele von Branch Delay Slot Schedules
Beispiele von Branch Delay Slot Schedules Bildquelle: David A. Patterson und John L. Hennessy, Computer Organization and Design, Fourth Edition, 2012 Grundlagen der Rechnerarchitektur Prozessor 97 Weniger
MehrDOAG Konferenz 2007 in Nürnberg
DOAG Konferenz 2007 in Nürnberg Auswahl und Sizing: Die richtige Hardware (+Software) für Oracle Björn Bröhl Projektmanager Handlungsbevollmächtigter Seite 1 Inhalt Die Zielsetzung Vorgehensweise Auswahl
MehrRISC: Reduced Instruction Set Computer. Technische Informatik I Wintersemester 12/13 1. J. Kaiser, IVS-EOS
RISC: Reduced Instruction Set Computer 1 The CMOS Generations: Speedup through Miniaturization 10-fache Leistungssteigerung 2 Was ist ein Reduced Instruction Set Computer (RISC*)? * Der Begriff RISC wurde
MehrModProg 15-16, Vorl. 13
ModProg 15-16, Vorl. 13 Richard Grzibovski Jan. 27, 2016 1 / 35 Übersicht Übersicht 1 Supercomputing FLOPS, Peak FLOPS Parallelismus Praktische Aspekte 2 Klausur von 2009 2 / 35 Supercomputing: HPC Modellierung
MehrEntwicklung eines Benchmarks für die Performance von In-Memory OLAP-Systemen. Abschlusspräsentation Master-Thesis
Entwicklung eines Benchmarks für die Performance von In-Memory OLAP-Systemen Abschlusspräsentation Master-Thesis Zu meiner Person Informatik- und Wirtschaftsinformatik-Studium an der HS Karlsruhe seit
Mehr"Organisation und Technologie von Rechensystemen 4"
Klausur OTRS-4, 29.09.2004 Seite 1 (12) INSTITUT FÜR INFORMATIK Lehrstuhl für Rechnerarchitektur (Informatik 3) Universität Erlangen-Nürnberg Martensstr. 3, 91058 Erlangen 29.09.2004 Klausur zu "Organisation
MehrTeil 1: Prozessorstrukturen
Teil 1: Prozessorstrukturen Inhalt: Mikroprogrammierung Assemblerprogrammierung Motorola 6809: ein einfacher 8-Bit Mikroprozessor Mikrocontroller Koprozessoren CISC- und RISC-Prozessoren Intel Pentium
MehrLösungsvorschlag zur 4. Übung
Prof. Frederik Armknecht Sascha Müller Daniel Mäurer Grundlagen der Informatik 3 Wintersemester 09/10 Lösungsvorschlag zur 4. Übung 1 Präsenzübungen 1.1 Schnelltest a) Welche Aussagen zu Bewertungskriterien
MehrInstruktionssatz-Architektur
Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Übersicht 1 Einleitung 2 Bestandteile der ISA 3 CISC / RISC Übersicht 1 Einleitung 2 Bestandteile
MehrGrundlagen der Rechnerarchitektur
Grundlagen der Rechnerarchitektur Einführung Unsere erste Amtshandlung: Wir schrauben einen Rechner auf Grundlagen der Rechnerarchitektur Einführung 2 Vorlesungsinhalte Binäre Arithmetik MIPS Assembler
MehrWichtige Rechnerarchitekturen
Wichtige Rechnerarchitekturen Teil 3 Control Data Corporation CDC 6600 1 CDC 6600 Fertigstellung 1964, Betrieb bis weit in die achtziger Jahre Hauptentwickler: Seymour Cray, Entwickler-Team aus nur 34
MehrDIGITALE SCHALTUNGEN II
DIGITALE SCHALTUNGEN II 3. Sequentielle Schaltkreise 3.1 Vergleich kombinatorische sequentielle Schaltkreise 3.2 Binäre Speicherelemente 3.2.1 RS Flipflop 3.2.2 Getaktetes RS Flipflop 3.2.3 D Flipflop
MehrRST-Labor WS06/07 GPGPU. General Purpose Computation On Graphics Processing Units. (Grafikkarten-Programmierung) Von: Marc Blunck
RST-Labor WS06/07 GPGPU General Purpose Computation On Graphics Processing Units (Grafikkarten-Programmierung) Von: Marc Blunck Ablauf Einführung GPGPU Die GPU GPU Architektur Die Programmierung Programme
Mehr3. Grundlagen der Rechnerarchitektur. Praktische Informatik 2. Wolfgang Effelsberg
3.1 Architektur des von-neumann-rechners 3.2 Maschinentypen: Einadressmaschine, Zweiadressmaschine 3.3 Befehlsformate und Adressierungstechniken 3.4 Beispiele: Die Prozessoren Texas Instruments MSP 430
MehrTechnische Informatik 1 - HS 2016
Institut für Technische Informatik und Kommunikationsnetze Prof. L. Thiele Technische Informatik 1 - HS 2016 Lösungsvorschläge für Übung 8 Datum: 8. 9. 12. 2016 1 Instruktionsparallelität VLIW Gegeben
MehrTeil 1: Prozessorstrukturen
Teil 1: Prozessorstrukturen Inhalt: Mikroprogrammierung Assemblerprogrammierung Motorola 6809: ein einfacher 8-Bit Mikroprozessor Mikrocontroller Koprozessoren CISC- und RISC-Prozessoren Intel Pentium
MehrARM: Befehlssatz (Forts.)
ARM: Befehlssatz (Forts.) Befehl SWI zum Auslösen eines Software-Interrupts: Instruktionsformat: Ausführung von SWI überführt CPU in den supervisor mode (nach Retten des PC in r14_svc und des CPSR in SPSR_svc)
MehrARM: Befehlssatz (Forts.)
ARM: Befehlssatz (Forts.) Befehl SWI zum Auslösen eines Software-Interrupts: Instruktionsformat: Ausführung von SWI überführt CPU in den supervisor mode (nach Retten des PC in r14_svc und des CPSR in SPSR_svc)
MehrRechnerorganisation. (10,11) Informationskodierung (12,13,14) TECHNISCHE UNIVERSITÄT ILMENAU. IHS, H.- D. Wuttke `09
Rechnerorganisation Mathematische Grundlagen (1) Boolesche Algebren: : BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6,7) Sequentielle Schaltungen (8) Programmierbare Strukturen (9) Rechneraufbau
MehrModul InfB-RS: Rechnerstrukturen
64-040 Rechnerstrukturen 64-040 Modul InfB-RS: Rechnerstrukturen http://tams.informatik.uni-hamburg.de/ lectures/2014ws/vorlesung/rs Kapitel 1 Andreas Mäder Universität Hamburg Fakultät für Mathematik,
MehrGrundlagen der Informationsverarbeitung:
Grundlagen der Informationsverarbeitung: Leistungsbewertung Prof. Dr.-Ing. habil. Ulrike Lucke Durchgeführt von Prof. Dr. rer. nat. habil. Mario Schölzel Maximaler Raum für Titelbild (wenn kleiner dann
MehrWas ist die Performance Ratio?
Was ist die Performance Ratio? Wie eben gezeigt wäre für k Pipeline Stufen und eine große Zahl an ausgeführten Instruktionen die Performance Ratio gleich k, wenn jede Pipeline Stufe dieselbe Zeit beanspruchen
MehrCISC ( Complex Instruction Set Computer ) mächtige Instruktionssätze zur Unterstützung von Hochsprachenkonstrukten
Hochleistungs-CPUs CISC ( Complex Instruction Set Computer ) mächtige Instruktionssätze zur Unterstützung von Hochsprachenkonstrukten durch Hardware (Idee: don t do in software what you can do in hardware
MehrWichtige Rechnerarchitekturen
Wichtige Rechnerarchitekturen Teil 2 IBM 360 1 IBM 360 Angekündigt im April 1964, weil alle Aspekte der maschinellen Datenverarbeitung (general purpose computer) zusammengefasst werden sollten: 360 Grad
MehrGrundlagen der Informatik III
Grundlagen der Informatik III WS 2008 / 2009 [Folien basierend auf VL von Prof. Dr. Claudia Eckert, WS 07/08] Prof. Dr. rer. nat. Frederik Armknecht Sascha Müller Daniel Mäurer Fachbereich Informatik /
MehrName: Vorname: Matr.-Nr.: 4. a) RISC-Architekturen müssen zur Decodierung von Maschinenbefehlen stets ein mikroprogrammierbares Steuerwerk verwenden.
Name: Vorname: Matr.-Nr.: 4 Aufgabe 1 (8 Punkte) Entscheiden Sie, welche der folgenden Aussagen zum Thema CISC/RISC-Prinzipien korrekt sind. a) RISC-Architekturen müssen zur Decodierung von Maschinenbefehlen
MehrCodesigned Virtual Machines
Codesigned Virtual Machines Seminar Virtualisierung Philipp Kirchhofer philipp.kirchhofer@student.kit.edu Institut für Technische Informatik Lehrstuhl für Rechnerarchitektur Universität Karlsruhe (TH)
MehrVorstellung der SUN Rock-Architektur
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Vorstellung der SUN Rock-Architektur Hauptseminar Ronald Rist Dresden, 14.01.2009
MehrCHARON-AXP Alpha Hardwarevirtualisierung
Alpha virtualisierung Nutzung von Softwareinvestitionen auf neuer plattform Jörg Streit, Reinhard Galler Inhalt: Alpha überblick Wozu Alpha? Prinzip der Produkte Performance Cluster Support Zusammenfassung
MehrDistributed Memory Computer (DMC)
Distributed Memory Computer (DMC) verteilter Speicher: jeder Prozessor kann nur auf seinen lokalen Speicher zugreifen Kopplung mehrerer Prozessoren über E/A-Schnittstellen und Verbindungsnetzwerk, nicht
MehrRechneraufbau und Rechnerstrukturen
Rechneraufbau und Rechnerstrukturen von Walter Oberschelp RWTH Aachen und Gottfried Vossen Universität Münster 10. Auflage c 2006 R. Oldenbourg Verlag GmbH, München Inhaltsverzeichnis Auszug... x... aus
MehrAllgemeine Informatik Thema 1 Informatik; Konzepte (II)
Conf. Dr. I. Intorsureanu Wirtschaftsakademie Bukarest Allgemeine Informatik Thema 1 Informatik; Konzepte (II) Inhalt: 1.1 Was ist Informatik? 1.2 Information und Daten 1.3 Computersysteme Hardware und
MehrHauptspeicher- Datenbanksysteme. Hardware-Entwicklungen Column- versus Row-Store...
Hauptspeicher- Datenbanksysteme Hardware-Entwicklungen Column- versus Row-Store... Hauptspeicher-Datenbanksysteme Disk is Tape, Tape is dead Jim Gray Die Zeit ist reif für ein Re-engineering der Datenbanksysteme
MehrZum Aufwärmen nocheinmal grundlegende Tatsachen zum Rechnen mit reelen Zahlen auf dem Computer. Das Rechnen mit Gleitkommazahlen wird durch den IEEE
Zum Aufwärmen nocheinmal grundlegende Tatsachen zum Rechnen mit reelen Zahlen auf dem Computer. Das Rechnen mit Gleitkommazahlen wird durch den IEEE 754 Standard festgelegt. Es stehen sogenannte einfach
Mehrz/architektur von IBM
von IBM Grundzüge einer modernen Architektur Von Matthias Fäth Gliederung Geschichtlicher Überblick Neuestes Flaggschiff Namensgebung Überblick Warum 64-Bit große Register Kompatibilität zu älteren Systemen
MehrRechnernetze und Organisation
RISC 1 Übersicht Motivation RISC-Merkmale RISC-Instruktionsformat Pipelining Sparc, MIPS, Arm, PowerPC 2 Motivation Warum RISC Compiler nutzen komplexe CISC-Instruktionen kaum Nur 80% der Instruktionen
Mehr. Die obige Beschreibung der Laufzeit für ein bestimmtes k können wir also erweitern und erhalten die folgende Gleichung für den mittleren Fall:
Laufzeit von Quicksort im Mittel. Wir wollen die erwartete Effizienz von Quicksort ermitteln. Wir nehmen an, die Wahrscheinlichkeit, dass das gewählte Pivot-Element a j das k-t kleinste Element der Folge
MehrKonzepte und Methoden der Systemsoftware. Aufgabe 1: Polling vs Interrupts. SoSe bis P
SoSe 2014 Konzepte und Methoden der Systemsoftware Universität Paderborn Fachgebiet Rechnernetze Präsenzübung 3(Musterlösung) 2014-05-05 bis 2014-05-09 Aufgabe 1: Polling vs Interrupts (a) Erläutern Sie
Mehr