3 Technikarchitekturen

Transkript

1 3 Technikarchitekturen 3.1 Rechnerarchitektur Definition Taxonomien Komponenten Rechnergrößentypologie 3.2 Kommunikationssystemarchitektur ISO-Referenzmodell TCP/IP Grundlagen der Telekommunikation 3.3 Betriebssysteme Informations- und Kommunikationssystemarchitekturen 3-10

2 3.1 Rechnerarchitektur -Begriffsumfang- Der Begriff Rechnerarchitektur umfasst die Analyse, die Bewertung, den Entwurf und die Synthese von Rechnern und Rechnerkomponenten. Dazu müssen strukturelle, organisatorische und implementierungstechnische Aspekte berücksichtigt und auf der globalen Systemebene, der Maschinenbefehlssatzebene und der Mikroarchitekturebene untersucht werden. Zwischen den beteiligten Ebenen und den verschiedenen Teilaspekten der Rechnerarchitektur sind gegenseitige Rückkopplungen möglich und zu untersuchen. Informations- und Kommunikationssystemarchitekturen 3-20

3 Begriffsmodell zur Rechnerarchitektur Topologie Betriebssysteme Hardware Entwurf Compileraufbau u. Softwaretechnik Globale Systemebene Struktur Organisation Implementierungstechnik Maschinenbefehlssatz Mikroarchitektur Rechnerarchitektur Software Entwurf Software Ergonomie Algorithmen Entwurf spez. Anwendungsge biete Märtin / Rechnerarchitektur / S.3 veränderte Darstellung Informations- und Kommunikationssystemarchitekturen 3-30

4 Rechnerarchitektur: Definition Unter dem Begriff Rechnerarchitektur versteht man die interne Struktur des Rechners, d.h. seinen Aufbau aus verschiedenen Komponenten, und die Organisation der Arbeitsabläufe im Rechner Stahlknecht / Hasenkamp 02 S. 22 Informations- und Kommunikationssystemarchitekturen 3-40

5 Taxonomien für Rechnerarchitekturen Rechnerarchitekturen von-neuman-architektur Parallele Architekturen - Sequenzielle Befehlsabarbeitung Vektorrechner Multiprozessor- Systeme Asymmetrische Systeme Symmetrische Systeme Stahlknecht / Hasenkamp 02 S. 36 Informations- und Kommunikationssystemarchitekturen 3-50

6 Wiederholung: Programme Erstellung in höherer Programmiersprache Übersetzer Maschinensprache! Ausführung Informations- und Kommunikationssystemarchitekturen 3-60

7 Rechnerarchitekturen nach Flynn Basis: Befehls- und Datenströme SISD: SIMD: MISD: MIMD: Single Instruction - Single Data Single Instruction - Multiple Data Multiple Instruction - Single Data Multiple Instruction - Multiple Data Informations- und Kommunikationssystemarchitekturen 3-70

8 SISD Befehlsstrom Steuerwerk Befehlsstrom Rechenwerk Datenstrom Speichermodul Hauptspeicher Informations- und Kommunikationssystemarchitekturen 3-80

9 Von Neumann-Architektur Rechner Zentraleinheit Hauptspeicher Zentralprozessor Datenwege - Bus-Prinzip - Kanal-Prinzip Arbeitsspeicher Festwertspeicher Steuerwerk Rechenwerk Stahlknecht / Hasenkamp 02 S.23 Informations- und Kommunikationssystemarchitekturen 3-90

10 SIMD Informations- und Kommunikationssystemarchitekturen 3-100

11 MISD Informations- und Kommunikationssystemarchitekturen 3-110

12 MIMD Informations- und Kommunikationssystemarchitekturen 3-120

13 3.1.2 Komponenten einer Rechnerarchitektur CPU Befehlszähler Befehlsregister STEUERWERK Funktionsentschlüsselung Ausführungssteuerung Steuerleitungen / Rückmeldungen Zentraleinheit Multiplikandenregister Akkumulator RECHENWERK Verknüpfungswerk Multiplikator- / Quotientenregister System-Bus (Befehle und Daten) Datenregister SPEICHERWERK Befehlsregister w-bit (Befehls- / Datenwortlänge) Speicher E-/A-WERK Ein-/Ausgaberegister Informations- und Kommunikationssystemarchitekturen 3-130

14 Steuerwerk Multiplikandenregister Zentraleinheit CPU STEUERWERK Befehlszähler Funktionsentschlüsselung Steuerleitungen / Rückmeldungen Befehlsregister Akkumulator RECHENWERK Ausführungssteuerung Verknüpfungswerk Multiplikator- / Quotientenregister System-Bus (Befehle und Daten) Datenregister SPEICHERWERK Befehlsregister w-bit (Befehls- / Datenwortlänge) Speicher E-/A-WERK Ein-/Ausgaberegister Informations- und Kommunikationssystemarchitekturen 3-140

15 Rechenwerk Zentraleinheit CPU STEUERWERK Befehlszähler Funktionsentschlüsselung Befehlsregister Ausführungssteuerung RECHENWERK Steuerleitungen / Rückmeldungen Multiplikandenregister Akkumulator Verknüpfungswerk Multiplikator- / Quotientenregister System-Bus (Befehle und Daten) SPEICHERWERK Datenregister Befehlsregister w-bit (Befehls- / Datenwortlänge) Speicher E-/A-WERK Ein-/Ausgaberegister Informations- und Kommunikationssystemarchitekturen 3-150

16 Speicherwerk Multiplikandenregister Zentraleinheit CPU Befehlszähler Befehlsregister STEUERWERK Funktionsentschlüsselung Ausführungssteuerung Steuerleitungen / Rückmeldungen Akkumulator RECHENWERK Verknüpfungswerk Multiplikator- / Quotientenregister SPEICHERWERK System-Bus (Befehle und Daten) Datenregister Befehlsregister w-bit (Befehls- / Datenwortlänge) Speicher E-/A-WERK Ein-/Ausgaberegister Informations- und Kommunikationssystemarchitekturen 3-160

17 3.1.3 Rechnergrößentypologie Personal Computer Mittlere Systeme Großrechner Supercomputer Personal Digital Assistant Informations- und Kommunikationssystemarchitekturen 3-170

18 Von CISC zu RISC (und zurück?) CISC Complex Instruction Set Computer RISC Reduced Instruction Set Computer komplexer Maschinenbefehlssatz, um kleiner Maschinenbefehlssatz (30-100) Programme zu verkürzen einheitliches Maschinenbefehlsformat wenige Register viele Register (heute von ) diverse Speicherzugriffe möglich (z.b. Organisation der Maschinenbefehle Move zum Verschieben ganzer Speicherblöcke) als Register-Register-Maschine (Load / Store Architecture) direkte Speicheradressierung in fast allen Befehlen Ausführung möglichst jedes Maschinenbefehls in einem Maschinenzyklus Befehlspipeline oft aufwendige Mikroprogramme kein Mikrocode => Kompatibilität => Schnelligkeit Vertreter: IBM 360 / 370, 304x, 308x, 309x IBM System/6000 IBM ES9000 IBM-POWER-Prozessor Intel Prozessoren bis Pentium Pro SUN-Sparc Zilahi-Szabo / Wirtschaftsinformatik / S.1501 ff. Informations- und Kommunikationssystemarchitekturen 3-180

19 RISC Pipeline Zerlegung der Aufgabe in Teilschritte Pipelining zur Befehlsausführungsoptimierung Befehlsfluss S1 S2 S3 S4 S5 S1 S2 S3 S4 S5 S1 S2 S3 S4 S5 S1 S2 S3 S4 S5 S1 S2 S3 S4 S5 Befehl 1 Befehl 2 Befehl 3 Befehl 4 Befehl 5 aktueller Inhalt der Pipeline Gumm, Sommer S. 446 Informations- und Kommunikationssystemarchitekturen 3-190

20 Personal Computer für den persönlichen Gebrauch ursprünglich weniger leistungsstark als Workstations Chip Jahr der Markteinführung Preis bei Markteinführung Preis nach einiger Zeit MIPS bei Markteinführung MIPS nach einiger Zeit Zahl der Transistoren $ / 0,33 0, $ 8$ 1,20 2, $ 91$ 5,00 11, $ 317$ 20,00 54, Pentium $? 112,00? PentiumPro P III Athlon P Informations- und Athlon Kommunikationssystemarchitekturen XP

21 AMD: Athlon Funktionseinheiten: - 3 Integer -3 Adresse - 3 Gleitkomma L1-Cache: 128 KByte L2-Cache: 512 KByte 37 Mio Transistoren Stiller 99 Informations- und Kommunikationssystemarchitekturen 3-210

22 Athlon-Architektur Stiller 99 Informations- und Kommunikationssystemarchitekturen 3-220

23 Pentium 4 zur Zeit max. 3.2 GHz 8 KByte L1-Cache, 512 KByte L2-Cache, 42 Mio. Transistoren Hyper-Threading kaum schneller als Pentium 4 mit 3 GHz, Architektur scheint ausgereizt (CW 27/2003) Nachfolger 2. Hälfte 2003 mit größerem Cache Informations- und Kommunikationssystemarchitekturen 3-230

24 Intel Xeon Server Prozessor 8 KByte L1-Cache, 512 KByte L2-Cache, max. 2 MB L3-Cache max 2,8 GHz Informations- und Kommunikationssystemarchitekturen 3-240

25 Intel: Celeron vs. Pentium 4 Celeron: Pentium 4: L1-Cache: 8 KByte L2-Cache: 128 KByte Bustakt: 100 MHz Vorteile bei Rechenaufgaben, die wenig Cache in Anspruch nehmen Preis 07/2007: Celeron 2400: ca. 100 L1-Cache: 8 KByte L2-Cache: 512 KByte Bustakt: 200 MHz Vorteile bei Gleitkommaberechnungen; Multimedia Preis 07/2003: P MHz: ca. 470 Informations- und Kommunikationssystemarchitekturen 3-250

26 Mittlere Systeme begrenzte Zahl von Anwendungssystemen, Filial- bzw. Abteilungsrechner, zentraler Rechner in kleinen und mittleren Unternehmen an der Schwelle zu 64 Bit Architekturen durch entsprechendes Softwareangebot (Betriebssystem, Datenbanken) Benchmark: z. B. spez. Datenbank-Tests: TPC-C Informations- und Kommunikationssystemarchitekturen 3-260

27 64-Bit-Prozessoren Vorteile 64 Bit Adressraum und 64 Bit Register für 64 Bit Code größerer Adressraum, z.b. 10fache Beschleunigung von Datenbanken (CZ 21/2003) Cluster-, Workload-, Partitionskonzepte fast lineare Skalierbarkeit Vergleich: kein F1-Wagen, sondern Lastwagen Hersteller AMD: Opteron 32/64 Intel: Itanium Sun: Sparc IBM: Power Informations- und Kommunikationssystemarchitekturen 3-270

28 abwärtskompatibel zu bestehenden 32 Bit Anwendungen gutes Preisleistungsverhältnis breite Herstellerunterstützung angekündigt Speicherausbau bis zu 32 GB pro Prozessor Software: Suse Linux; später Win 2003 Server AMD: Opteron Informations- und Kommunikationssystemarchitekturen 3-280

29 AMD: Opteron Architektur Informations- und Kommunikationssystemarchitekturen 3-290

30 Intel: Itanium 2 mittlerweile 3. Generation (Madison) 400 Mio. Transistoren max. 1,5 GHz max. 6 MByte L3-Cache; 256 KB L2- Cache, 32 KB L1-Cache Software: u.a. Windows 2003 Server Produkte: z.b. HP Integrity Informations- und Kommunikationssystemarchitekturen 3-300

31 - SUN (SPARC) Scalable Processor Architecture ; zunächst 69 Befehle, seit 1989 offener Architekturstandard auf RISC-Basis neueste Ausführung: Sun UltraSPARC IIIi max. 1 GHz 64KB (data) 32 KB (instruction) L1-Cache, 1 MB L2-Cache max. 16 GB pro Prozessor adressierbarer Speicher Hersteller: z.b. Sun, Fujitsu-Siemens Informations- und Kommunikationssystemarchitekturen 3-310

32 -IBM (POWER) Performance Optimizied With Enhanced RISC, ca. 200 Befehle, seit 1990 Rechnerfamilie: RS/6000 (POWER 3); Power-PC-970 in Apple-Rechnern (max. 2 GHz) Hersteller: z.b. IBM i-series (früher AS/400) Informations- und Kommunikationssystemarchitekturen 3-320

33 Die POWER-Architektur hardware/whitepapers/power/ppc_arch.html ( ) Informations- und Kommunikationssystemarchitekturen 3-330

34 Power 5 geplant für 1. Halbjahr mal schneller (SPECint; SPECfp) 1,9 MByte L2-Cache; 36 MByte L3-Cache Prozessor-Bus: InfiniBand Informations- und Kommunikationssystemarchitekturen 3-340

35 Großrechner große, teure Mehrbenutzersysteme, Interne Sicht der Großrechnerprozessoren: fest gekoppelte Systeme - gemeinsamer Arbeitsspeicher - meist symmetrisch lose gekoppelte Systeme - jede CPU eigener Hauptspeicher proprietäre Systeme, oft nicht kompatibel sehr hohe Verfügbarkeit Informations- und Kommunikationssystemarchitekturen 3-350

36 IBM Z-Serie Topmodell: Z 990 Auslieferung: Oktober 2003 max. 30 Logical Partitions/ CPU 9000 Mips max. 256 GB RAM Informations- und Kommunikationssystemarchitekturen 3-360

37 Supercomputer nach Lincoln: Rechner mit mindestens 20 MFLOPS skalarer und 100 MFLOPS Vektorverarbeitung (untaugliche Definition, da mit technischem Fortschritt überholt) LINPACK-Benchmark Top500: 1. NEC (Earth Simulator, Yokohama, Japan)..24. IBM (Max Planck, Garching, Deutschland) Informations- und Kommunikationssystemarchitekturen 3-370

38 Personal Digital Assistant (PDA) kleine Computer, die in der Hand gehalten werden können Tastatur, Bildschirm, Andockschnittstelle Aufgaben: Datenspeicherung, Kalenderfunktion, Kartei, Planer, , usw. Betriebssysteme: Palm OS; Windows Mobile 2003 Pen-Computer: Handschriftliche Eingabe Palm V (3Com) Newton (Apple) Informations- und Kommunikationssystemarchitekturen 3-380

39 Literatur Gumm, H.-P.; Sommer, M Gumm, Heinz-Peter; Sommer, Manfred; Einführung in die Informatik, 5. Aufl., München, Wien 2002 Heinrich / Roithmayr 1998 Heinrich, Lutz; Roithmayr, Friedrich; Wirtschaftsinformatik-Lexikon, 6. Aufl., München, Wien 1998 Herrmann 2002 Märtin 94 Herrmann, Paul: Rechnerarchitektur, Braunschweig, Wiesbaden, 2002 Märtin, Christian; Rechnerarchitektur: Struktur; Organisation, Implementierungstechnik, München, Wien 1994 Stahlknecht / Hasenkamp 02 Stahlknecht, Peter; Hasenkamp, Ulrich; Einführung in die Wirtschaftsinformatik, 10. Aufl., Berlin, Heidelberg, New York 2002 S Stiller 99 Stiller, Andreas; Architektur-Wettbewerb, in C t 16/99 S Informations- und Kommunikationssystemarchitekturen 3-390