Where Analog Meets Digital Roland Küng, 2011 1
Applikationsbeispiel No Limits? 2
3
Wandler und ihre linearen Fehler Bisherige Charakterisierung 4
Nichtlineare Wandlerfehler Bisherige Charakterisierung Offset & Gain abgleichen: real Best fit ideal Offset + Gain corrected INL Min/Max Fit oder Best Fit 5
Signal Qualität: Neue Parameter THD: Total Harmonic Distortion: Verhältnis Effektivwertsumme aller Harmonischen zum RMS- Wert des Nutzsignals SNR: Signal to Noise Ratio: Verhältnis RMS-Wert des Nutzsignals zur Effektivwertsumme aller übrigen spektralen Anteile im Frequenzbereich bis fs/2 ohne die Harmonischen. SINAD: Signal to Noise and Distortion Ratio: Verhältnis RMS-Wert des Nutzsignals zur Effektivwertsumme aller übrigen spektralen Anteile im Frequenzbereich bis fs/2 incl. Harm.. ENOB: Effective Number of Bits: Berechnete Grösse mit Formel: (SINAD - 1.76 db) / 6.02 SFDR: Spurious Free Dynamic Range: Verhältnis des RMS-Wert des Nutzsignals zum Spitzenwert der Nebenwellen, inklusive Harm. (Spurious) in einer definierten Bandbreite (falls ohne Angabe: DC bis fs/2). Angabe in dbc oder dbfs (db Fullscale). Quantization Noise: RMS-Wert des Rauschens infolge Quantisierung nach Formel: 6.02 N +1.76 db unter db Fullscale. FFT Noise Floor: Rausch-Level in der M-Punkt FFT, liegt 10 log[m/2] db unter dem RMS-Quantisierungsrauschen, bzw. bei DAC: 10 log[resolution Bandwidth] 6
Moderne Charakterisierung: Noise Floor ADC DAC SNR Noise Density [dbc/hz]: Messwert - 10 log (BW) Noise für SNR: Noise Density + 10 log(f s /2) Noise Density [dbc/hz]: FFT Floor 10 log (f s /M) 7
Moderne Charakterisierung: Spurious ADC DAC SFDR Measure with Narrow Resolution Bandwidth 8
Digital-Analog Wandler DAC Engste Toleranz: 100 N 2 % Ladder halbiert Spannungen Prinzip Op-Amp Summierer - grosse Spreizung 2 N bei R s - flexible Wandlungskurve Prinzip R-2R Ladder RF vout = RF Ioutput = (8S3 + 4S2 + 2S1+1S0) 16R 9
Digital-Analog Wandler DAC Schnelle DAC haben Stromausgänge! Max. I out = 20 ma V out Range: -1 V 1 V DAC 12 Bit, 125 MSps, SFDR 70 db 10
Ausgangsspektrum DAC - Filterung empfehlenswert - Möglichkeit Images herauszufiltern (unter SNR Verlust) 11
Rekonstruktionsfilter (AIF) Filter Spezifikation Für schnelle DAC: Nur LC-Filtertechnologie tauglich 12
Analog-Digital Wandler ADC 13
A/D-Wandler Wechselsignale Bei max. Fehlerspannung V V V = 1 LSB = 2 V peak N 2 1 2 ist max. erlaubte Frequenz f max V = t 1 2πV peak t 14
Aperture Time, Sample & Hold (SH) Aperture Time + Aperture Time Uncertainty: Zeit von Hold Signal bis Wert fixiert ist Sample & Hold Schaltung vor dem ADC Je nach Wandlertyp beide Zeiten kritisch Einzig kritisch: Aperture Uncertainty Time, d.h. Unsicherheit im S&H Schaltvorgang 15
Aperture Uncertainty Max. Fehler ½ LSB Bsp: 10 khz sinus 12 Bit ADC aperture uncertainty time < 2 ns Gilt für Wandler ohne S&H S&H Aperture Uncertainty Time t j 1 4 π f 2 N Hohe Auflösung erfordert präzisen Taktoszillator! 16
Flash Wandler 1 Comparator pro Codewort! Full Flash: extrem schnell 4 W 920 $ Schnellstes Design! 3.2 GSps / 12 Bit (TI s ADC12D1600) n bit Flash Gain 2 n 2.5 W 160 $ Half Flash: sehr schnell n bit DAC 2n bit ADC 400 MSps 14 Bit (TI ADS5474) n bit Flash 17
Successive Approximation Register (SAR) MSB = 0 MSB = 1 d.h. restlicher Bereich halbieren und testen Vorteile: genau, einfach, Strom sparend, schnell 10 MSps 16 Bit (ADI AD7626) 13 mw 2.30 $ 18
Oversampling Gewinn 6 db pro Verdoppelung der Abtastrate Sigma-Delta Verfahren bringen noch mehr durch Noise shaping 19
Sigma-Delta Wandler Single Bit Type Av Digital PWM N = const 2f Kf o s 3 2 π 12 Oversampling K d.h. theor. 9 db SNR Gewinn pro Verdoppelung von K Eigenschaften: einfache Benutzung, extrem genau, mittel schnell komplexe Mathematik v.a für Audio Codec sigma-delta oder delta-sigma? (vgl. root mean square Reihenfolge) Fastest: TI ADS1675 4 MSps, 24 Bit, Specs: ENOB 19 Bit! 20
Audio Codec Performance ADAU1361 Multi Bit Sigma Delta mit Oversampling Faktor K = 128 SNR ist < 6.02*24 +1.76! Best Audio: Cirrus Logic CS5381 Mensch: Gehördynamik 120 db Multi Bit Sigma Delta mit Oversampling Faktor für 192 khz: K = 128 ENOB = 19.2 Bit 21
ADC Anti Alias Filter (AAF) K = Oversampling Faktor 22
Differentielle Eingänge single-ended differential Transformator bei AC-Signalen Aktive Lösung Diff. Amp. Takteingang Jitter Lesen sie die Packungsbeilage oder fragen sie den Appl. Engr. 23
Ursache des Oszillator Jitter Phasenbedingung (Barkhausen) des Oszillator durch Rauschen gestört Jitter Time Jitter j(t) = ϕ(t) 2π f C Bsp: Phase Jitter 0.1 0, 100 MHz ϕ(t) = 2 π 0.1 360 j(t) = 1 3600 f c = 2.8 ps 24
Oszillator Jitter Signal rms Jitter t j Jitter im Abtasttakt Noise in Amplitude des abgetasteten Signals Fehlerspannung v ist proportional Slew Rate Signal * Jitter Für Sinussignal gilt: v = 2 π f rms t j 25
Clock Jitter Abtasttakt Wirkung ähnlich wie Aperture Jitter rms Time Jitter t j = 2 10 2π f o A 10 A = PhaseNoiseDensity [dbc /Hz] + 10 log(b) [Hz] B = Bandbreite des Phasenrauschens (max. 2fo) f 0 = Sampling Oszillator Frequenz ENOB = Effektive Number of Bits 26
Berechnung Clock Jitter Berechnung: A A1 A2 A3 A4 10 10 10 10 = 10 log 10 + 10 + 10 + 10 Beispiel: PLL-Oszillator 2.25 GHz Clock Für Glasfaser DÜ 27
Berechnung Clock Jitter Bsp. Quarz-Oszillator 100 MHz 165 + 10 log(200 10 2 10 2π 100 MHz MHz) = 0.18 ps Quarzoszillatoren: Meist ist Breitbandteil dominant 28
Ultra Low Jitter Clock 29
Noise Floor kein einfaches Thema! SNR: Dithering: hilft nur gegen Spurious 30