Einsatz der Programmiersprache Handel-C. zur effektiven Entwicklung von. synthetisierbaren Systemen und Algorithmen. von Thomas Stöcklein SS 2000

Transkript

1 FACHHOCHSCHULE Einsatz der Programmiersprache Handel-C zur effektiven Entwicklung von synthetisierbaren Systemen und Algorithmen von Thomas Stöcklein im SS 2000

2 Handel-C Hardware - Software Bridging the Gap. [18]

3 Inhaltsverzeichnis 1 Einleitung Aufbau der Arbeit Abkürzungen und Anmerkungen zur besonderen Schreibweise.3 2 Stand der Technik Einführung in Handel-C Vorbemerkungen Syntax Datentypen, Anweisungen und Operatoren Datentypen, Objekte und deren Deklaration Anweisungen Operatoren Funktionen, Makros Vergleich von Handel-C mit VHDL Simulation, Debugging und Optimierung Synthese Synthese für Xilinx (Virtex 1000 auf RC 1000-PP) Synthese für Altera (Flex 10k auf PROmetheus) Designflow Funktionsweise Neuerungen in der Version Datentypen, Anweisungen und Operatoren Simulator Synthese Kommunikation zum Rapid Prototyping Board RC1000-PP Technische Daten FPGA-, Frequenzgeneratorkonfigurationen und Diagnose...53

4 ii 4.3 Messung der Kommunikationsgeschwindigkeit zwischen Board und Host DMA Down- und Upload zu den RAM-Bänken Bit Datenbus Vergleich der Kommunikationsgeschwindigkeit mit PROmetheus und SimConnect Anwendungsbeispiele Rekursives Makro valid-acknowledge Queue Serialisierung Iterative Funktion Portierung von C/C Vergleich mit Behavioural-Compiler Beschreibung von Zustandsautomaten Beschreibung einer Testbench Stimuli Compare RISC-Prozessor VGA-Interface für TFT-Display Erzeugung der Steuersignale Demobeispiele Anwendungsprogramm: Display Die Farbinterpolation Funktionsweisen der Farbinterpolation Vergleich von Farbinterpolationsalgorithmen Aufbau und Berechnung der Farbmaske Gesamtaufbau der Skalierung und Display-Version Aufbau der Hardware Mask_Generator X_Mask

5 Inhaltsverzeichnis iii Y_Mask HScale VScale Read_RAM (Skalierung) Write_RAM (Skalierung) Read_RAM (Display-Version) Write_RAM (Display-Version) TFT-Ansteuerung (Display-Version) Controller (Skalierung) Controller (Display-Version) Hauptprogramm Die Simulation Host (Skalierung) Host (Display-Version) Die Synthese Aufbau der Software Bibliothek BMPio Software für die Skalierung Bibliothek Picture Bibliothek RC1000PP Software für Display-Version Timinganalyse des Gesamtdesigns Hardware vs. Software Skalierung von großen Bildern Skalierung von kleinen Bildern Einfluss der Skalierungsreihenfolge Anmerkungen zu weiteren Optimierungen der Hardware Zusammenfassung Literatur

6 iv Anhang A: TFT-Display Anhang B: Display-Zwischenplatine Anhang C: Internetseiten und Links Anhang D: Vortrag Anhang E: Manuals Anhang F: Verzeichnisstruktur der CD

7 1 1 Einleitung Digitale Systeme werden immer größer und komplexer. Time-to-market und Entwicklungskosten sollen aufgrund der Konkurrenz zudem stärker reduziert werden. Um diese Anforderungen erfüllen zu können, muss die Beschreibung auf einer höheren Abstraktionsebene erfolgen, als es mit VHDL 1) oder Verilog möglich ist. Viele Universitäten 2) und Firmen 3) beschäftigen sich schon seit einigen Jahren 4) mit der Entwicklung einer abstrakten Beschreibungssprache für den Entwurf digitaler Systeme. Eine dieser Sprachen ist Handel-C, welche im Rahmen dieser Diplomarbeit auf ihren Einsatz zur effektiven Entwicklung von synthetisierbaren Systemen und Algorithmen untersucht wurde. In dieser Arbeit soll an einer Vielzahl von Beispielen (u.a. Queue, FIR-/IIR 5) -Filter, RISC 6) -Prozessor) die hohe Umsetzungsgeschwindigkeit ausgehend von der Funktion in eine synthetisierbare Beschreibung und weiter bis zum Konfigurationsfile für einen FPGA aufgezeigt werden. Durch Beispielimplementationen am Rapid Prototyping Board RC 1000-PP soll dessen produktiver Einsatz zusammen mit Handel-C und einem Host-PC nachgewiesen werden. Das Ziel dieser Diplomarbeit ist, ausgehend von der Verhaltensbeschreibung in der Diplomarbeit von Hr. Nicklas[1], die Realisierung einer Farbinterpolation zur Skalierung von BMP 7) -Bildern. Die Farbinterpolation wurde einmal bei der Skalierung von Einzelbildern als Hardware (RC 1000-PP mit FPGA) -Software (PC mit C/C++ Programm) -Codesign und für Bildfolgen zusammen mit einem VGA 8) -Interface zur Anzeige der Animation auf einem TFT 9) -Display eingesetzt. 1) Very High speed integrated circuits hardware Description Language 2) Oxford: Handel-C, Stanford: SpC, HardwareC, PAM-Blox, Braunschweig: Cosyma, Tübingen: PMOSS, [26] - S Toronto: Transmogrifier, 3) Synopsys: VHDL Behavioural Compiler, Mentor: Monet, 4) Stanford begann vor mehr als 10 Jahren 5) FIR = Finite Impulse Response; IIR = Infinite Impulse Response 6) Reduced Instruction Set Computer 7) BitMaP; Grafikformat für Bilddateien 8) Video Graphics Adapter 9) Thin Film Transistor

8 2 1 Einleitung 1.1 Aufbau der Arbeit Das Kapitel 2 stellt den augenblicklichen Stand der Technik der Programmier- und Beschreibungssprachen zur Entwicklung digitaler Systeme auf System-Ebene dar und geht auf dessen Unterschiede ein. In Kapitel 3 wird eine Einführung in die Programmiersprache Handel-C gegeben. Beginnend bei Syntax der Befehle und Anweisungen über Simulation, Debugging, Optimierung und Synthese bis zum fertigen Programmierfile für einen FPGA. Das verwendete Rapid Prototyping Board RC 1000-PP wird in Kapitel 4 behandelt. Neben technischen Daten und Konfigurationsmöglichkeiten des Boards wird die Kommunikationsgeschwindigkeit zum Host-PC gemessen und der Einsatz bei hardwarebeschleunigten Simulationen untersucht. Beispielprogramme zur Demonstration des vielseitigen Einsatzes und der effektiven Beschreibungsmöglichkeiten der Sprache werden in Kapitel 5 aufgeführt. Die Beispiele reichen von der Erstellung rekursiver Makros bis zu einem RISC-Prozessor und einem VGA-Interface. An einem Beispiel wird die Portierung eines konventionellen C/C++ Programms zu einem Handel-C Programm durchgeführt. Die Funktionsweise des Interpolationsalgorithmus und die Realisierung in Handel- C ist in Kapitel 6 beschrieben. Neben den Handel-C -Modulen wird auch auf die Software des PCs eingegangen, welche die Bilddaten aufbereitet und den Ablauf der Skalierung steuert. Eine Zusammenfassung der erreichten Ergebnisse erfolgt in Kapitel 7. Alle erstellten Programme (Quellcode und ggf. startbare Datei) befinden sich auf einer CD. Außerdem enthält sie die Manuals von Handel-C und dem Prototyping Board RC 1000-PP sowie weitere Dokumente die im Literaturverzeichnis aufgeführt sind. Die CD kann bei Prof. Dr.-Ing. J. Bäsig eingesehen werden.

9 189 7 Zusammenfassung Ziel dieser Diplomarbeit war es, die Programmiersprache Handel-C bezüglich ihres Einsatzes zur effektiven Entwicklung von synthetisierbaren Systemen und Algorithmen zu untersuchen. In der ersten Hälfte der Arbeit wurde die Syntax der Programmiersprache Handel- C, Simulation, Debugging und Optimierung des Programmcodes sowie dessen Synthese für Altera und Xilinx FPGAs beschrieben. Anschließend wurden die Eigenschaften und Möglichkeiten zur Konfiguration des Rapid Prototyping Boards RC 1000-PP aufgezeigt. Nach der Messung der Kommunikationsgeschwindigkeit zwischen Board und Host wurden Voruntersuchungen zum Einsatz bei einer hardwarebeschleunigten Simulation durchgeführt. In der zweiten Hälfte wurde die Effektivität an folgenden Beispielen bewiesen: q Rekursive Makros als dynamische Funktionen, die in Abhängigkeit eines Parameters unterschiedlich viel Hardware erzeugen; q Beschreibung einer Pipeline; q Beschreibung einer Valid-Acknowledge-Queue; q Serialisierung zur Reduzierung der Designgröße; q Realisierung der Rechenoperation SQRT durch eine iterative Schleife; q Portierung eines konventionellen C/C++ Programms zu einer optimierten und synthetisierbaren Handel-C Lösung am Beispiel des FIR-Filters q Vergleich der Beschreibungsform von Behavioural VHDL und Handel-C am Beispiel des IIR-Filters q Vergleich von Handel-C und VHDL im Bezug auf Implementierungszeit und synthetisiertem Ergebnis am Beispiel des Semesterprojekts SKCS ; In diesem Beispiel zeigt der Vergleich einer Statemachine -Handel-C- und einer Behavioural -Handel-C-Lösung, dass die Stärke von Handel-C in der abstrakten Beschreibungsform liegt; Die folgenden Beispiele wurden nicht nur simuliert, sondern auch in einem FPGA implementiert: q Implementierung eines kleinen RISC-Prozessors; q Implementierung eines VGA-Interfaces zur Adaptierung eines TFT- Displays 1) ; q Implementierung einer Farbinterpolation zur Skalierung von Bildern in zwei Varianten: 1) Breite 640 Bildpunkte, Höhe 480 Bildpunkte, Farbtiefe 18 Bit = 6 Bit für rot, grün und blau

10 190 7 Zusammenfassung Skalierung von Einzelbildern als Hardware-/Software-Codesign: FPGA für hardwareunterstützte Skalierung; PC für Benutzerinterface und Steuerung des FPGAs Skalierung von Bildfolgen als Display-Demo: PC für Quellbilddaten und Steuerung der Skalierung; FPGA für Skalierung und Ansteuerung des TFT- Displays zur Anzeige der Animation. Für eine einfachere Konfiguration des Display-Demos wurde eine Klassenbibliothek mit den notwendigen Funktionen erstellt. Eigenschaften der Farbinterpolation sind: q Vergrößerungen und Verkleinerungen bis zu 250:1 bzw. 1:250 q Ein- und Ausgabedatei im BMP-Format q 24 Bit Farbtiefe (Display zeigt nur 18 Bit davon an) q Maximale Bildgröße bei der Einzelbildvariante: Breite und Höhe max Bildpunkte, Gesamtbild (Breite x Höhe) max. 4 Millionen Bildpunkte Maximale Bildgröße beim Display-Demo: Breite und Höhe max Bildpunkte, Gesamtbild (Breite x Höhe) max Bildpunkte Bild 40: Laboraufbau

11 191 Die wichtigsten Eigenschaften von Handel-C sind: q Alle Handel-C Programme sind synthetisierbar. q Sehr kurze Implementierungszeiten aufgrund der zyklusbasierten, abstrakten Programmiersprache und Schnittstelle zu den Place&Route-Tools. q Einfache Realisierung einer Pipelinestruktur durch Channels. q Das Design kann mit Hilfe des Logic-Estimators optimiert werden. q Sehr umfangreiche Debuggingmöglichkeiten bei der Simulation (Version 3.0). q Einfache Portierung von konventionellen C Programmen, da Befehlsumfang und Syntax von Handel-C und konventionellem C nahezu identisch sind (Version 3.0). => einfache Partionierung bei Hardware/Software-Codesign q Design durch Aufteilung in Module mit mehreren unabhängigen Clocksignalen möglich (Version 3.0). Jedes Modul ist absolut synchron. q In Simulation und Synthese können bereits bestehende VHDL-Modelle eingebunden werden (Version 3.0). => IP-Reuse q Die Synthese beschränkt sich (in Version 2.1) auf FPGAs. Mit Version 3.0 sind auch ASICs möglich. q Hardware-Compilierte Handel-C Programme können als VHDL-Programm in den VHDL-Designflow eingebunden werden (Version 3.0). => IP-Reuse und zur Entwicklung von ASICs. Die wichtigsten Eigenschaften des RC 1000-PP -Boards: q Handel-C Bibliothek ermöglicht einfachen Zugriff auf die Funktionen des Boards (RAM-Bank Zugriffe, Kommunikationen zum Host-PC). q Das handelsübliche FPGA beschränkt die Anwendung nicht auf Handel-C. Das Board kann auch mit VHDL entwickelten Designs verwendet werden. q Das FPGA ist ein Xilinx Virtex ) und lässt die Entwicklung sehr großer Designs zu. Außerdem stehen noch 8 MByte externer Speicher bereit. q Eine Konventionelle C-Bibliothek ermöglicht einfache Konfiguration des Boards (FPGA-Konfiguration, Programmierung der Frequenzgeneratoren) und Kommunikation zum FPGA von einem C-Programm aus. 1) über 1 Millionen Gatter, 16 kbyte BlockRAM, 48 kbyte SelectRAM

12 192 7 Zusammenfassung q Vielseitiger Anwendungsbereich des Boards: q DSP-Anwendungen q Rekonfigurierbarer Co-Prozessor für den PC q Hardwarebeschleunigte Simulationen und Datenverarbeitung q usw. q PMC-Slots auf dem Board ermöglichen durch Steckkarten eine flexible Erweiterung der Funktionalität z.b. im Multimediabereich. Ebenfalls Bestandteil dieser Diplomarbeit war ein 45 minütiger Vortrag mit dem Thema Handel-C, an effective method for designing FPGAs (and ASICs). Er wurde an folgenden Instituten und Firmen gehalten Fraunhofer Institut IIS-A, Erlangen Siemens Automation and Drives, Nürnberg Siemens Medizintechnik, Forchheim Infineon Technologies, München Profichip, Herzogenaurach Ericsson, Nürnberg