Implementierung eines Software Defined Radio auf einem FPGA

Größe: px

Ab Seite anzeigen:

Download "Implementierung eines Software Defined Radio auf einem FPGA"

Sofia Hauer
vor 8 Jahren
Abrufe

1 Technik Auguste Feukam-Chindji Implementierung eines Software Defined Radio auf einem FPGA Diplomarbeit

3 Fachhochschule Köln Cologne University of Applied Sciences 07 Fakultät für Informations-, Medien- und Elektrotechnik, Studiengang Elektrotechnik Institut für Nachrichtentechnik Diplomarbeit Thema: Implementierung eines Software Defined Radio auf einem FPGA Student : Auguste Feukam Chindji Abgabedatum : 15. Juli 2008

für Nachrichtentechnik Diplomarbeit Thema: Implementierung eines Software

4 I: Danksagung Die vorliegende Diplomarbeit entstand im Rahmen meiner Tätigkeit bei der Firma Trenz Electronic GmbH als Diplomand. Mein Dank gilt Herrn Dipl.-Ing. Thorsten Trenz, Geschäftsführer der Firma Trenz GmbH, für sein Vertrauen in meine Fähigkeiten und Herrn Dipl.-Ing. Kolja Sulimma, der dieses Thema für mich erarbeitet hat. Mein besonderer Dank gilt auch Herrn Prof. Dr.-Ing. Michael Silverberg für seine Unterstützung bei der Durchführung meiner Arbeit. Dazu gehört jede einzelne Diskussion, die wir im Laufe der Zeit geführt haben. Für seine Bereitschaft, das Hauptreferat zu übernehmen, danke ich ebenfalls. Herrn Prof. Dr.-Ing. Heinrich Dederichs danke ich für die Übernahme des Koreferats. Diplomarbeit: Feukam Chindji 2

Mein besonderer Dank gilt auch Herrn Prof. Dr.-Ing. Michael Silverberg für seine Unterstützung bei der Durchführung meiner Arbeit.

5 II: Inhaltsverzeichnis I: DANKSAGUNG... 2 II: INHALTSVERZEICHNIS... 3 III: KURZFASSUNG... 5 KAPITEL 1: EINLEITUNG VORSTELLUNG DER FIRMA MOTIVATION ZIELSETZUNG GLIEDERUNG DER ARBEIT... 8 KAPITEL 2: GRUNDLAGEN EINFÜHRUNGEN IN DIE PROGRAMMIERBARE LOGIK Bausteine für den Hardwareentwurf Architektur von FPGAs Xilinx FPGA Hardware Programmiersprachen EINGEBETTETE SYSTEME Prozessor System-On-Chip GRUNDLAGEN DER SDR Funktionsweise Ideal Hardwarearchitekturen für SDRs Überlagerungsempfänger nach dem Heterodynprinzip GRUNDLAGEN DER AM-DEMODULATION Demodulation durch Gleichrichtung Synchrone-Demodulation I/Q-Verarbeitung auf ZF-Ebene KAPITEL 3: ENTWICKLUNG UND ARBEITSUMGEBUNG ENTWICKLUNGSUMGEBUNG Xilinx webpack ISE VHDL-Quellcode Xilinx ChipScope Pro Analyzer MATLAB IP-CORE DDS-Core CORDIC-Core Diplomarbeit: Feukam Chindji 3

.. 19 2.2 EINGEBETTETE SYSTEME... 19 2.2.1 Prozessor... 20 2.2.2 System-On-Chip... 20 2.3 GRUNDLAGEN DER SDR... 21 2.3.1 Funktionsweise Ideal... 21 2.3.2 Hardwarearchitekturen für SDRs... 22 2.3.3 Überlagerungsempfänger nach dem Heterodynprinzip.

6 3.2.3 FFT-Core ARBEITSUMGEBUNG Virtex 4 FPGA Evaluation Board KAPITEL 4: ENTWURF UND IMPLEMENTIERUNG ENTWURF D/A-Wandler A/D-Wandler IMPLEMENTIERUNG Implementierung des D/A-Wandlers Implementierung der A/D-Wandler Implementierung des Datenpfades Implementierung der Mischer Implementierung des demodulierten Signals Test des Bandpassfilters mit dem Rechteck-Signal KAPITEL 5: FFT-ANALYSE FFT ANALYSE FÜR EIN AM-GENERATOR FFT-ANALYSE FÜR EIN RECHTECKSIGNAL KAPITEL 6: FAZIT IV: ABKÜRZUNGSVERZEICHNIS V: ABBILDUNGSVERZEICHNIS VI: LITERATURVERZEICHNIS VII: SCHALTPLÄNE Diplomarbeit: Feukam Chindji 4

.. 59 4.2.5 Implementierung des demodulierten Signals... 60 4.2.6 Test des Bandpassfilters mit dem Rechteck-Signal... 62 KAPITEL 5: FFT-ANALYSE... 65 5.1 FFT ANALYSE FÜR EIN AM-GENERATOR... 65 5.2 FFT-ANALYSE FÜR EIN RECHTECKSIGNAL.

7 III: Kurzfassung Ziel dieser Arbeit ist die Realisierung eines SDR(Software Defined Radio). Beim Software Defined Radio wird die Radiofrequenz mit einem Mixer auf eine niedrige Zwischenfrequenz umgesetzt. Diese Zwischenfrequenz wird mit Hilfe des Analog/Digital-Wandlers LTC von Linear mit 16 Bit bei 133 MS/s digitalisiert. Die Demodulation erfolgt durch Software, und zwar mit zwei digitalen Mischern, die nichts anderes als Multiplikatoren sind. Das digitalisierte Signal wird mit den durch DDS erzeugten Sinus/Cosinus-Paaren multipliziert und anschließend mit zwei Bandfiltern gefiltert. Am Ende wird das Signal mit dem 18 Bit- Digital/Analog- Wandler LM bei 48 MS/s wieder umgesetzt, um das Audiosignal an den Lautsprecher weiterzuleiten. Statt unterschiedlicher Demodulations-Hardware wird ein FPGA eingesetzt, um die Demodulation und weitere Zwischenfrequenz- und Niederfrequenz-Aufgaben wie AGC 3 oder Denoising in Software auszuführen. AM-Generator Funktionsgenrator Virtex 4 FPGA Board Oszilloskop Abbildung 1: Labor Aufbau Automatic Gain Control. Diplomarbeit: Feukam Chindji 5

Diese Zwischenfrequenz wird mit Hilfe des Analog/Digital-Wandlers LTC2208 1 von Linear mit 16 Bit bei 133 MS/s digitalisiert.

Ähnliche Dokumente

Erfahrungen mit Hartz IV- Empfängern

Erfahrungen mit Hartz IV- Empfängern Ausgewählte Ergebnisse einer Befragung von Unternehmen aus den Branchen Gastronomie, Pflege und Handwerk Pressegespräch der Bundesagentur für Arbeit am 12. November