Der Aufstieg der SoC FPGAs: System-Mix für erweitertes Embedded Design

Transkript

1 Der Aufstieg der SoC FPGAs: System-Mix für erweitertes Embedded Design Mit den neuen System-on-Chip FPGAs mit Embedded Multicore Hard-Prozessoren können Entwickler hoch -integrierte Lösungen realisieren, die auch höchsten Anforderungen an Performance, Energieeinsparung, eine kompakte Größe und Kosteneffizienz gerecht werden. Die Tendenz zur Miniaturisierung von Elektronik und zur Senkung des Energieverbrauchs lässt offensichtlich niemals nach. Und selbst bei Produkten, die als klein genug betrachtet werden, verlangen Anwender neue, zusätzliche Funktionen und eine höhere Performance innerhalb des akzeptierten Formfaktors. Bislang hat die Elektronikindustrie ihre Fähigkeit bewiesen, diesen Anforderungen nachzukommen durch immer bessere monolithische Integration, noch kompaktere Prozessgeometrien, raffiniertes Circuit-Design und strenges Energiemanagement, ganz zu schweigen von den positiven Auswirkungen, die intelligentes Software-Design auf die Funktionalität und den Energieverbrauch haben kann. Der große Erfolg programmierbarer logischer Komponenten wie FPGAs ist maßgeblich darauf zurückzuführen, dass OEMs anhaltend dazu gezwungen sind, noch bessere, noch kompaktere Elektronik mit noch größerem Funktionsumfang innerhalb sehr kurzer Zeitspannen auf den Endverbrauchermarkt zu bringen. Einer Erhebung von Gartner zufolge sind die weltweiten Umsätze für programmierbare logische Komponenten im Jahr 2002 mit nur wenig mehr als zwei Milliarden US-Dollar bis zum Jahr 2011 auf fast sechs Milliarden US-Dollarangestiegen. Die FPGA-Kapazitäten in Bezug auf die Anzahl logischer Elemente und den On-Chip-Arbeitsspeicher sind im gleichen Zeitraum noch stärker gestiegen: von rund auf über 10 Millionen logischer Elemente sowie von rund 1000 kbit auf fast kbit RAM. Dank des umfangreichen, heutigen Angebots an programmierbarer Logikund On-Chip- Speicher sowie Features wie DSP oder Unterstützung für Hochgeschwindigkeits-I/O, ermöglichen es moderne FPGAs, auch komplexe, an Kundenbedürfnisse angepasste Funktionalitäten in Silizium zu integrieren und damit Produktentwicklern die Möglichkeit zu geben, ihre eigenen Chips zu bauen, die den maßgeblichen Teil der Gesamtsystemfunktionen bereitstellen. Damit werden neben dem Platzbedarf der Komponenten Kosten sowie der Entwicklungsaufwand eingespart, der andernfalls für die Kombination mehrerer Standardkomponenten auf der Leiterplatte erforderlich wäre. Außerdem müssen Entwickler

2 nicht auf die Markteinführung passender Standard-ICs warten, die auch ihren Wettbewerbern zur selben Zeit zur Verfügungg stehen würden Der ARM Cortex Effekt Die komplette System-on-Chip-Integration in einem FPGA steht schon seit längerer Zeit auf dem Wunschzettel von Entwicklern. So wurden bereits verschiedene FPGA-Familien mit Unterstützung für Soft- oder Hard-Prozessor-IP vermarktet. Beispiele hierfür sind Altera Stratix oder Cyclone mit dem Embedded Soft-Prozessor Nios II. Nios II nutzt die Ressourcen des FPGA und arbeitet je nach werksseitig installierter Leistung mit einer maximalen Taktfrequenz von bis zu 350MHz. Zu den Features der Nios II Architekturr zählen der vektor- effiziente Hardwarebeschleunigung und damit für eine zuverlässige Echtzeitleistung gesteuerte Interrupt-Controllerr und die individuellenn Befehlsschnittstellen, die für einee sorgen. Abbildung 1 veranschaulicht, wie Entwickler mit einem Nios III Soft-Prozessor in Kombination mit einem FPGA DSP und programmierbarer Logik das System für einen Industriemotorantrieb in einenn einzelnen Chip integrieren können. Abbildung 1. Soft-Prozessoren wie der Nios II ermöglichen FPGA-basiertee Echtzeit- Systementwicklung.

3 Embedded-Prozessoren (Cortex-M) und Applikations-Prozessoren (Cortex-A) der neuen ARM Cortex-Familien bringen die FPGA System-on-Chip Integration nun einen weiteren wichtigen Schritt voran. Die Cortex-Revolution stellt in vielerlei Hinsicht eine wegweisende Entwicklung dar. Damit sind aber auch die Erwartungen bezüglich der Kosteneffizienz und Leistung gestiegen, sowohl vonseiten der Produktentwickler als auch der Endanwender. In Hinblick auf FPGAs gibt die Cortex-Architektur gemäß Industriestandard Herstellern von Komponenten die Möglichkeit, eine neue Klasse von System-on-Chip FPGAs (SoC FPGAs) anzubieten, die wesentlich höhere Prozessor-Funktionalitäten und Verarbeitungsgeschwindigkeiten gewährleisten, sowie innerhalb kurzer Zeiträume neue Geräte auf den Markt zu bringen, die Entwicklern eine gute Kombination aus Hochleistungs-Mikroprozessoren, DSP- Unterstützung, anwendungsspezifischer IP und Mixed-Signal-Strukturen bereitstellen, mit der sie auch komplexen Systemanforderungen gerecht werden können. Mit diesen Komponenten können Entwickler den Energiebedarf, die Kosten und die benötigte Fläche auf der Platine reduzieren, indem sie den Prozessor und den FPGA dort integrieren können. Zuvor waren hierfür zwei separate Chips nötig. Darüber hinaus können Entwickler die Endprodukte in Hinblick auf Hard- und Software differenzieren und mittels Hard- und Software Updates im Betrieb vor Ort die Lebensdauer der Produkte verlängern und höhere Umsätze generieren. Ein Schritt nach vorn für den SoC FPGA Die SoC FPGAs der 28nm-Familien Cyclone V und Arria V von Altera sind mit einem ARM-basierten Hard-Processor-System (HPS) ausgestattet. Dieses HPS besteht aus einem Single- oder Dual-Core ARM Cortex-A9-Anwendungsprozessor mit Peripheriekomponenten und Multiport-Speichercontroller. Diese sind über einen parallelen Bus mit hoher Bandbreite eng mit der FPGA-Strukturverknüpft, der eine kumulierte Datenübertragungsrate von bis zu 125 Gbit/s unterstützt. Dieser Highspeed-Datenbus ermöglicht eine gekoppelte Systemleistung, die mit zwei separaten Chips nicht erzielt werden kann: beispielsweise die schnelle Interaktion mit Ressourcen wie DSP-Blöcken mit einer Leistung von bis zu GMACS und 300 GFLOPS im Falle des Arria V bzw. 150 GMACS und 100 GFLOPS im Falle des Cylone V. Abbildung 2 veranschaulicht die SoC FGPA-Architektur von Altera und die Verbindung zwischen der HPS- und FPGA-Struktur.

4 Abbildung 2. Das HPS interagiert effizient mit der SoC FPGA-Struktur. Das HPS bieteteinee Verarbeitungsleistungg von bis zu 4000 MIPS bei einem Energieverbrauch von weniger als 1,8 W. Dank der E-mbedded-Peripheriekomponenten ist es nicht mehr erforderlich, diese Funktionenn in den FPGA zu integrieren, wodurch kostbare Programmierressourcen für anwendungsspezifische, individuelle Logiken frei bleiben und der Energieverbrauch gesenkt werden kann. Der Hard-Multiport-SDRAM-Speichercontroller, werden kann, unterstützt DDR2, DDR3, Mobile DDR und LPDDR2 Komponenten mit optionaler ECC-Unterst tützung der sowohl vom Prozessor als auch von der FPGA-Logik genutzt (integrierter Fehlerkorrektur-Code) für zuverlässige, sicherheitskritische Anwendungen. Zusätzlich steigert das HPS potenziell die Echtzeitleistung von Systemen, bei denen die Ausführungsgeschwindigkeit oder der Datendurchsatz Priorität vor der Reaktionszeit haben. Unter Ausnutzung asymmetrischer Multiprocessing-Techniken (AMP) führt ein Cortex-A9- Prozessor in der Regel das Betriebssystem und die Hauptanwendungen aus, während der zweite Cortex-A9-Prozessor für zeitkritische Echtzeit-Funktionen reserviert bleibt. Abbildung 3 veranschaulicht, wie mit einem HPS mit AMP ein erweitertes

5 Motorantriebssystem zur Unterstützung mehrfacher Netzwerk-Konnektivität in einem einzelnen SoC FPGA realisiert werden kann. Abbildung 3. Dual-Core-Verarbeitung mit Unterstützung für erweiterte System-on-Chip- Funktionen. Die Flexibilität der FGPA-Struktur der SoC-FPGAs erweitert die Design-Optionen, beispielsweise da sie die Unterstützung für praktisch jeden Schnittstellenstandard innerhalb des FPGA ermöglicht. Weitere Vorteile sind die Senkung der Systemkosten, die kompaktere Leiterplattengröße,eine geringere Komplexität und der reduzierte Bedarf an Stromquellen da Cyclone V-Komponenten nur zwei und Arria V-Komponenten nur drei interne Versorgungsspannungen benötigen. Die integrierten Fractional PLLs reduzieren die Anzahl der pro Board benötigten Oszillatoren und die die FPGA-Konfiguration kann über ein PCIe- reduzieren basiertes Protokolll erfolgen, was die Kosten für nicht flüchtige Konfigurierungskomponenten kann. Dank der flexiblen Struktur der FPGA-Logik könnenn Entwickler ihre Produkte differenzieren, indem sie individuelle IP integrieren oder vorkonfigurierte IP von Altera oder Altera-Partnern verwenden. Dies bringt verschiedene Vorteile mit sich, darunter die Möglichkeit einer schnellen Anpassung an variierende oder geänderte Schnittstellen und

6 Protokollstandards, die Möglichkeit, individuelle Hardware in den FPGA einzufügen, um die Verarbeitung zeitkritischer Algorithmen zu beschleunigen, oder die Senkung des Energieverbrauchs und des Bedarfs an FPGA-Ressourcen durch die Nutzung von Hard- Logikfunktionen im FPGA wie PCI Express Ports oder zusätzliche Multiport- Speichercontroller. Die Vorteile von SoC FPGA nutzen Entwickler können das Design-Ecosystem für den ARM Cortex-A9 mit Tools für die Entwicklung von Software, Betriebssystemen und Middleware nutzen. Die Softwareentwicklung erfolgt mit dem gleichen Verfahren wie bei anderen Cortex-A Embedded- Systemen. Altera und dessen Ecosystem-Partner bieten Tools für jede Entwicklungsphase an. Es werden verschiedene Betriebssysteme wie Linux, Wind River VxWorks und andere unterstützt. Ferner sind ein Referenz-Kernel für Linux sowie Board-Support Packages (BSP) für andere Betriebssysteme erhältlich, was einen schnellen Start in die BS-spezifische Anwendungsentwicklung ermöglicht. Für die Embedded Softwareentwicklung stellt Altera die SoC Embedded Design Suite (EDS) zur Verfügung. Die EDS ermöglicht die Übergabe von Informationen der Hardware an die Software, Linux-Entwicklung, die Entwicklung von Bare-Metal Anwendungen sowie FGPAadaptives Debugging. Zu den Hardware-Tools gehört auch die Entwicklungsumgebung Quartus II mit dem Systemintegrations-Tool Qsys. Diese Tools unterstützen bei der Integration von IP- Funktionen und Subsystemen, generieren automatisch Verbindungslogiken und System- HDL, beinhalten Tools zur Unterstützung von Timing-Closure und die Design-Verifizierung und generieren automatisch ein Simulationsmodell sowie Referenzdokumentation, um die gemeinsame Entwicklung von Hard- und Software Teams zu unterstützen.. Die in der EDS enthaltenen Hardware-to-Software Übergabe-Dienstprogramme erstellen aus den Ausgabe- Dateien von Quartus II und Qsys Übergabe-Dateien, sodass die FPGA- und Software- Entwicklungsteams unabhängig arbeiten und ihren eigenen Entwicklungs-Abläufen folgen können.

7 Als weitere wertvolle Unterstützung für Entwickler hat Arrow in Kooperation mit Altera und Linear Technology das SoCKIT entwickelt, das ein Evaluierungs-Board für Prototypen mit einem Cyclone V SoC FPGA enthält. Das Board bietet umfassende Konnektivität mit dem FPGA über Ethernet, USB und UART sowie einen 256 Mbyte QSPI und eine Audio-I/O. Darüber hinaus sind auf der Karte ein Micro-SD Kartensteckplatz sowie 1 GB Flash- und 2 x 1 GB SDRAM verfügbar. Für die Entwicklung von Benutzeroberflächen umfasst das Kit schließlich ein grafisches 128 x 64 LCD. Schlussfolgerung Die revolutionäre Neuerung, die die ARM Cortex Prozessorarchitektur und deren lizenzierbares Modell in die Welt der Embedded-Systeme gebracht haben, bedeutet für FPGA-Hersteller einen großen Fortschritt auf dem Weg zu voll programmierbaren Plattformen für die Entwicklung von Single-Chip-Systemen. Die Generation der neuen SoC FPGAs wie Arria V und Cyclone V von Altera mit ARM Cortex-A9 HPS decken den Bedarf der Embedded-Entwickler an gemischten Systemstrukturen für flexible IP-Integration mit höherer Geschwindigkeit und Energie-Effizienz bei gleichzeitig höherer Rendite der R&D- Investitionen.