Rechnerorganisation Konstruktionsübungen 2011

Transkript

1 Technische Universität Graz Fakultät für Informatik Institut für Angewandte Informationsverarbeitung und Kommunikationstechnologie Rechnerorganisation Konstruktionsübungen 2011 LV Nr Version vom 14. Februar 2011 Karl C. Posch NEPTUN ( IAIK TU Graz, Erich Wenger)

2 Inhaltsverzeichnis Einleitung... 1 Aufgabe 0: Vorstellung bei der/dem TutorIn... 3 Aufgabe 1: SearchString (Visual X TOY)... 4 Aufgabe 2: Fibonacci (Logisim)... 8 Aufgabe 3: S TOY (Verilog) Aufgabe 4: NB TOY (Verilog) Abgabegespräche Punkte, Notenschlüssel Kalender Zum Titelbild: Erich Wenger hat im Rahmen seiner Masterarbeit im Studienjahr 2009/2010 den Mikroprozessor NEPTUN entwickelt. Seine Arbeit mit dem Titel Neptun ECC Processor for RFID Tags and Smart Cards ist unter abrufbar. Erich Wenger hat diese Masterarbeit im Rahmen eines gemeinsamen Projekts der ETH Zürich und der TU Graz angefertigt.

3 KU Rechnerorganisation Einleitung Dieses Dokument dient als Basis für die Aufgaben, welche du im Rahmen der Lehrveranstaltung KU Rechnerorganisation im Sommersemester 2011 machen sollst. Die Aufgaben beziehen sich auf die in der Vorlesung Rechnerorganisation besprochenen Themen. Ich rate also dringend an, Vorlesung und Konstruktionsübungen als ein zusammen gehörendes Ganzes zu betrachten. Wenn du die Themen der Vorlesung wirklich verstehen willst, dann musst du die Übungen machen. Und wenn du die Übungen erfolgreich machen möchtest, dann musst du dich mit dem Vorlesungsstoff auseinander setzen. Erst durch diese gemeinsame Sichtweise bekommst du ein vollständiges Bild vom Thema Rechnerorganisation. Ich wünsche dir viel Spaß beim Arbeiten. Leistungsdokumentation Du bist auf dem Weg, ein Ingenieur werden zu wollen. Ein professioneller Zugang zu Ingenieursarbeit beinhaltet auch die Dokumentation der Arbeit. Dazu gibt es folgende Werkzeuge: Das Ingenieurstagebuch: In einem Ingenieurtagebuch dokumentierst du für dich selbst deine Arbeit am Projekt. Deine Ideen, deine Versuche, Skizzen, Termine, Treffen mit Gruppenmitgliedern und Vieles mehr. Und du dokumentierst dabei vor allem auch, wann du wie viele Stunden gearbeitet hast. Du möchtest am Ende ja schließlich wissen, wie viel Zeit du für die Lehrveranstaltung aufgewendet hast. Und ich werde dich, nachdem du die Note bekommen hast, ebenfalls danach fragen. Denn ich möchte auch wissen, wie viel Zeit Studierende für die Lehrveranstaltung aufwenden. Erst dadurch kann ich meine anfängliche Schätzung mit wirklichen Zeiten vergleichen und daraus lernen. Der geplante Aufwand für Vorlesung und Übungen zusammen für den durchschnittlichen Studierenden ist mit 5 ECTS Punkten vorgegeben. Dies entspricht einem Zeitaufwand von 125 Arbeitsstunden. Ob diese Planung stimmt, kann ich nur mit Hilfe der Zeitaufzeichnungen einer größeren Menge von Studierenden im Nachhinein ermitteln. Und mit diesem Ergebnis kann ich das Übungsausmaß für das nachfolgende Jahr kalibrieren. Die Deliverables: Das sind alle Dokumente, welche du dem Auftraggeber, in unserem Fall hier also dem Lehrer und dem/der Tutorin rechtzeitig liefern (= deliver) musst. Die Präsentation: Du wirst im Rahmen von zwei Abgabegesprächen Gelegenheit haben, deine Arbeit zu präsentieren und zu verteidigen. Damit kannst du dokumentieren, mit welcher Qualität du die Arbeit gemacht hast. Termine: Apropos rechtzeitig liefern. Ein wesentliches Element von professioneller Qualität einer Arbeit besteht schließlich im Einhalten von Terminen. Ich dränge dich also als Auftraggeber dazu, die Abgabefristen einzuhalten. Der jeweils angegebene Abgabetermin ist der spätestens mögliche. Du darfst auch früher abgeben. Ein guter Rat besteht darin, dass du dir jeweils einen eigenen internen Termin setzt, welcher ein gutes Stück vor dem von mir vorgegebenen Termin liegt. Damit vermeidest du am ehesten extern verursachten Stress. Jede/r StudentIn hat für alle Aufgaben zusammen 3 mal 1

4 2 Aufgabenstellung 24 Stunden Überziehungsfrist, welche sich nicht auf die Punkte und somit auf die Note auswirken. Spare dir diese Überziehungsfrist so lange es geht auf. Du solltest diese Reserve nur in unvorhergesehenen Notfällen anzapfen. Jede darüber hinaus gehende Überziehung schlägt sich mit 10 Punkten Abzug (von den erreichten Gesamtpunkten für die gesamte Übung) pro 24 Stunden nieder. Sollten Gruppenmitglieder ihr Überziehungskonto bei den ersten Abgaben verschieden stark belastet haben, so zählt für die Gruppe der ungünstigste Einzelfall. Anmeldefrist zur Übung Melde dich bis spätestens 11. März 2011 an einer der 5 Übungsgruppen im TUGrazOnline an. Solltest du zu diesem Zeitpunkt noch keinen TUGrazOnline Zugang besitzen, weil du soeben erst im 1. Semester inskribiert hast, dann schicke vor dem 11. März eine Mail an Karl.Posch@iaik.tugraz.at. Wenn du nicht angemeldet bist, dann kannst du keine Note bekommen. Teilnahmepflicht am Tutorium 0 Die Teilnahme am Tutorium 0 ist verpflichtend. Wenn du dieses versäumst, dann kannst du keine Note kriegen. Das Tutorium 0 findet je nach Übungsgruppe an folgenden Terminen statt: 9. März 8:00 Gruppe Außerlechner 9. März 9:00 Gruppe Wieser 9. März 12:00 Gruppe Vierthaler 10. März 11:00 Gruppe Weber 11. März 8:00 Gruppe Ballek Ort: IAIK Seminarraum, Inffeldgasse 16a, Erdgeschoß. Abgabetermine Aufgabe 1: Freitag, 25. März 2011, 23:59 Aufgabe 2: Freitag, 8. April 2011, 23:59 Aufgabe 3: Freitag, 20. Mai 2011, 23:59 Aufgabe 4: Freitag, 10. Juni 2011, 23:59 Abgabe der Deliverables per E Mail an ro abgabe@iaik.tugraz.at. 2

5 KU Rechnerorganisation Aufgabe 0: Vorstellung bei der/dem TutorIn im Rahmen des Tutoriums 0 Besuche das Tutorium 0. Lege fest, ob du das Tutorium weiterhin besuchen willst/kannst oder nicht und teile dies dem/der TutorIn mit. Im Falle der Entscheidung, das Tutorium zu besuchen, machst du deine beiden Abgabegespräche mit dem/der TutorIn. Ansonsten mit dem Lehrer selbst. Termin des Tutoriums 0: Hängt von der Gruppe ab. In der Woche vom 7. bis zum 11. März Siehe Details weiter oben. Wozu Aufgabe 0? Jede/r angemeldete StudentIn sollte explizit die Entscheidung treffen, ob sie/er die Übung innerhalb einer Übungsgruppe mit Betreuung eines/einer TutorIn machen möchte oder ob dies nicht möglich ist. Ein typischer Grund für eine Nicht Teilnahme wäre eine berufsbedingte Verhinderung. Die Entscheidung zur Teilnahme sollte zu Beginn der Übung getroffen werden und muss dem Lehrer und der/dem TutorIn mitgeteilt werden. Damit ist es für den Lehrer und für die TutorInnen möglich, sich bestmöglich auf die Betreuung derjenigen Studierenden zu konzentrieren, welche am Tutorium teilnehmen. Ein lediglich sporadischer Besuch der Tutorien ist unerwünscht. Solltest du in seltenen Fällen trotz Teilnahmeentscheidung an einem Tutorium nicht teilnehmen können, dann teilst du dies dem/der TutorIn vorher per Mail mit. Solltest du dich vom Tutorium abmelden wollen, dann kannst du dies ebenfalls per einfacher Mail an den/die TutorIn sowie an den Lehrer (Karl.Posch@iaik.tugraz.at) machen. Der wesentliche Grund für diese Vorgangsweise liegt im Ansinnen, Studierende zu einem professionellen Verhalten zu drängen. Professionalität drückt sich dabei folgendermaßen aus: Man lernt, Entscheidungen über die nähere Zukunft zu treffen und sich dann an diese Entscheidungen zu halten. Man lernt zudem, im Falle von Verhinderung im Vorhinein geeignete Aktionen zu setzen. 3

6 4 Aufgabenstellung Aufgabe 1: SearchString Assemblerprogramm mit Visual X TOY (Einzelarbeit) Entwickle ein Assemblerprogramm für TOY, welches ein Muster in einem String erkennt. Der String besteht aus Bytes. Assembliere daraus das TOY Maschinenprogramm und teste dieses Programm mit Visual X TOY. Eingabe: Die Länge des Musters, das Muster selbst und der String werden vom Programm über den Standard Input eingelesen. Der String wird mit dem Null Byte abgeschlossen. Ausgabe: Nach Beendigung der Suche nach dem Muster gibt das Programm am Standard Output das Resultat aus. Sollte das Muster im String vorkommen, dann besteht die Ausgabe aus zwei 16 Bit Wörtern: 0x0001 und nachfolgend in Hex Schreibweise die Startposition des Musters. Wenn das Muster im String nicht vorkommt, dann gibt das Programm 0x0000 aus. Beispiel: (die Buchstaben sind hier der Verständlichkeit halber verwendet, im Programm verwendest du 8 Bit Bytes statt der hier verwendeten Buchstaben) Länge des Musters: 4 Muster: a b c d String: a b x y z a c d a b c x a b a b c d x z y Es soll im Erfolgsfall zuerst eine 1 und danach der Index des Starts des gefundenen Patterns ausgegeben werden. Im obigen Beispiel also (dezimal) 14. Das Format der Eingabedatei (als Beispiel): 0003 Länge des Pattern ist 3 001A erstes Byte des Musters ist 1A 002B zweites Byte des Musters ist 2B 003C drittes Byte des Musters ist 3C 0102 nulltes Byte des Strings ist 01, erstes Byte des Strings ist zweites Byte des Strings is 03, usw A2B

7 KU Rechnerorganisation A 2B3C 4D0A 0B0C 0D00 letztes Byte des Strings ist 0D, dann kommt das abschließende Null Byte Im obigen Beispiel findet man das Muster ab dem 11. Byte. Ausgabe sollte also 0x0001 und 0x000B sein. Abgabe: Abzugeben sind zwei Dateien: Der Assemblercode: Dateiname ist Matrikelnummer dot ams; also z.b asm Der Maschinencode: Dateiname ist Matrikelnummer dot toy; also z.b toy Spätester Abgabetermin: Freitag, 25. März 2011, 23:59. E Mail an ro abgabe@iaik.tugraz.at. Vorgangsweise: Lege ein Ingenieurstagebuch an und trage dort immer Notizen zu deinen Arbeiten ein. Samt Datum und aufgewendeter Zeit. Dieses Ingenieurstagebuch musst du zu den Abgabegesprächen mitbringen. Studiere den nachstehenden C Code, welcher die Aufgabenstellung darstellt. Lerne, mit Visual X TOY umzugehen. Studiere die Beispiele, welche mit TOY mitgeliefert wurden. Lerne den Assembler toyasm kennen. Probiere kleine Beispiele zuerst. Studiere die Code Riffs ( Wandle den nachstehenden C Code sukzessive so um, dass der TOY Assemblercode sichtbar wird. Beginne dabei mit einem Teil des Codes. Das könnte zum Beispiel das Lesen der Eingabe sein. Teste den Assembler Code auf Visual X TOY. Modell der Aufgabenstellung in C formuliert: #include <stdio.h> int anzahl; // max 16 int pattern[16]; int hex_input; int string_length; // max 128 int string[128]; int i, j; int main() { scanf("%x", &anzahl); 5

8 6 Aufgabenstellung for(i=0; i<anzahl; i++) scanf("%x", &pattern[i]); i = 0; while (1) { scanf("%x", &hex_input); string[i] = hex_input >> 8; if (string[i] == 0) break; i++; string[i] = hex_input % 256; if (string[i] == 0) break; i++; } string_length = i; } // Search for pattern: i = 0; // pattern index j = 0; // string index for(j=0; j < string_length; j++) { if (string[j] == pattern[i]) i++; else { j = j-i; // backstep i = 0; } if (i == anzahl) { printf("\npattern found! At index %d", j-(anzahl- 1)); return 0; } } printf("\n Reached end of string. PATTERN NOT FOUND"); return 0; Erster Test: Kompiliere obigen Quellcode ( test.c ) und exekutiere das Programm mit folgender Eingabe Datei namens input5.txt : A 002B 003C A2B A 2B3C 4D0A 0B0C 6

9 KU Rechnerorganisation D00 So sieht das dann bei mir aus: Wozu Aufgabe 1? Der TOY Computer wird in der Lehrveranstaltung als durchgehendes Beispiel verwendet, um über die Organisation von Rechnern, also von Computern zu sprechen. TOY ist sehr einfach und ein guter Startpunkt ist die Beschäftigung mit dem TOY Simulator Visual X TOY. Mit dem Wissen, welches du in der ersten Aufgabe kriegst, versetzt du dich in die Lage, viel besser den nachfolgenden Themen folgen zu können. Wir werden den TOY Computer und dabei speziell die TOY CPU bis zur Logik Ebene hin entwerfen. Zudem wirst du bei den Aufgaben 3 und 4 dieser Übung Varianten des TOY Computers selbst entwerfen. Unterschätze also nicht den Wert der intensiven Beschäftigung mit dieser Aufgabe, aber auch mit den mit Visual X TOY mitgelieferten Assemblercode Beispielen. Materialien zu Aufgabe 1 Folgende Materialien brauchst du: Die Vorlesungsunterlagen: hauptsächlich die Web Materialien zu Teil 2 und Lektion 3 aus Teil 8 (Code Riffs): Visual X TOY ( 7

10 8 Aufgabenstellung Aufgabe 2: Fibonacci Logiksimulation mit Logisim (Einzelarbeit) Entwickle einen Automaten, welcher hintereinander alle Fibonacci Zahlen kleiner 256 (= 2 8 ) und dann 0 ausgibt. Der Automat besteht aus einem Datenpfad und der Kontroll Logik. Die Kontroll Logik liefert den Mikrocode für den Datenpfad. Der Datenpfad besteht aus 4 Stück 8 Bit Registern und einem 8 Bit Addierer, mit welchem man die Werte von zwei dieser Register addieren kann; die 8 Bit Summe kann wiederum in einem der 4 Register gespeichert werden. Der Carry Ausgang des Addierers wird von der Kontroll Logik verwendet. Damit kann die Kontroll Logik erkennen, ob am Ausgang des Addierers ein Wert größer 255 erscheint. Der Carry Eingang des Addierers ist mit einem Ausgang der Kontroll Logik verbunden. Damit kann die Kontroll Logik von sich aus eine Eins in den Addierer einbringen. Dies braucht man zu Beginn. Der Datenpfad soll einen Clear Eingang haben, über welchen alle Registerwerte gleichzeitig auf 0 gesetzt werden können. Der Clear Eingang wird von der Kontroll Logik aktiviert. Der Automat besitzt einen Start Eingang (start). Zuerst ist dieser Start Eingang auf 0. Sobald er auf 1 gesetzt wird, fängt der Automat mit der Berechnung der Fibonacci Reihe an und gibt diese hintereinander aus. Der Ausgangswert soll mit zwei Hex Displays dargestellt werden. So sieht das Top Level Modell bei mir aus: 8

11 KU Rechnerorganisation Du siehst hier den Datenpfad und die Kontroll Logik. Zusätzlich gibt es noch den Taktgenerator, den Eingang start und als Ausgang zwei Anzeige Elemente, auf welchen die Hex Werte der Fibonacci Zahlen ausgegeben werden. Verwende für deine Entwicklung den Logiksimulator Logisim. Abzugebende Datei: Dein Logisim Modell: Dateiname ist Matrikelnummer dot circ, also z.b circ. Spätester Abgabetermin: Freitag, 8. April 2011, 23:59. E Mail an ro abgabe@iaik.tugraz.at. Vorgangsweise: Vergiss nicht, Eintragungen in dein Ingenieurstagebuch zu machen. Datum und Zeitaufwand sind wichtig. Studiere die Lektionen des Kapitels 4 der Vorlesungsunterlagen. Baue die Schaltungen, welche du dort findest, selbst in Logisim nach. Verstehe, was es bedeutet, eine synchrone Schaltung zu bauen. Die Kontroll Logik darf maximal 16 Zustände besitzen. Entwickle deine Lösung in Anlehnung an den Automaten rno_teil_d_regfile_w_controller.circ, welchen du unter findest. Wozu Aufgabe 2? Mit dem Simulator Logisim lernst du digitale Hardware von unten her kennen. Ausgehend von einfachen Elementen wie logischen Gattern, Multiplexern und den dazu gehörigen Wahrheitstabellen sollst du größere Schaltungen zusammen löten (so hätte man dies vor vielen Jahren ausgedrückt). Logisim ist vom Prinzip her sehr einfach und betont die strukturelle Bottom Up 9

12 10 Aufgabenstellung Sichtweise von digitalen Schaltungen. Die Beschäftigung mit Logisim soll dir helfen, die Grundelemente von digitalen Schaltungen kennen zu lernen und diese auch zu verwenden. Ziel ist der Bau von relativ einfachen synchronen Automaten und das Verständnis des Begriffs Mikroprogramm. Auf dem Weg zu diesem Ziel lernst du Schaltungen kennen, welche Bits speichern können (Flipflop, Register, RAM) oder auch logische Schaltungen, welche einfache arithmetische Operationen ausführen können. Dieses Wissen wird dir helfen, die Verwendung der Hardware Modellierungssprache Verilog besser zu verstehen. Wir werden Verilog ab der 3. Aufgabe einsetzen. Das Werkzeug Logisim solltest du als Lernwerkzeug betrachten. Mit Verilog betreten wir dann die professionelle Welt der Schaltungsentwicklung. Materialien zu Aufgabe 2 Folgende Materialien brauchst du: Die Vorlesungsunterlagen (hauptsächlich die Lektionen und die Logisim Dateien zu Teil 4) Logisim ( 10

13 KU Rechnerorganisation Aufgabe 3: S TOY ISE Modellierung mit Verilog (Einzelarbeit) Entwickle das funktionale Modell einer Variante des TOY Computers, welche wir S TOY nennen wollen. S steht für Short. S TOY hat den gleichen Instruktionssatz wie TOY. Die Speicherworte im Hauptspeicher sind jedoch nur 8 Bit breit. Die CPU Register sind ebenfalls bis auf das Register IR lediglich 8 Bit breit. Jede Instruktion braucht also 2 Speicherwörter im Hauptspeicher. Du siehst im Bild oben etwa die Instruktion 0x7305 auf den beiden Hauptspeicheradressen 0x10 und 0x11. Im Unterschied zu den 16 Bit breiten Instruktionen sind Daten in S TOY lediglich 8 Bit breit. Als zweiten Teil sollst du S TOY so weiter entwickeln, dass daraus MS TOY entsteht. MS TOY steht für Modularized Short TOY. Bei MS TOY soll der Computer in zwei Module getrennt werden: CPU und MEM. Abzugebende Dateien: Dein Verilog ISE Modell von S TOY: Dateiname ist Matrikelnummer, dann den Buchstaben S, und dann dot v, also z.b S.v. Diese Datei soll auch das auszuführende Programm beinhalten. Dein Verilog ISE Modell von MS TOY: Dateiname ist Matrikelnummer, dann die Buchstaben M und S, und dann dot v, also z.b MS.v. Diese Datei soll auch das auszuführende Programm beinhalten. Meldung der Gruppenmitglieder (Vorname, Nachname, Matrikelnummer) und des Gruppennamens (bekommst du auf Anfrage bei der/dem TutorIn) im Text der Abgabe Mail. Zum Beispiel so: Gruppe ausserlechner01 Vorname1 Nachname1 Matrikelnummer1 Vorname2 Nachname2 Matrikelnummer2 Vorname3 Nachname3 Matrikelnummer3 11

14 12 Aufgabenstellung Spätester Abgabetermin: Freitag, 20. Mai 2011, 23:59. E Mail an ro abgabe@iaik.tugraz.at. Vorgangsweise: Vergiss nicht, Eintragungen in dein Ingenieurstagebuch zu machen. Datum und Zeitaufwand sind wichtig. Suche nach 2 weiteren Gruppenmitgliedern. Dazu bietet sich der Besuch der Lehrveranstaltung an; du kannst die Gruppenmitglieder jedoch auch in der Newsgroup suchen. Oder deine sonstigen Social Skills zur Anwendung bringen. Lerne mit Verilog umzugehen. Studiere das Konzept Testbett. Studiere das ASM Modell und das ISE Modell des TOY Computers, wie es als Resultat im Teil 5 vorliegt (Modell ro_kap5_toy_9.v ). Baue dieses Modell so um, dass S TOY daraus entsteht. Teste S TOY mit einem Programm, welches alle Instruktionstypen enthält. Entwickle S TOY zu MS TOY: Trenne CPU und Hauptspeicher so wie im Bild gezeigt. Im Testbett deines Verilog Modells soll es nun also zwei Module geben: cpu und mem. Wozu Aufgabe 3? Aufgabe 3 gibt dir die Gelegenheit, selbst mit ISE Modellen zu experimentieren. Dabei kannst du von funktionalen TOY Modellen ausgehen, welche in der Vorlesung genau besprochen werden. Wichtig ist, dass du die Vorgaben der ISE Modellierung genau einhältst. Diese versteht man erst, wenn man 12

15 KU Rechnerorganisation selbst Modelle baut. Aus meiner Sicht ist dieses kleine Beispiel hier gut geeignet, als Einstiegs Aufgabe in die funktionale Modellierung von synchronen endlichen Automaten zu dienen. Du wirst die hier erworbenen Fähigkeiten im Umgang mit Verilog und auch im Umgang mit ISE Modellen gut in der Aufgabe 4 brauchen können. Materialien zu Aufgabe 3: Folgende Materialien brauchst du: Die Vorlesungsunterlagen (hauptsächlich die Lektionen und die Verilog Dateien zu Teil 5) Den Verilog Simulator Veriwell ( Alternativ kannst du auch den Verilog Simulator Verilogger bzw. besser dessen Kommandozeilenversion vlogcmd verwenden. Diese Version läuft auch unter Windows, hat jedoch den Nachteil einer Beschränkung der Dateigröße. Diese Beschränkung sollte jedoch bei dieser Aufgabe hier nicht schlagend werden, da die Aufgabe nicht sehr groß ist. Ich selbst habe die Beispiele mit vlogcmd auf Windows 7 und auf Debian ausprobiert, sowie mit veriwell auf Cygwin, auf Windows 7 und auf Debian. Veriwell ist zudem auf dem Rechner pluto.tugraz.at installiert. Mit SSH einloggen und mit veriwell aus der Konsole heraus starten. 13

16 14 Aufgabenstellung Aufgabe 4: NB TOY ISE Modellierung mit Verilog (Gruppenarbeit) Entwickle das ISE Modell des TOY Computers, wobei die Schnittstelle der CPU verändert ist. Zur Ausgabe der Adressen und Daten gibt es lediglich eine 8 Bit breite Schnittstelle. Zum Lesen der Daten gibt es ebenfalls lediglich eine 8 Bit breite Schnittstelle. Zusätzlich werden von der CPU folgende Kontrollsignale bereit gestellt: write und address enable (ae). Wir wollen diese Variante des TOY Computers NB TOY nennen. NB steht dabei für Narrow Bus. Die Adressen und Daten sollen zeitlich hintereinander übermittelt werden. Ein Lesezyklus besteht aus 3 Buszyklen (R0, R1, R2): R0: 8 Bit Adresse auf den Bus; das Bus Kontroll Signal address enable (ae) ist in diesem Zyklus auf 1. Write (wr) ist auf 0. R1: Höherwertiges Byte des Datums am Bus. ae = 0. Am Ende dieses Zyklus wird das höherwertige Byte in MB[15:8] gespeichert. R2: Niederwertiges Byte des Datums am Bus. ae = 0. Am Ende dieses Zyklus wird das niederwertige Byte in MB[7:0] gespeichert. Ein Schreibzyklus besteht aus folgenden 3 Buszyklen (W0, W1, W2): W0: 8 Bit Adresse auf den Bus; das Bus Kontroll Signal address enable (ae) ist in diesem Zyklus auf 1. wr ist auf 1. W1: Höherwertiges Byte des Datums am Bus. ae = 0. W2: Niederwertiges Byte des Datums am Bus. ae = 0. Abzugebende Dateien: Euer Verilog ISE Modell: Dateiname ist der Gruppenname, dann die Buchstaben NB, und dann dot v, also z.b. ausserlechner01nb.v. Diese Datei soll auch das auszuführende Programm beinhalten. Eine Dokumentation zu Aufgaben 3 und 4. Dateiname ist der Gruppenname, dann dok und schließlich dot und pdf, also z.b. ausserlechner01dok.pdf. 14

17 KU Rechnerorganisation Spätester Abgabetermin: Freitag, 10. Juni 2011, 23:59. E Mail an ro abgabe@iaik.tugraz.at. Vorgangsweise: Vergiss nicht, Eintragungen in dein Ingenieurstagebuch zu machen. Datum und Zeitaufwand sind wichtig. Studiere nochmals das ASM Modell und das ISE Modell des TOY Computers, wie es als Resultat im Teil 5 vorliegt (Modell ro_kap5_toy_9.v ). Dies ist der Ausgangspunkt. Studiere die Zusatzmaterialen zu dieser Übung, in welcher die Schnittstelle im Detail erklärt wird. Baue das TOY Modell aus der Datei ro_kap5_toy_9.v so um, dass Adressen und Daten hintereinander über den Bus geschickt werden. Im Testbett deines Verilog Modells soll es, so wie im Bild dargestellt, drei Module geben: CPU, Bus und Speicher. Das auszuführende Programm soll zu Simulationsbeginn im Speicher vorgeladen sein. Dieses Programm soll alle Instruktionstypen beinhalten. Wozu Aufgabe 4? In Aufgabe 4 baust du einen bestehenden Automaten so um, dass er ein vorgegebenes Busprotokoll einhält. Der Automat ist wiederum die TOY CPU. Du lernst bei dieser Aufgabe, wie man eine größere Modifikation bei einem bestehenden Modell vornimmt. Dies ist sehr oft üblich. Man kommt als Ingenieur neu in ein Team und als erstes Projekt muss man sich oft in eine bestehende Umgebung einarbeiten und danach ein paar technische Veränderungen oder eine Weiterentwicklung vornehmen. Dieser Sachverhalt ist in dieser Übung vorgegeben. Man startet also nicht bei Null, sondern man macht eine Variante von etwas Bestehendem. Wichtig ist auch hier, dass du dich genau an die Vorgaben der ISE Modellierung hältst. Diese Aufgabe sollst du in einer Gruppe bestehend aus 3 Personen durchführen. Dabei soll es keine Arbeitsteilung geben. Alle sollen alles machen und alles verstehen. Als Vergleich verwende ich hier eine Bergsteigergruppe. Die 3er Gruppe geht auf einen Berg. Es müssen also alle hinauf. Es gilt nicht, dass nur einer rauf geht und den anderen danach Bilder vom Gipfel zeigt. Und diese dann womöglich auch noch daran glauben, dass sie auch oben waren. Warum also dann eine Gruppe, wenn eh jeder hinauf muss? Ja warum? Wenn eine/r Schwierigkeiten beim Aufstieg hat, dann helfen die anderen. Wenn eine/r Motivationsschwächen hat, dann helfen die anderen. Wenn eine/r sich weh tut, dann helfen die anderen. Und es ist meist lustiger, gemeinsam den Ausblick zu genießen und darüber zu sprechen. Doch kommen wir zurück zur Realität: Als Ingenieur arbeitet man ich würde sagen nie alleine. Man arbeitet immer im Kontext einer Gruppe. Und es ist wichtig, zu üben, wie man in einer Gruppe agiert. Es ist wichtig, zu sehen, dass andere anders arbeiten als man es selbst macht. Schnelle kommen drauf, dass es Langsamere gibt und umgekehrt. Verlässlichere kommen drauf, dass es Unzuverlässige gibt und umgekehrt. Es ist wichtig, früh im Leben damit umgehen zu lernen. Es ist 15

18 16 Aufgabenstellung wichtig, zu lernen, Abmachungen mit anderen zu treffen. Aus Gruppenerfolgen und auch aus Gruppenmisserfolgen lernt man und wird Stück für Stück professioneller. Materialien zu Aufgabe 4: Folgende Materialien brauchst du: Die Vorlesungsunterlagen (hauptsächlich die Lektionen und die Verilog Dateien zu Teil 5) Die Übungsunterlagen zu diesem Beispiel. Diese werden in den Tutorien bearbeitet. Den Verilog Simulator Veriwell ( Alternativ kannst du auch den Verilog Simulator Verilogger bzw. besser dessen Kommandozeilenversion vlogcmd verwenden. Diese Version läuft auch unter Windows, hat jedoch den Nachteil einer Beschränkung der Dateigröße. Diese Beschränkung sollte jedoch bei dieser Aufgabe hier nicht schlagend werden, da die Aufgabe nicht sehr groß ist. Ich selbst habe die Beispiele mit vlogcmd auf Windows 7 und auf Debian ausprobiert, sowie mit veriwell auf Cygwin, auf Windows 7 und auf Debian. Veriwell ist zudem auf dem Rechner pluto.tugraz.at installiert. Mit SSH einloggen und mit veriwell aus der Konsole heraus starten. 16

19 KU Rechnerorganisation Abgabegespräche Es gibt 2 Abgabegespräche. Eines nach der Abgabe der 3. Aufgabe und ein zweites am Ende der Übung. Du triffst dich dabei zusammen mit deinen Gruppenmitgliedern mit dem/der TutorIn oder mit dem Lehrer. Typischerweise dauert so ein Gespräch eine halbe Stunde. Du machst zusammen mit deinen Gruppenmitgliedern mit dem/der TutorIn oder dem Lehrer einen individuellen Termin für dieses Gespräch aus. Neben der Leistungsüberprüfung, welche eher motivierend als bestrafend gehandhabt werden sollte, sollte mit der Möglichkeit der Präsentation ein positiver Stimulus geschaffen werden: Die aktive Rolle der Studierenden sollte in den Vordergrund gerückt werden. Bei offensichtlichem Leistungsdefizit sollte dem Studierenden ein Warnschild signalisiert werden. Die (positive und/oder negative) Kritik zur Präsentation beim ersten Abgabegespräch dient zweierlei: Verbesserung bzw. Korrektur der Präsentation mit dem Ziel, bei der zweiten Präsentation am Ende des Kurses besser abzuschneiden. Eine nicht gelungene Präsentation sollte bei vorhandenem Wissen zu keinem Punkteabzug führen. Beurteilung des Detailwissens über die Aufgaben. Bewertet wird auch die Existenz von Teillösungen. Dies mündet in der Anzahl der Punkte für die Note. Speziell beim zweiten Abgabegespräch: Die Studierenden haben die Chance, durch eine entsprechende Präsentation ihrer Arbeit aktiv zu bestimmen, welchen Verlauf das Gespräch nimmt. Die Möglichkeit zur Präsentation der Arbeit sollte von den Studierenden als Chance begriffen werden, ihren Freiraum zu erhöhen. Eine nicht gelungene Präsentation führt zu keinem Punkteabzug, jedoch zu einer prüfungsähnlichen Atmosphäre, da der/die TutorIn bzw. der Lehrer gezwungen ist, intensiver als Fragesteller aufzutreten. Bestandteile des Gesprächs sind typischerweise: Erläuterung der Lösungen Demonstration am Rechner Besprechung aufgetretener Schwierigkeiten Vorgangsweise beim Entwurf 17

20 18 Aufgabenstellung Benötigte Arbeitszeit Diskussionsphase Punkte Wenn Tutorium 0 nicht besucht wurde, gibt es 0 Punkte und keine Note. 1. Aufgabe max. 15 Punkte 2. Aufgabe max. 15 Punkte 3. Aufgabe max. 20 Punkte 4. Aufgabe max. 50 Punkte Notenschlüssel Zur Erreichung einer positiven Note müssen alle 4 Aufgaben abgegeben werden und bei jeder Aufgabe muss ein ernsthafter Versuch erkennbar sein, die Aufgabe lösen zu wollen Punkte Nicht genügend Punkte Genügend Punkte Befriedigend Punkte Gut Punkte Sehr gut 18

21 KU Rechnerorganisation Kalender 19