Grundlagen der Informatik Vorlesungsskript

Transkript

1 Grundlagen der Informatik Vorlesungsskript Prof. Dr. T. Gervens, Prof. Dr.-Ing. B. Lang, Prof. Dr. F.M. Thiesing, Prof. Dr.-Ing. C. Westerkamp 16 AUTOMATISCHES ÜBERSETZEN VON PROGRAMMEN MIT MAKE EINLEITUNG MAKEFILE-STRUKTUR VARIABLE DEFAULT-REGELN SPEZIALITÄTEN:.PHONY-TARGETS KOMMANDOZEILENPARAMETER Grundlagen der Informatik 1 von 10 Skript Teil 16

2 16 Automatisches Übersetzen von Programmen mit make 16.1 Einleitung Beim Übersetzen eines Programmes, welches aus mehreren Quelldateien besteht, muss bei Änderungen meist nur ein kleiner Teil der Quelldateien neu übersetzt werden. Die meisten Programmteile werden nicht modifiziert, liegen schon als gültige Objektdatei vor und brauchen somit nur noch mit den geänderten Objektdateien zusammengebunden werden. Dies spart schon bei mittelgroßen Programmen viel Zeit bei der Übersetzung. Allgemeiner betrachtet möchte man eine Datei erzeugen, die von den Quelldateien (engl. source) direkt oder indirekt abhängig ist. Zwischen der gewünschten, abhängigen Datei (engl. target) und den zugehörigen Quelldateien lässt sich ein Abhängigkeitsgraph zeichnen. Zum Erzeugen der abhängigen Datei aus den Quelldateien dienen Kommandos. Mit ihnen werden schrittweise alle abhängigen Dateien erzeugt, bis man schließlich die gewünschte Datei erzeugen kann. Ein Programm bestehe aus den Programmteilen beispiel.c, teil2.c, teil3.c und der Header-Datei beispiel.h. Die Header-Datei wird von jedem Programmteil mittels der Anweisung #include "beispiel.h" eingebunden. Es soll die abhängige Datei beispiel.exe erzeugt werden. Diese lässt sich aus den abhängigen Dateien beispiel.o, teil2.o,und teil3.o mit dem gcc- Kommando erzeugen. Die drei Objekt-Dateien sind nun ihrerseits abhängig von den Quelldateien. Sind alle Objektdateien beispiel.o, teil2.o,und teil3.o aktuell, muss bei einer Änderung von teil2.c nur die Objektdatei teil2.o neu erzeugt werden. Dies wird mit folgendem Kommando durchgeführt: gcc c teil2.c Anschließend müssen alle Objektdateien neu zusammengebunden werden, um die gewünschte ausführbare Datei beispiel.exe zu erzeugen. Dazu wird das folgende Kommando verwendet: gcc beispiel.o teil2.o teil3.o Wird hingegen die Header-Datei geändert, so müssen alle Objektdateien neu erzeugt werden: gcc c beispiel.c gcc c teil2.c gcc c teil3.c gcc beispiel.o teil2.o teil3.o o beispiel.exe Grundlagen der Informatik 2 von 10 Skript Teil 16

3 Es ergibt sich der folgende Abhängigkeitsgraph: beispiel.h teil3.c teil3.o teil2.c teil2.o beispiel.c beispiel.o beispiel.exe Zur Erzeugung der gewünschten Datei muss der Abhängigkeitsgraph durchsucht werden. Wenn Quelldateien aktueller sind als davon direkt oder indirekt abhängige Dateien, müssen diese neu erzeugt werden. Zur Automatisierung dieses Vorgehens dient das make-kommando. Es liest eine Spezifikationsdatei, in der die Abhängigkeiten zwischen den Dateien beschrieben und die Kommandos zur Erzeugung abhängiger Dateien spezifiziert sind. Üblicherweise wird diese Spezifikationsdatei als Makefile bezeichnet Makefile-Struktur Abhängigkeitszeilen In einem Makefile werden die direkten Abhängigkeiten eines Targets (abhängige Datei) von mehreren anderen Targets oder Quelldateien in Abhängigkeitszeilen beschrieben. Diese haben folgende Form: <Target-Name>: <Liste der Abhängigkeiten> Die Bezeichnung <Target-Name> steht dabei für den Namen der abhängigen Datei. Die <Liste der Abhängigkeiten> beinhaltet die Namen aller Dateien, die zur Erzeugung der abhängigen Datei benötigt werden. Die Abhängigkeitszeile für beispiel.exe (siehe oben) lautet: beispiel.exe: beispiel.o teil2.o teil3.o Die Abhängigkeitszeile für teil2.o lautet: teil2.o: teil2.c beispiel.h Grundlagen der Informatik 3 von 10 Skript Teil 16

4 Regeln Nach jeder Abhängigkeitszeile werden Regeln mit Kommandos angegeben, mit denen die abhängige Datei (Target) aus direkt übergeordneten Dateien erzeugt wird. In der Makefile-Syntax müssen diese Kommandozeilen mit einem Tabulatorzeichen beginnen. Die Abhängigkeitszeilen mit Kommandos zum Erzeugen für beispiel.exe, beispiel.o, teil2.o und teil3.o sind in folgender Datei Makefile gespeichert: Makefile: beispiel.exe: beispiel.o teil2.o teil3.o <Tab> gcc o beispiel.exe beispiel.o teil2.o teil3.o beispiel.o: beispiel.c beispiel.h <Tab> gcc c beispiel.c teil2.o: teil2.c beispiel.h <Tab> gcc c teil2.c teil3.o: teil3.c beispiel.h <Tab> gcc c teil3.c Die Bezeichnung <Tab> soll das Tabulatorzeichen anzeigen. Wird das Kommando make aufgerufen, sucht es im aktuellen Verzeichnis nach der Datei Makefile und bildet aus den Abhängigkeitszeilen den Abhängigkeitsgraphen. Beim Aufruf von make gibt man an, welches Target erzeugt werden soll. Entsprechend dem Abhängigkeitsgraphen überprüft make, welche abhängigen Dateien neu erzeugt werden müssen, um das gewünschte Target neu zu erzeugen. Dabei wird das Erstellungsdatum überprüft. Eine abhängige Datei muss dabei immer neuer sein als die zur Erzeugung notwendigen Dateien. Wird beim Aufruf von make kein Target angegeben, so wird das erste in Makefile spezifizierte Target erzeugt. Grundlagen der Informatik 4 von 10 Skript Teil 16

5 Nach Änderung von teil2.c soll die ausführbare Datei beispiel.exe neu erzeugt werden. Dazu wird das Kommando make wie folgt aufgerufen: make beispiel.exe oder (weil beispiel.exe das erste Target in Makefile ist): make Im Abhängigkeitsgraphen wird festgestellt, dass zur Erzeugung von beispiel.exe die Dateien beispiel.o, teil2.o und teil3.o benötigt werden. Bei Überprüfung dieser Dateien ergibt sich, dass beispiel.o, neuer ist als die zugehörigen Quelldateien beispiel.c, beispiel.h und teil3.o entsprechend neuer ist als teil3.c, beispiel.h. Diese beiden abhängigen Dateien brauchen somit nicht neu erzeugt werden. Die Überprüfung von teil2.o ergibt hingegen, dass die zugehörige Quelldatei teil2.c neuer ist, somit muss teil2.o neu erzeugt werden. Damit wird teil2.o neuer als beispiel.exe, somit muss anschließend auch beispiel.exe neu erzeugt werden. make wendet nun die in den Regeln enthaltenen Kommandos in der durch den Abhängigkeitsgraphen vorgegebenen Reihenfolge an und ruft im Beispiel die folgenden Kommandos auf: gcc c teil2.c gcc o beispiel.exe beispiel.o teil2.o teil3.o Eine Abhängigkeitszeile mit mehreren Abhängigkeiten auf der rechten Seite kann in mehrere Abhängigkeitszeilen aufgeteilt werden Das Kommando wird dann nur einer Abhängigkeitszeile zugeordnet Kommentare Kommentarzeilen werden in einem Makefile mit dem Zeichen # eingeleitet. Alle Zeichen hinter dem # -Zeichen in der aktuellen Zeile werden als Kommentar interpretiert und von make nicht ausgewertet Folgezeilen Soll der Inhalt einer logischen Zeile in mehreren Zeilen der Makefile-Datei dargestellt werden, so kann das \ -Zeichen direkt am Zeilenende eingefügt werden. Die nachfolgende Dateizeile wird dann logisch an die vorhergehende Zeile angehängt. Grundlagen der Informatik 5 von 10 Skript Teil 16

6 Die Regel: beispiel.exe: beispiel.o teil2.o teil3.o <Tab> gcc o beispiel.exe beispiel.o teil2.o teil3.o kann beispielsweise wie folgt geschrieben werden: beispiel.exe: beispiel.o \<Zeilenende> teil2.o\<zeilenende> teil3.o <Tab> gcc o beispiel.exe beispiel.o teil2.o teil3.o Die Bezeichnung <Tab> soll dabei das Tabulatorzeichen und die Bezeichnung <Zeilenende> das oder die Zeilenendezeichen andeuten Variable Definition von Variablen In einer Makefile-Datei können Variable definiert und referenziert werden. Die Definition einer Variablen erfolgt durch Spezifikation eines Variablennamens gefolgt von einem Gleichheitszeichen. Der Rest der Zeile hinter dem Gleichheitszeichen und dem Zeilenende wird zum Inhalt der Variable. Der Name einer Variable sollte aus Buchstaben, Ziffern und Unterstrichen bestehen (weitere Zeichen sind erlaubt, sollten aber vermieden werden). Das Referenzieren einer Variablen erfolgt durch das $ -Zeichen gefolgt von dem in runden Klammern eingeschlossenen Variablennamen. Die Regel: # Tool-Definitionen CC = gcc # Datei-Definitionen OBJECTS = beispiel.o teil2.o teil3.o PRODUCT = beispiel.exe # Regel zum Erzeugen des Produkts # durch Binden der Objektdateien $(PRODUCT): $( OBJECTS) $(CC) o $(PRODUCT) $(OBJECTS) In obiger Definition werden die Variablen CC, OBJECTS und PRODUCT vereinbart. Der Wert von beispielsweise OBJECTS ist der folgende String: beispiel.o teil2.o teil3.o. Die Referenz $(OBJECTS) ersetzt das make- Kommando durch diesen String. Grundlagen der Informatik 6 von 10 Skript Teil 16

7 Innerhalb eines Makefile kann mittels Variablenreferenz auf Umgebungsvariable zugegriffen werden. Sofern im Makefile keine Variable gleichen Namens besteht, verwendet der make-befehl den Wert der Umgebungsvariablen Automatische (vorbesetzte) Variable In den Kommandos der Regeln kann auf den Namen des Targets und auf die Dateinamen, von denen ein Target abhängig ist, durch automatische Variable zugegriffen werden. Die wichtigsten automatischen Variablen werden durch die in folgender Tabelle aufgeführten Referenzen angesprochen: Name des Targets. $* Name des Targets ohne Erweiterung (suffix). (Siehe Abschnitt 16.4). $< Name der direkt zugehörigen Datei in der Abhängigkeitsliste. $^ Alle Dateinamen der Abhängigkeitsliste. $? Alle Dateien der Abhängigkeitsliste, welche neuer als das Target sind. Das bereits vorgestellte Makefile zum Erzeugen von beispiel.exe kann mit automatischen Variablen wie folgt umgeschrieben werden: Datei Makefile: beispiel.exe: beispiel.o teil2.o teil3.o gcc o $@ $^ beispiel.o: beispiel.c beispiel.h gcc c $< teil2.o: teil2.c beispiel.h gcc c $< teil3.o: teil3.c beispiel.h gcc c $< Man erkennt, dass durch Verwendung der automatischen Variablen alle Kommandos zum Übersetzen der C-Quelldateien in Objektdateien gleich geworden sind. Grundlagen der Informatik 7 von 10 Skript Teil 16

8 Automatischen Variablen kann man beispielsweise mit einem Makefile untersuchen, welches Regeln mit dem echo-kommando besitzt: all.xxx: d1.aaa d2.bbb echo 1: "$*" "$<" >all.xxx d1.aaa: echo 2: "$*" "$<" >d1.aaa d2.bbb: echo 3: "$*" "$<" >d2.bbb Durch Löschen einzelner mit dem echo-kommando erzeugter Testdateien kann man weiterhin untersuchen, wie der Abhängigkeitsgraph abgearbeitet wird Pattern-Regeln Bei Verwendung von Default-Regeln gibt man in einer Makefile-Datei für Standardaufgaben (wie z.b. das Übersetzen der C-Quellen in Objektdateien) im Normalfall keine Regel mehr an. Nur wenn besondere Optionen gewünscht werden, wird eine Regel explizit angegeben. Defaultregeln basieren auf Dateiendungen (z.b..c,.o,.exe ). Eine der wichtigsten Default Regel ist die pattern rule: Hierzu wird eine Regel aufgestellt, die aus allen Dateien mit einer bestimmten Endung Dateien mit einer anderen Endung erzeugt. Soll beispielsweise aus C Quellcode Dateien Objektdateien erzeugt werden, kann folgende Regel angegeben werden: %.o: %.c <Tab> $(CC) $(OPTIONS) $< Der Name der Datei (ohne Erweiterung!) wird durch das % -Zeichen repräsentiert. Wird in einer Regel eine Datei mit der Endung.o benutzt, so durchsucht make die pattern Regeln, ob es eine Regel zu Erzeugung der Objektdatei findet und generiert es, falls es die zughörige C Quelldatei findet. Es muss keine eigene Regel für jede Objektdatei angegeben werden. Das vorgestellte Makefile zum Erzeugen von beispiel.exe wird um Suffix- Regeln erweitert: Datei Makefile: # Grundlagen der Informatik 8 von 10 Skript Teil 16

9 # Beispiel-Makefile zum Erzeugen der ausfuehrbaren # Programmdatei beispiel.exe # # Tools CC = gcc CFLAGS=-Wall -pedantic # Dateien OBJECTS = beispiel.o teil1.o teil2.o teil3.o # Regel zum Binden beispiel.exe: $(OBJECTS) $(CC) -o $@ $^ # Abhaengigkeitsregeln beispiel.o: beispiel.c beispiel.h teil1.o: teil1.c beispiel.h teil2.o: teil2.c beispiel.h teil3.o: teil3.c beispiel.h # pattern Regel %o : %.c $(CC) $(CFLAGS) -c $< 16.5 Spezialitäten:.PHONY-Targets Es ist guter Makefile-Stil, eine Regel vorzusehen, mit der alle erzeugten Dateien eines Makefile gelöscht werden können. Das Target dieser Regel erhält normalerweise den Namen clean und ist nicht von Dateien abhängig. Als Kommando der Regel werden Löschbefehle für die erzeugten Dateien angegeben. Ein Problem ergibt sich, wenn sich eine Datei mit Namen clean im aktuellen Verzeichnis befindet. Da diese Datei laut Abhängigkeitszeile von keiner Datei abhängt, werden die zugehörigen Kommandos nie ausgeführt und die Dateien nie gelöscht. Abhilfe schafft hier der Makefile-Befehl.PHONY. Er gibt an, dass das zugehörige Target immer ungültig ist. Dadurch werden die nachfolgenden Kommandos immer ausgeführt. Grundlagen der Informatik 9 von 10 Skript Teil 16

10 Das Makefile zum Erzeugen von beispiel.exe erhält zusätzlich die clean- Regel zum Löschen aller erzeugten Dateien: Datei Makefile: # # Beispiel-Makefile zum Erzeugen der ausführbaren # Programmdatei beispiel.exe # # Tools CC = gcc RM = rm... (Mittlerer Teil wie obiges Beispiel) # Regel zum Löschen aller erzeugter Dateien.PHONY : clean clean: $(RM) beispiel.exe $(RM) $(OBJECTS) 16.6 Kommandozeilenparameter Die wichtigsten Kommandozeilenparameter beim Aufruf von make sind in nachfolgender Tabelle aufgeführt: -n Die Kommandos, die zum Erzeugen des beim make- Befehl spezifizierten Targets ausgeführt werden müssen, werden nicht ausgeführt sondern nur angezeigt. Dies ist hilfreich zum Debuggen einer Makefile-Datei. -d Debuggen einer Makefile-Datei: Information ausdrucken, welche Targets neu erzeugt und welche Kommandos ausgeführt werden. -f <Dateiname> Statt der Datei mit Namen Makefile wird die spezifizierte Datei als Makefile verwendet. Grundlagen der Informatik 10 von 10 Skript Teil 16