Hardwaredokumentation SmartFusion2 Evaluation Board

Transkript

1 Hardwaredokumentation SmartFusion2 Evaluation Board Version 1.4 Dieses Dokument umfasst: 38 Seiten Nordhausen, 13. Januar 2016 Projektpartner gestattet. Zuwiderhandlungen verpflichten zum Schadenersatz

2 Seite I Dokumentation Seite 1/2 SmartFusion2 Evaluation Board Hardwaredokumentation Referenz Schlüsselworte Zusammenfassung Aktion Name Datum Unterschrift verfasst von Marco Kümmerling geprüft von freigegeben von Projektpartner gestattet. Zuwiderhandlungen verpflichten zum Schadenersatz.

3 Seite II Dokumentenhistorie Seite 2/2 Referenz Datum Modifikationen Name Ersterstellung Kümmerling Kapitel 8 Release Notes erstellt Kümmerling Kapitel 3 Produktvarianten erstellt Kümmerling Kapitel 7 überarbeitet Kümmerling Kapitel 4 eingefügt Kümmerling Projektpartner gestattet. Zuwiderhandlungen verpflichten zum Schadenersatz.

4 Seite III INHALTSVERZEICHNIS 1. Einführung Übersicht über die wichtigsten Komponenten Produktvarianten Variante Bestückung der Steckverbinder auf der Unterseite Variante Bestückung der Steckverbinder auf der Oberseite Inbetriebnahme Steckverbinder DC Jack JP USB Power und UART Interface J Ethernet Interface 10/100/1000MBit P USB OTG Host/Device Interface J JTAG Connector JP RVI Connector JP ETM Connector JP GPIO Connector JP1 / JP1A GPIO Connector JP2 / JP2A GPIO Connector JP3 / JP3A GPIO Connector JP4 / JP4A High Speed Serial Interface Connector JP IO-Spannung für Bank 4 BR Verwendete Steckverbinder Lage der Steckverbinder JP1A-JP4A Taster LEDs Release Notes... 37

5 Seite IV TABELLENVERZEICHNIS Tabelle 1: Anschlussbelegung JTAG Steckverbinder Tabelle 2: Anschlussbelegung RVI Steckverbinder Tabelle 3: Anschlussbelegung ETM Steckverbinder Tabelle 4: Anschlussbelegung GPIO JP Tabelle 5: Anschlussbelegung GPIO JP1A Tabelle 6: Anschlussbelegung GPIO JP Tabelle 7: Anschlussbelegung GPIO JP2A Tabelle 8: Anschlussbelegung GPIO JP Tabelle 9: Anschlussbelegung GPIO JP3A Tabelle 10: Anschlussbelegung GPIO JP Tabelle 11: Anschlussbelegung GPIO JP4A Tabelle 12: Anschlussbelegung JP Tabelle 13: verwendete Steckverbinder Tabelle 14: Taster Tabelle 15: Reset Taster Tabelle 16: User Taster Tabelle 17: User LED... 36

6 Seite V ABBILDUNGSVERZEICHNIS Abbildung 1:... 9 Abbildung 2: Anschluss externe Spannungsversorgung Abbildung 3: Typ KLDX-0202-BP-LT Abbildung 4: USB Power und UART Interface Connector Abbildung 5: Ethernet Interface 10/100/1000MBit Abbildung 6: USB Connector Mini USB A/B Abbildung 7: JTAG Connector JP Abbildung 8: RVI Connector JP Abbildung 9: ETM Connector JP Abbildung 10: GPIO Connector JP1 (Bottom) Abbildung 11: GPIO Connector JP1A (Top) Abbildung 12: GPIO Connector JP2 (Bottom) Abbildung 13: GPIO Connector JP2A (Top) Abbildung 14: GPIO Connector JP3 (Bottom) Abbildung 15: GPIO Connector JP3A (Top) Abbildung 16: GPIO Connector JP4 (Bottom) Abbildung 17: GPIO Connector JP4A (Top) Abbildung 18: High Speed Interface Connector JP Abbildung 19: BR700 IO-Spannung für Bank

7 Seite VI OFFENE PUNKTE

8 Seite VII ABKÜRZUNGSVERZEICHNIS

9 Seite 8 1. Einführung Dieses hier beschriebene Evaluation Board wurde erstellt, um den Anwender innerhalb kürzester Zeit in die Lage zu versetzen, seine Applikationen und Designs sofort auf einer Hardware testen zu können. Dazu wurde dieses Board mit zahlreichen Komponenten ausgestattet. Zentrales Element ist der M2S025T-FGG484, ein FPGA der SmartFusion 2 Familie. Dieses Board stellt neben einem 10/100/1000MBit Ethernet Interface weitere Schnittstellen wie z.b. USB OTG Host/ Device Verfügung. Eigene Hardware kann an den zahlreichen IO-Pins, welche auf mehrere Steckverbinder herausgeführt wurden, angeschlossen werden. Das Board wird mit einer Spannungsversorgung von 5VDC betrieben. Die Versorgung erfolgt über einen DC Connector. Auf Grund des geringen Stromverbrauchs lässt sich dieses Board je nach Applikation auch vom USB-UART Interface versorgen. Neben einem seriellen Datenflash und einem seriellen EEPROM befinden sich auf dem Board 256MByte DDR3 RAM. Damit ist es möglich, ein Betriebssystem wie uclinux auf dieser Plattform laufen zu lassen. Zum Start eigener Applikationen findet man auf der Webseite von Microsemi zahlreiche Applikationsbeispiele rund um den SmartFusion 2. Hier findet man auch die kostenlosen Entwicklungswerkzeuge Microsemi Libero Integrated Design Environment (IDE) und Microsemi SoftConsole Embedded Software Development Environment.

10 Seite 9 2. Übersicht über die wichtigsten Komponenten Abbildung 1: FPGA - M2S025T-FGG484 FPGA mit Cortex TM -M3 Memory - DDR3 RAM 256Mx16 + ECC - 16MByte SPI Flash - MX25L12835FM2I-10G - 16MByte SPI Flash - MX25L12835FM2I-10G Golden Flash - 512k I2C EEPROM - M24512-WMN6P Interfaces - Triple Speed Ethernet Phy - 88E USB 2.0 ULPI Phy - USB3320C-EZK - USB to dual UART - CP SPI - I2C - JTAG, RVI, Trace ETM Interface - 4x Push Button - 6x User LED - bis zu 168 User GPIO - 3 x RX und 3 x TX SERDES Abmessungen - 125,0 mm x 80,0 mm

11 Seite Produktvarianten Das Evaluation Board ist in 2 Bestückungsvarianten erhältlich. Die Produktvarianten unterscheiden sich in der Bestückungsoption der Steckverbinder JP1/JP1A - JP4/JP4A. Diese sind wahlweise auf der Oberseite oder Unterseite bestückt. 3.1 Variante Bestückung der Steckverbinder auf der Unterseite (Aufsteckboard) Artikelname: SF2-Evalboard/U Artikelnummer: Variante Bestückung der Steckverbinder auf der Oberseite (Baseboard) Artikelname: SF2-Evalboard/O Artikelnummer:

12 Seite Inbetriebnahme Die Spannungsversorgung erfolgt über den Steckverbinder JP5. Alternativ kann das Board auch durch die USB UART JP500 versorgt werden. Je nach Design und der verwendeten Komponenten variiert der Strombedarf, sodass eine Versorgung über JP500 nicht in allen Fällen möglich ist. Die Versorgungsspannung beträgt 5V +/- 0,5V. Abweichungen können zur Zerstörung der Spannungswandler auf dem Board führen. Einschaltimpulse größer 5,5V, wie sie durch das Verbinden des Boards an eine bereits anliegende Spannung auftreten (Spikes), können ebenfalls zur Zerstörung der Wandler führen. Vorgehensweise bei Inbetriebnahme: 1. Spannungsversorgung überprüfen und auf 5,0V einstellen 2. Spannungsversorgung ausschalten 3. Board mit der Spannungsversorgung verbinden 4. Spannungsversorgung einschalten Der Stromverbrauch des Boards liegt je an Applikation zwischen 100mA und 500mA.

13 Seite Steckverbinder 5.1 DC Jack JP5 Externe Spannungsversorgung DC 5V +/- 0,5V. Wird das Board mit USB Power an J300 versorgt, wird die externe Spannungsversorgung JP5 nicht benötigt. Eine Versorgung durch die USB UART ist nicht in allen Fällen möglich! Anstelle JP5 kann die Spannungsversorgung über JP1/1A DC 5V +/- 0,5V und JP1/1A GND erfolgen Abbildung 2: Anschluss externe Spannungsversorgung DC+ 2,5mm DC- Abbildung 3: Typ KLDX-0202-BP-LT VDC min = 4,5V VDC max =5,5V

14 Seite USB Power und UART Interface J300 An J300 erfolgt der Anschluss der USB UART. Gleichzeitig wird mit J300 die Spannungsversorgung über USB realisiert. Der hier eingesetzte IC CP2105-F01-GM besitzt eine Dual- UART Bridge. Es können also mit einem USB zu UART Interface 2 UARTs genutzt werden. Abbildung 4: USB Power und UART Interface Connector Zum Anschluss an J300 ist ein USB Kabel USB 2.0A zu Mini B erforderlich. Dieses Kabel ist nicht im Lieferumfang.

15 Seite Ethernet Interface 10/100/1000MBit P600 An P600 kann für Netzwerkapplikationen ein Netzwerkkabel angeschlossen werden. Der SmartFusion2 unterstützt 10, 100 und 1000MBit/s. Abbildung 5: Ethernet Interface 10/100/1000MBit

16 Seite USB OTG Host/Device Interface J402 Das Board besitzt ein USB 2.0 Interface. Dieses lässt sich als Host Controller oder als Device Controller konfigurieren. Für die Konfiguration als Host Controller müssen die Jumper J400 und J401 gesteckt werden. Abbildung 6: USB Connector Mini USB A/B Zum Anschluss an J402 ist ein USB Kabel USB 2.0A zu Mini B erforderlich. Dieses Kabel ist nicht im Lieferumfang.

17 Seite JTAG Connector JP100 Der JTAG Connector ermöglicht den Anschluss eines FlashPro4 Programmieradapters zur Programmierung und zum Debuggen des SmartFusion2 bzw. Cortex M3. Hinweis: Entweder nur JP100 oder nur JP101 anschließen. Abbildung 7: JTAG Connector JP100 Nummer Anschluss Nummer Anschluss 1 TCK 2 GND 3 TDO 4-5 TMS 6 VCC3.3 7 VPUMP 8 TRST 9 TDI 10 GND Tabelle 1: Anschlussbelegung JTAG Steckverbinder

18 Seite RVI Connector JP101 Der RVI Connector ermöglicht den Anschluss eines Keil µlink2 oder IAR J-link Debuggers zum Debuggen des Cortex M3. Hinweis: Entweder nur JP100 oder nur JP101 anschließen. Abbildung 8: RVI Connector JP101 Nummer Anschluss Nummer Anschluss 1 VCC TRST 4 JTAG_SEL 5 TDI 6 GND 7 TMS 8 GND 9 TCK 10 GND GND 13 TDO 14 GND 15 RESET 16 GND GND GND Tabelle 2: Anschlussbelegung RVI Steckverbinder

19 Seite ETM Connector JP102 Der ETM (Embedded Trace Macrocell) Connector ermöglicht den Anschluss eines Keil µlinkpro Debuggers zum Debuggen und Übertragen von Tracedaten des Cortex M3. 1 Abbildung 9: ETM Connector JP102 Nummer Anschluss Nummer Anschluss 1 VCC3.3 2 TMS 3 GND 4 TCK 5 GND 6 TDO 7-8 TDI 9 GND 10 TRST 11 GND 12 ETM_TRACECLK G19 13 GND 14 ETM_TRACEDATA0 F21 15 GND 16 ETM_TRACEDATA1 F20 17 JTAG_SEL 18 ETM_TRACEDATA2 F19 19 GND 20 ETM_TRACEDATA3 F18 Tabelle 3: Anschlussbelegung ETM Steckverbinder

20 Seite GPIO Connector JP1 / JP1A Der GPIO Connector enthält die GPIOs der Bank 7. Diese GPIOs haben 3,3V LVTTL oder LVCMOS Pegel. Weiterhin lässt sich hier auch die Versorgungsspannung 5VDC anschließen. JP1A befindet sich auf der TOP Seite, JP1 auf der Bottom Seite. JP1 1 Abbildung 10: GPIO Connector JP1 (Bottom) 1 JP1A Abbildung 11: GPIO Connector JP1A (Top)

21 Seite 20 M2S025T Signal M2S025T Signal Nummer Nummer 1 VCC3.3 2 VCC3.3 3 J6 B7_MSIO33 4 K7 B7_MSIO35 5 H6 B7_MSIO27 6 H5 B7_MSIO26 7 K6 B7_MSIO34 8 H7 B7_MSIO28 9 F4 B7_MSIO17 10 G5 B7_MSIO21 11 J3 B7_MSIO31 12 J1 B7_MSIO29 13 H3 B7_MSIO39 14 J4 B7_MSIO32 15 E4 B7_MSIO14 16 H4 B7_MSIO25 17 E1 B7_MSIO12 18 F2 B7_MSIO36 19 D1 B7_MSIO7 20 E2 B7_MSIO13 21 GND 22 GND 23 C1 B7_MSIO4 24 D2 B7_MSIO8 25 E5 B7_MSIO15 26 B1 B7_MSIO1 27 B3 B7_MSIO3 28 B2 B7_MSIO2 29 G2 B7_MSIO37 30 A2 B7_MSIO0 31 G6 B7_MSIO22 32 G3 B7_MSIO38 33 F5 B7_MSIO18 34 F3 B7_MSIO16 35 D3 B7_MSIO9 36 F6 B7_MSIO19 37 C3 B7_MSIO5 38 G7 B7_MSIO23 39 C4 B7_MSIO6 40 D4 B7_MSIO D5 B7_MSIO VCC5 46 VCC5 47 VCC5 48 VCC5 49 VCC5 50 VCC5 51 VCC5 52 VCC5 53 GND 54 GND 55 GND 56 GND 57 GND 58 GND 59 GND 60 GND Tabelle 4: Anschlussbelegung GPIO JP1

22 Seite 21 Die Anschlüsse von JP1A sind gespiegelt zu JP1 (3 4, ) M2S025T Signal M2S025T Signal Nummer Nummer 1 VCC3.3 2 VCC3.3 3 K7 B7_MSIO35 4 J6 B7_MSIO33 5 H5 B7_MSIO26 6 H6 B7_MSIO27 7 H7 B7_MSIO28 8 K6 B7_MSIO34 9 G5 B7_MSIO21 10 F4 B7_MSIO17 11 J1 B7_MSIO29 12 J3 B7_MSIO31 13 J4 B7_MSIO32 14 H3 B7_MSIO39 15 H4 B7_MSIO25 16 E4 B7_MSIO14 17 F2 B7_MSIO36 18 E1 B7_MSIO12 19 E2 B7_MSIO13 20 D1 B7_MSIO7 21 GND 22 GND 23 D2 B7_MSIO8 24 C1 B7_MSIO4 25 B1 B7_MSIO1 26 E5 B7_MSIO15 27 B2 B7_MSIO2 28 B3 B7_MSIO3 29 A2 B7_MSIO0 30 G2 B7_MSIO37 31 G3 B7_MSIO38 32 G6 B7_MSIO22 33 F3 B7_MSIO16 34 F5 B7_MSIO18 35 F6 B7_MSIO19 36 D3 B7_MSIO9 37 G7 B7_MSIO23 38 C3 B7_MSIO5 39 D4 B7_MSIO10 40 C4 B7_MSIO6 41 D5 B7_MSIO VCC5 46 VCC5 47 VCC5 48 VCC5 49 VCC5 50 VCC5 51 VCC5 52 VCC5 53 GND 54 GND 55 GND 56 GND 57 GND 58 GND 59 GND 60 GND Tabelle 5: Anschlussbelegung GPIO JP1A

23 Seite GPIO Connector JP2 / JP2A Der GPIO Connector enthält die GPIOs der Bank 4. Diese GPIOs haben im Auslieferungszustand 3,3V LVTTL oder LVCMOS Pegel. Durch Ändern der Brücke BR700 lässt sich der IO-Standard auf 2,5V LVTTL oder LVCMOS Pegel setzen. JP2A befindet sich auf der TOP Seite, JP2 auf der Bottom Seite. JP2 1 Abbildung 12: GPIO Connector JP2 (Bottom) 1 JP2A Abbildung 13: GPIO Connector JP2A (Top)

24 Seite 23 M2S025T Signal M2S025T Signal Nummer Nummer 1 VDD_BANK4 2 VDD_BANK4 3 AA13 B4_MSIO23 4 AB13 B4_MSIO28 5 AA12 B4_MSIO49 6 Y9 B4_MSIO15 7 W10 B4_MSIO9 8 AB10 B4_MSIO50 9 Y10 B4_MSIO16 10 AA9 B4_MSIO47 11 W11 B4_MSIO10 12 AB11 B4_MSIO51 13 V11 B4_MSIO4 14 AA11 B4_MSIO48 15 Y12 B4_MSIO45 16 W9 B4_MSIO8 17 W12 B4_MSIO43 18 U10 B4_MSIO35 19 Y13 B4_MSIO17 20 U11 B4_MSIO36 21 GND 22 GND 23 V13 B4_MSIO5 24 V12 B4_MSIO40 25 AB14 B4_MSIO29 26 U13 B4_MSIO1 27 Y14 B4_MSIO18 28 U14 B4_MSIO2 29 W14 B4_MSIO11 30 AB15 B4_MSIO30 31 Y15 B4_MSIO19 32 V14 B4_MSIO6 33 W15 B4_MSIO12 34 U15 B4_MSIO3 35 AA15 B4_MSIO24 36 AA16 B4_MSIO25 37 U16 B4_MSIO37 38 AB17 B4_MSIO31 39 GND 40 GND 41 Y17 B4_MSIO20 42 W16 B4_MSIO13 43 AA17 B4_MSIO26 44 AB19 B4_MSIO33 45 W17 B4_MSIO14 46 V16 B4_MSIO7 47 AB18 B4_MSIO32 48 V17 B4_MSIO41 49 AA18 B4_MSIO27 50 Y20 B4_MSIO46 51 Y18 B4_MSIO21 52 W19 B4_MSIO44 53 Y19 B4_MSIO22 54 V18 B4_MSIO42 55 U18 B4_MSIO39 56 U17 B4_MSIO38 57 T6 B4_MSIO34 58 T13 B4_MSIO0 59 GND 60 GND Tabelle 6: Anschlussbelegung GPIO JP2

25 Seite 24 M2S025T Signal M2S025T Signal Nummer Nummer 1 VDD_BANK4 2 VDD_BANK4 3 AB13 B4_MSIO28 4 AA13 B4_MSIO23 5 Y9 B4_MSIO15 6 AA12 B4_MSIO49 7 AB10 B4_MSIO50 8 W10 B4_MSIO9 9 AA9 B4_MSIO47 10 Y10 B4_MSIO16 11 AB11 B4_MSIO51 12 W11 B4_MSIO10 13 AA11 B4_MSIO48 14 V11 B4_MSIO4 15 W9 B4_MSIO8 16 Y12 B4_MSIO45 17 U10 B4_MSIO35 18 W12 B4_MSIO43 19 U11 B4_MSIO36 20 Y13 B4_MSIO17 21 GND 22 GND 23 V12 B4_MSIO40 24 V13 B4_MSIO5 25 U13 B4_MSIO1 26 AB14 B4_MSIO29 27 U14 B4_MSIO2 28 Y14 B4_MSIO18 29 AB15 B4_MSIO30 30 W14 B4_MSIO11 31 V14 B4_MSIO6 32 Y15 B4_MSIO19 33 U15 B4_MSIO3 34 W15 B4_MSIO12 35 AA16 B4_MSIO25 36 AA15 B4_MSIO24 37 AB17 B4_MSIO31 38 U16 B4_MSIO37 39 GND 40 GND 41 W16 B4_MSIO13 42 Y17 B4_MSIO20 43 AB19 B4_MSIO33 44 AA17 B4_MSIO26 45 V16 B4_MSIO7 46 W17 B4_MSIO14 47 V17 B4_MSIO41 48 AB18 B4_MSIO32 49 Y20 B4_MSIO46 50 AA18 B4_MSIO27 51 W19 B4_MSIO44 52 Y18 B4_MSIO21 53 V18 B4_MSIO42 54 Y19 B4_MSIO22 55 U17 B4_MSIO38 56 U18 B4_MSIO39 57 T13 B4_MSIO0 58 T6 B4_MSIO34 59 GND 60 GND Tabelle 7: Anschlussbelegung GPIO JP2A

26 Seite GPIO Connector JP3 / JP3A Der GPIO Connector enthält die GPIOs der Bank 1 und Bank 2. Diese GPIOs haben 3,3V LVTTL oder LVCMOS Pegel. Einige IOs werden für SPI Flash, I2C EEROM und UART genutzt. JP3A befindet sich auf der TOP Seite, JP3 auf der Bottom Seite. JP3 1 Abbildung 14: GPIO Connector JP3 (Bottom) 1 JP3A Abbildung 15: GPIO Connector JP3A (Top)

27 Seite 26 M2S025T Signal M2S025T Signal Nummer Nummer 1 VCC3,3 2 VCC3,3 3 P22 F2_I2C1_SCL 4 R22 F2_I2C1_SDA 5 N19 F2_SPI0_CLK 6 N21 F2_SPI0_DO 7 R16 F2_SPI0_WP 8 N20 F2_SPI0_DI 9 P18 F2_SPI0_HOLD 10 N22 F2_SPI0_SS 11 R15 M2S_RESET 12 N17 CAN_TX0_EN 13 P16 CAN_TX0 14 N16 CAN_RX0 15 M18 B2_MSIO16 16 M19 B2_MSIO17 17 L18 B2_MSIO5 18 L19 B2_MSIO4 19 K16 B2_MSIO1 20 L20 B2_MSIO0 21 GND 22 GND 23 M22 B2_MSIO9 24 M21 B2_MSIO8 25 M17 B2_MSIO15 26 L21 B2_MSIO10 27 K17 B2_MSIO13 28 L16 B2_MSIO11 29 K21 B2_MSIO6 30 K18 B2_MSIO2 31 K20 B2_MSIO7 32 K15 B2_MSIO12 33 J18 B2_MSIO3 34 M16 B2_MSIO14 35 H22 B1_MSIO12 36 H21 B1_MSIO11 37 J20 B1_MSIO14 38 G21 B1_MSIO9 39 GND 40 GND 41 F21 B1_MSIO3 42 G22 B1_MSIO10 43 E22 B1_MSIO7 44 F20 B1_MSIO4 45 D21 UART0_TXD 46 E21 B1_MSIO8 47 B22 B1_MSIO1 48 C22 UART0_RXD 49 H20 B1_MSIO0 50 J19 B1_MSIO13 51 G19 B1_MSIO2 52 H19 UART1_TXD 53 G17 F2_I2C0_SDA 54 G18 UART1_RXD 55 F19 B1_MSIO5 56 G16 F2_I2C0_SCL 57 D22 FLASH_GOLDEN 58 F18 B1_MSIO6 59 GND 60 GND Tabelle 8: Anschlussbelegung GPIO JP3

28 Seite 27 M2S025T Signal M2S025T Signal Nummer Nummer 1 VCC3,3 2 VCC3,3 3 R22 F2_I2C1_SDA 4 P22 F2_I2C1_SCL 5 N21 F2_SPI0_DO 6 N19 F2_SPI0_CLK 7 N20 F2_SPI0_DI 8 R16 F2_SPI0_WP 9 N22 F2_SPI0_SS 10 P18 F2_SPI0_HOLD 11 N17 CAN_TX0_EN 12 R15 M2S_RESET 13 N16 CAN_RX0 14 P16 CAN_TX0 15 M19 B2_MSIO17 16 M18 B2_MSIO16 17 L19 B2_MSIO4 18 L18 B2_MSIO5 19 L20 B2_MSIO0 20 K16 B2_MSIO1 21 GND 22 GND 23 M21 B2_MSIO8 24 M22 B2_MSIO9 25 L21 B2_MSIO10 26 M17 B2_MSIO15 27 L16 B2_MSIO11 28 K17 B2_MSIO13 29 K18 B2_MSIO2 30 K21 B2_MSIO6 31 K15 B2_MSIO12 32 K20 B2_MSIO7 33 M16 B2_MSIO14 34 J18 B2_MSIO3 35 H21 B1_MSIO11 36 H22 B1_MSIO12 37 G21 B1_MSIO9 38 J20 B1_MSIO14 39 GND 40 GND 41 G22 B1_MSIO10 42 F21 B1_MSIO3 43 F20 B1_MSIO4 44 E22 B1_MSIO7 45 E21 B1_MSIO8 46 D21 UART0_TXD 47 C22 UART0_RXD 48 B22 B1_MSIO1 49 J19 B1_MSIO13 50 H20 B1_MSIO0 51 H19 UART1_TXD 52 G19 B1_MSIO2 53 G18 UART1_RXD 54 G17 F2_I2C0_SDA 55 G16 F2_I2C0_SCL 56 F19 B1_MSIO5 57 F18 B1_MSIO6 58 D22 FLASH_GOLDEN 59 GND 60 GND Tabelle 9: Anschlussbelegung GPIO JP3A

29 Seite GPIO Connector JP4 / JP4A Der GPIO Connector enthält die GPIOs der Bank 6. Diese GPIOs haben 2,5V LVTTL oder LVCMOS Pegel. JP4A befindet sich auf der TOP Seite, JP4 auf der Bottom Seite. JP4 1 Abbildung 16: GPIO Connector JP4 (Bottom) 1 JP4A Abbildung 17: GPIO Connector JP4A (Top)

30 Seite 29 M2S025T Signal M2S025T Signal Nummer Nummer 1 VCC2,5 2 VCC2,5 3 T4 B6_MSIOD35 4 T3 B6_MSIOD34 5 P4 B6_MSIOD27 6 R3 B6_MSIOD32 7 N4 B6_MSIOD20 8 P3 B6_MSIOD26 9 R2 B6_MSIOD31 10 P2 B6_MSIOD25 11 P1 B6_MSIOD24 12 R1 B6_MSIOD30 13 P7 B6_MSIOD29 14 R4 B6_MSIOD33 15 N6 B6_MSIOD22 16 P6 B6_MSIOD28 17 M3 B6_MSIOD13 18 N8 B6_MSIOD23 19 N3 B6_MSIOD19 20 N1 B6_MSIOD18 21 GND 22 GND 23 L2 B6_MSIOD5 24 M1 B6_MSIOD11 25 K2 B6_MSIOD1 26 K1 B6_MSIOD0 27 M8 B6_MSIOD17 28 N5 B6_MSIOD21 29 L5 B6_MSIOD8 30 M5 B6_MSIOD14 31 M7 B6_MSIOD16 32 M2 B6_MSIOD12 33 K8 B6_MSIOD4 34 L8 B6_MSIOD10 35 L7 B6_MSIOD9 36 M6 B6_MSIOD15 37 L3 B6_MSIOD6 38 K5 B6_MSIOD3 39 GND 40 GND 41 K4 B6_MSIOD2 42 L4 B6_MSIOD GND 60 GND Tabelle 10: Anschlussbelegung GPIO JP4

31 Seite 30 M2S025T Signal M2S025T Signal Nummer Nummer 1 VCC2,5 2 VCC2,5 3 T3 B6_MSIOD34 4 T4 B6_MSIOD35 5 R3 B6_MSIOD32 6 P4 B6_MSIOD27 7 P3 B6_MSIOD26 8 N4 B6_MSIOD20 9 P2 B6_MSIOD25 10 R2 B6_MSIOD31 11 R1 B6_MSIOD30 12 P1 B6_MSIOD24 13 R4 B6_MSIOD33 14 P7 B6_MSIOD29 15 P6 B6_MSIOD28 16 N6 B6_MSIOD22 17 N8 B6_MSIOD23 18 M3 B6_MSIOD13 19 N1 B6_MSIOD18 20 N3 B6_MSIOD19 21 GND 22 GND 23 M1 B6_MSIOD11 24 L2 B6_MSIOD5 25 K1 B6_MSIOD0 26 K2 B6_MSIOD1 27 N5 B6_MSIOD21 28 M8 B6_MSIOD17 29 M5 B6_MSIOD14 30 L5 B6_MSIOD8 31 M2 B6_MSIOD12 32 M7 B6_MSIOD16 33 L8 B6_MSIOD10 34 K8 B6_MSIOD4 35 M6 B6_MSIOD15 36 L7 B6_MSIOD9 37 K5 B6_MSIOD3 38 L3 B6_MSIOD6 39 GND 40 GND 41 L4 B6_MSIOD7 42 K4 B6_MSIOD GND 60 GND Tabelle 11: Anschlussbelegung GPIO JP4A

32 Seite High Speed Serial Interface Connector JP6 Es stehen 3 RX Kanäle und 3 TX Kanäle zur Verfügung. JP6 1 Abbildung 18: High Speed Interface Connector JP6 M2S025T Signal M2S025T Signal Nummer Nummer 1 U3 REF_CLK1_P 2-3 U4 REF_CLK1_N 4-5 W1 RXD0_P 6-7 Y1 RXD0_N 8-9 AA2 TXD0_N AB2 TXD0_P W3 RXD1_P Y3 RXD1_N AA4 TXD1_N AB4 TXD1_P W5 RXD2_P Y5 RXD2_N AA8 TXD2_N AB8 TXD2_P GND 30 GND 31 GND 32 GND Tabelle 12: Anschlussbelegung JP6

33 Seite IO-Spannung für Bank 4 BR700 Mit der Brücke BR700 kann die IO-Spannung der Bank 4 auf 3,3V oder 2,5V festgelegt werden. Das Board wird mit 3,3V IO-Spannung für Bank 4 ausgeliefert. BR700 Abbildung 19: BR700 IO-Spannung für Bank 4

34 Seite Verwendete Steckverbinder Auf dem Board sind entweder JP1, JP2, JP3, JP4 oder JP1A, JP2A, JP3A, JP4A bestückt. Die passenden Gegenstücke findet man in der Serie CLP, FLE,SFMC oder SFM. Referenz Bezeichnung Hersteller JP1, JP2, JP3, JP4 FTSH L-DV Samtec JP1A, JP2A, JP3A, JP4A FTSH L-DV Samtec JP6 QTE L-D-DP-A Samtec Tabelle 13: verwendete Steckverbinder

35 Seite Lage der Steckverbinder JP1A-JP4A

36 Seite Taster SW203 SW202 SW201 SW200 Tabelle 14: Taster SW100: Reset Taster Taster M2S025T Bezeichnung SW100 R15 M2S_RESET Tabelle 15: Reset Taster SW200 SW203: User Taster Taster für User Applikationen verfügbar Taster M2S025T Bezeichnung SW200 D6 DDRIOB0_6 SW201 B5 DDRIOB0_7 SW202 C5 DDRIOB0_8 SW203 A4 DDRIOB0_9 Tabelle 16: User Taster

37 Seite LEDs D203 D202 D204 D201 D200 D205 D304 D304: USB Power LED Die LED zeigt leuchtet, wenn das Board über die USB UART versorgt wird. D200 D205: User LED Taster M2S025T IO-Standard Bezeichnung D200 D9 LVCMOS15 DDRIOB0_0 D201 C9 LVCMOS15 DDRIOB0_1 D202 B6 LVCMOS15 DDRIOB0_2 D203 A6 LVCMOS15 DDRIOB0_3 D204 F8 LVCMOS15 DDRIOB0_4 D205 A5 LVCMOS15 DDRIOB0_5 Tabelle 17: User LED

38 Seite Release Notes Board Revision Rev. A SF2Eval_Top JP5:von KLDX-0202-AP-LT auf KLDX-0202-BP-LT JP1-JP4: Bestückung von Ober- oder Unterseite SF2Eval_MDDR3 IC200-IC202 von MT41J256M8HX-15E auf MT41K256M8DA-125:K SF2Eval_USB_UART D300-D303 R302-R305 nicht bestückt SF2Eval_M2S_Bank5 R802, R R C807,C810 -> Widerstand 0R R800, R801 nicht bestückt R808 von 100R auf 49,9R R806, R807 von 24,9R auf 20R SF2Eval_Giga1512Eth P600 von Pulse JK0-0136NL auf Würth A