Technische Informatik II (TI II) (9) Speicherverwaltung II. Sebastian Zug Arbeitsgruppe: Embedded Smart Systems
|
|
- Curt Scholz
- vor 5 Jahren
- Abrufe
Transkript
1 1 (TI II) (9) Speicherverwaltung II Sebastian Zug Arbeitsgruppe: Embedded Smart Systems
2 2 Auswertung Evaluation Gut fand ich: Videoaufzeichung praktische Aufgaben umfassende Unterstützung bei den praktischen Aufgaben Das Debugging mit der Konsole Aufgreifen von Stoff aus TI I Herr Haft bitte??? Nicht gut fand ich: Probleme mit der Homepage, Übungsaufgaben, Zeitmangement Man könnte mehr in der Vorlesung auf die Übungen eingehen 100 Prozent praktische Votierungen dass die praktische Übungen nahezu ohne Hilfestellung bewältigt werden muss, absolute Hölle Schwer zu verstehende Implementierungsaufgaben Keine konkrete Vorbereitung auf die Klausur Superspäter Video Upload Probleme beim Patchen
3 3 Auswertung Evaluation An der Verstaltung könnte verbessert werden: praktische Aufgaben mehr erklärt werden vorher Aufgaben selber durchprobieren mehr Theorie Praxis und Theorie nicht am gleichen Tag Paralleles Seminar / Gleichzeitiges Tutorium Empfehlung: Viel Zeit mitbringen solide C++ Kenntnisse vorher aneigen TI I besuchen sich die Programmierlösungen aus dem Vorjahr besorgen Zeitaufwand (ohne Übung, Vorlesung)
4 4 Fragen an die Veranstaltung Welche Aspekte sind bei der Auswahl einer Seitenersetzungsstrategie zu hinterfragen? Warum ist die optimale Seitenersetzung praktisch nicht umsetzbar? In welchem Punkt verbessert der Second Chance Algorithmus den FIFO Ansatz? Warum unterscheidet man zwischen globalem und lokalen Scheduling? Welche Funktion übernimmt der Cache-Speicher? Welche Bedeutung haben den drei C im Hinblick auf die Cache-Missrate? Wie werden diese durch die Parameter des Caches bestimmt? Benennen Sie unterschiedliche Einlagerungsstratgien für die Cache. Worun unterscheiden sich diese?
5 5 Literatur Bücher Operating System Concepts, Abraham Silberschatz Computer-Arcrhitecture. A Quantitative Approach, John L. Hennessy, David A. Patterson: Webseiten Grundlagen der Informatik III Wintersemester 2010/ Vorlesung Dr.-Ing. Wolfgang Heenes Prof. Christoph Reichenbach, Uni Frankfurt, Youtube-Channel
6 6 Adressumsetzung mit Seiten logische (virtuelle) Adresse (20 Bit) Seiten tabellen Index Versatz (offset) Real Speicher 64 K = 16 x 4K Kacheln Kachel# (realer Seitenrahmen) reale Adresse (16 Bit) offset Seitentabelle (256 Einträge) Seitentabellenbasisregister virtueller Adressraum: 2 20 = 1 M max. Anzahl der Seiten: 256 max. Größe der Seiten: 4 k
7 7 Verwaltung des virtuellen Speichers Woher weiß man, wie viele Seiten benötigt werden? Einlagern von Seiten auf Anforderung Was tun, wenn mehr Seiten benötigt werden als Seitenrahmen zur Verfügung stehen? Seitenersetzungsmechanismen Kann man den Speicherzugriff noch weiter Beschleunigen? Caches
8 8 Virtual Memory und Demand Paging virt. Adr. Raum Seitentabelle A B C D D B F A C Rahmen im Realspeicher E F A E Hintergrundspeicher F C D B Present Bit (Seite im Hauptspeicher)
9 9 Die MMU: Speicherverwaltungseinheit MMU Memory Management Unit Adressübersetzung benötigt mehrere Ebenen der Indirektion negative Auswirkung auf Leistung! benötigt Hardwareunterstützung zur Beschleunigung. CPU Memory logische Adresse MMU reale, physische Adresse Seiten- oder Segmenttabelle Hintergrundspeicher Translation Lookaside Buffer (TLB) oder Address Translation Cache (ATC) Bus
10 10 Demand Paging reference to a memory location Hardware Mechanismus page is mapped in TLB? yes no exception: trap to OS check present bit in page descriptor Betriebssystem page is in physical memory? no yes check for free TLB entry load TLB with transl. info check for free frame load page from disk update page table access phys. mem. Page fault!
11 11 Demand Paging: Abschätzung Normaler Zugriff, kein Seitenfehler: Zugriffszeit ~ ns Wie hoch ist die Zugriffszeit bei einem Seitenfehler? p: Wahrscheinlichkeit für einen Seitenfehler Annahmen Normale effektive Zugriffszeit: 100 ns Laden einer Seite von der Platte: ~ 20 ms Effektive Zugriffszeit für p=0,01: (1-p) 100ns + p ns = 0, , ns = ns 200 µs Um im Bereich der normalen Zugriffszeit zum Realspeicher zu bleiben muss die Wahrscheinlichkeit eines Seitenfehlers in der Größenordnung von 0, liegen! -> 1 Seite pro Zugriffe darf zu einem Seitenfehler führen!
12 12 Seitenersetzungsverfahren Das Betriebssystem muss zukünftige Anforderungen vorhersagen. Dazu kann es nur die Analyse der Gegenwart und Vergangenheit ausnutzen: Wann wurde die Seite eingelagert? Wurde auf die Seite zugegriffen? Wurde die Seite modifiziert? Welche Prozesse sind zur Zeit aktiv? ersetze 42 Seiten- Deskriptor C R D P protect. frame number C: Caching, R: Referenced, D: Dirty (modified), P: Present
13 13 SES - FIFO FIFO: Ersetzt die Seite, die am längsten im Speicher ist. Ref. Folge Kachelzuordnung im Realspeicher Kontrollstatus: Alter der Seite frame 1 frame 2 frame 3 frame 1 frame 2 frame P P P P P P P P P 9 Seitenfehler Zeit der Aktivierung Ende d. Liste älteste Seite F1 A F3 F2 Liste zur Verwaltung der Kachelzuordnung
14 P P P P - - P P - 14 Optimale Seitenersetzungsstrategien ref. sequence frame assignment in phys. memory control state: distance to next reference ref. sequence frame assignment in phys. memory control state: distance to next reference frame 1 frame 2 frame 3 frame 1 frame 2 frame 3 frame 1 frame 2 frame 3 frame 4 frame 1 frame 2 frame 3 frame P P P P P P P Kacheln 7 Seitenfehler Ersetze die Seite, die erst nach der größten Zahl von Zyklen wieder abgerufen wird! 4 Kacheln 6 Seitenfehler
15 15 SES Not Recently Used NRU unterscheidet 4 Seitenklassen: Klasse 0: R=0, D=0 - nicht referenziert, nicht modifiziert Klasse 1: R=0, D=1 nicht referenziert, modifiziert Klasse 2: R=1, D=0 referenziert, nicht modifiziert Klasse 3: R=1, D=1 referenziert und modifiziert NRU ersetzt eine beliebige Seite aus der niedrigsten nichtleeren Klasse! sweep sweep Ref. Folge Kachelzuordnung im Realspeicher Kontrollstatus: Seitenklasse frame 1 frame 2 frame 3 frame 1 frame 2 frame P P P P P P P P 8 page faults
16 16 SES Second Chance Variation von FIFO: Der "Second Chance" Algorithmus Die Seiten sind in einer Liste nach FIFO geordnet check page at the tail of the list Bit R=0? yes replace page no 1. Move page to the head of the list 2. clear R (R=0) Das Verfahren ersetzt Seiten, die am frühsten eingelagert wurden UND die seit dem letzten Markierungsdurchlauf (sweep) nicht mehr referenziert wurden.
17 17 Zeit der Second Chance Algorithmus Aktivierung Ende d. Liste älteste Seite K Wohin? A B C D E F G H R=1 R=1 R=0 R=0 R=1 R=1 R=0 R= B C D E F G H Seiten sind nach FIFO geordnet R=1 R=0 R=0 R=1 R=1 R=0 R=1 R= C D E F G H A R=0 R=0 R=1 R=1 R=0 R=1 R=0 R= D E F G H A B K R=0 R=1 R=1 R=0 R=1 R=0 R=0 R=0
18 18 SES Least Recently Used Verdränge die Seite, die am längsten nicht referenziert wurde. Kette der Referenzen Rückwärtsabstand Vorwärtsabstand Vergangenheit "least recently used" nutzt die Referenzen der Vergangenheit Jetzt optimale Ersetzung nutzt die zukünftigen Referenzen Zukunft Problem: Least Recently Used ist schwer zu implementieren!
19 19 SES Least-Recently-Used ref. sequence frame assignment in phys. memory control state: backward distance frame 1 frame 2 frame 3 frame 4 frame 1 frame 2 frame 3 frame P P P P P P P 7 page faults
20 20 Working Set Algorithm w(k,t) Größe des WS wie viele Speicherreferenzen fallen in ein bestimmtes Fenster? k: Anzahl der letzten Speicherreferenzen Die Menge der Seiten, die von einem Prozess in einem bestimmten Zeitfenster benutzt werden, wird als Working Set (WS) bezeichnet.
21 Source: M. Esponda-Argüero, Freie Universität Berlin 21 Working Set Algorithm Wenn Δ zu klein ist, können viele Prozesse im Speicher arbeiten, aber die Lokalitäten werden nicht komplett Thrashing (Seitenflattern) Wenn Δ zu groß ist, werden mehrere Lokalitäten gleichzeitig umfasst. Wenn Δ ohne Grenzen wächst, ist irgendwann das ganze Programm da. - niedrige CPU Auslastung - zu wenig Programme können gleichzeitig arbeiten. - sehr großer Zeitaufwand beim swapping Δ
22 22 WS Algorithmus Seitendeskriptor for all descriptors: if R=1: Seitentabelle R-Bit virtual time: vt Das Feld enthält die Zeit des letzten Zugriffs auf die Seite. set vt to cvt and set R=0; if R=0 && (cvt - vt) > t: replace; if R=0 && (cvt - vt) < t: no change; if no change: replace oldest frame with R=0 && (cvt - vt) > t; if all descriptors R==1 replace arbitary one "virtual time" ist eine Prozesslokale Repräsentation der Zeit, die mit Prozessbeginn startet. current virtual time: cvt 2204 t = 800 : Schwelle für die Zeitdifferenz cvt - vt
23 23 Seitenersetzungsstrategien Vergleich Algorithmus Eigenschft. impl. Kommentar optimal NRU: FIFO 2nd chance: Clock: LRU: WS: nur zum Vergleich, kann nicht realisiert werden einfach und einfach zu realisieren einfach; Problem: wichtige (alte) Seiten werden verdrängt substantielle Verbesserung von FIFO intelligente Implementierung von 2nd Chance exzellent, aber schwierig in der Implementierung gut, Implementierungsprobleme
24 24 Globale und Lokale Seitenersetzungsstrategien Seitenersetzungsalgorithmen wurden bisher nur für einzelne Prozesse betrachtet (lokale Strategien). In der Praxis laufen jedoch meist mehrere Programme (quasi-)parallel. -> zur Verfügung stehender physikalische Speicher muss unter den Prozessen aufgeteilt werden. Herausforderungen: + Fragmentierung - bekommt beispielsweise ein Prozess für die komplette Laufzeit eine festen Speichergröße zugeordnet, die kleine als die maximal benötigte ist, so erzeugt der Prozess ständig Seitenfehler obwohl u.u. noch freie Seitenrahmen auf dem System zur Verfügung stehen. + dynamische Aufteilung des Speichers
25 25 Gemeinsame Seiten Führen zwei Prozesse das selbe Programm aus, ist es effizienter Seiten gemeinsam zu nutzen, als mehrere Kopien der selben Seite im Speicher zu halten. Seiten auf die nur lesend zugegriffen wird, können gemeinsam genutzt werden. Seiten auf die auch schreibend zugegriffen wird ist eine gemeinsame Nutzung in der Regel nicht möglich. -> Einfache Lösung: Zwei getrennte Adressräume für Daten und Programmcode. alle Prozess nutzen die Pagetables für den Programmcode gemeinsam getrennte Seitentabellen für die Daten
26 26 Zusammenfassung Ziele: unendlich {groß, schnell, billig}, -->Zielkonflikte Verwaltung des physischen Speichers: Interne und externe Fragmentierung Lokale und globale Listenverwaltung Buddy System Virtueller Speicher: Segmentierung: Seitenorientierung: + private Adressräume - Segment muss in physischen Speicher passen + riesiger linearer Adressraum - Schutz, Problem der Seitentabellen Seitenersetzungsstrategien Global / Lokal
27 27 Speicherverwaltung Die Kosten-Leistungs-Perspektive sehr teuer sehr billig sehr schnell schnell langsam sehr langsam registers scratchpad caches RAM ROM Disk DVD-ROM CD-ROM Tape on-chip on-board Hintergrund einzelner CPU Zyklus einzelner in-/ externer Buszyklus ms-minutes 0, sec 0, sec 0,001 sec
28 28 Typische Cache Hierarchie Die von der CPU gelieferte Adresse wird mit den im Cache gespeicherten Adressen verglichen. Gleichzeitig wird der Hauptspeicher adressiert. Liegt das adressierte Speicherwort im Cache (Treffer, Hit) wird es in die CPU geladen. Der Hauptspeicherzugriff wird abgebrochen. Liegt das adressierte Speicherwort nicht im Cache (Nicht-Treffer, Miss) wird es (zusammen mit anderen Speicherworten) in den Cache und die CPU geladen. Ist der Cache vollständig belegt, müssen Speicherworte ausgelagert werden. CPU-Gehäuse CPU-Chip L1-I MMU L1-D Register 1 kb sofort L1 Cache 64 kb 4 Zyklen L2 Cache 256 kb 10 Zyklen.. Arbeitsspeicher 16 GB 200 Zyklen Festspeicher??? > Daten L3 Cache L2 Cache I+D Speicher Bus Hauptspeicher
29 29 Das Lokalitätsprinzip zeitliche Lokalität: wenn ein Speicherwort benutzt wurde wird es mit hoher Wahrscheinlichkeit nach einem "kurzen" Zeitintervall wieder benutzt. räumliche Lokalität: wenn ein Speicherwort benutzt wurde werden Speicherworte der (Adressen-) Umgebung mit hoher Wahrscheinlichkeit auch genutzt Grund: Sequentielle Programmausführung: Unterbrechung lediglich durch im Quelltext vorkommende Verzweigungen nachfolgende Befehle werden also sehr wahrscheinlich ebenfalls verarbeitet. Verzweigungen finden dabei zu großen Teilen nur in Schleifen und Prozeduren statt, welche häufig mehrmals wiederholt ausgeführt werden. Verzweigungen zu entfernten Adressen, welche die Lokalität verletzen, sind dabei relativ selten.
30 30 Quantifizierung der Lokalität die Trefferrate Trefferrate: h = Anzahl der Treffer Anzahl der Gesamtzugriffe 100% Fehl-Rate: m = oder Miss-Rate Anzahl der Nicht-Treffer Anzahl der Gesamtzugriffe 100% Durchschnittliche Zugriffszeit : T AV = (h T cache ) + (m T HS ) h = 90, T cache = 1 ns, T HS = 50 ns h = 99, T cache = 1 ns, T HS = 50 ns T AV = (0,9 1) + (0,1 50 ) = 5,9 ns T AV = (0,99 1) + (0,01 50 ) = 1,49 ns
31 31 Typen von Fehlraten Compulsory The very first access to a block cannot be in the cache, so the block must be brought into the cache. Compulsory misses are those that occur even if you had an infinite cache. Capacity If the cache cannot contain all the blocks needed during execution of a program, capacity misses (in addition to compulsory misses) will occur because of blocks being discarded and later retrieved. Conflict If the block placement strategy is not fully associative, conflict misses (in addition to compulsory and capacity misses) will occur because a block may be discarded and later retrieved if conflicting blocks map to its set. Computer Architecture A Quantitative Approach, Hennessy, Patterson
32 32 4 Fragen zum Cache 1. Wie kann der sehr große Adressraum des Hauptspeichers auf die wenigen Einträge im Cache abgebildet werden? oder: wohin wird ein Datenblock im Cache eingelagert? 2. Wie wird ein Datenblock im Cache gefunden? oder ist der adressierte Block auch der gesuchte Block? 3. Wann und wie werden Dateblöcke im Cache ersetzt? 4. Was passiert bei Schreibzugriffen? oder: wie wird die Übereinstimmung zwischen Cache und Hauptspeicher sichergestellt?
33 (FFFFFF...) FF 33 Abbildungsproblem Physische Adresse von CPU?? 60 ns Adresse Cache 2Bit Daten 1 ns Cache Hauptspeicher 1. alle Bits der Adresse werden genutzt (assoziativer Cache (Hardware)) 2. Teile der Adresse werden genutzt (Hashing) ( ) 00
34 34 (Voll-)assoziativer Cache Adresse (Suchschlüssel) Ein beliebiger Eintrag kann von jeder Adresse belegt werden. Bei jedem Speicherbefehl werden alle Einträge parallel auf einen Treffer durchsucht Treffer
35 35 Suche im vollassoziativen Cache Suchschlüssel (Adresse) Eintrag Hardware n-mal vorhanden Treffer + sehr schnell + wenig Verwaltungsaufwand, alle Einträge können universell verwendet werden - sehr aufwändig durch den Komparator für jeden Eintrag - wurde/wird für sehr kleine Caches genutzt, z.b. zur Adressübersetzung
36 36 Einfach direkt abbildender Cache (direct mapped) Hash- Tag Hash- Index least significant bits! Adresse miss tag Daten Probleme: Schlechte Ausnutzung des Cache Adressraums Viele Kollisionen
37 37 Hash- Tag Hash- Index Offset Adresse Direkt abbildender Cache mit Blöcken Tag Daten = hit Die Unterteilung in die 3 wesentlichen Felder einer Adresse für direkt abbildende Caches Tag Block Adresse Index Block Offset
38 Adresse 4-Wege Mengen-assoziativer Cache tag data tag data tag data tag data set n x x x x x x x x x x x x x x x x set 0 = = = = hit 4:1 Multiplexer
39 39 Voll-assoziativer Cache: Block 12 kann überall eingelagert werden direkt abbildender Cache: Block 12 kann nur in Eintrag 4 eingelagert werden. (12 mod 8) 2fach-Mengen-assoziativer Cache: Block 12 kann überall in Set 0 eingelagert werden. (12 mod 4) Block # Cache set 0 set 1 set 2 set Block # Hauptspeicher Block #
40 40 Organisationsalternativen für Caches direkt tag data 2-Wege Mengen assoziativ 4-Wege Mengen assoziativ vollassoziativ
41 Hennessy, Patterson: Computer Architecture, Morgan-Kaufmann,2003 trägt..% zu totalen Fehl-Rate bei Cache Degree Total (KB) assoc. missrate Compulsory Capacity Conflict way % % % 4 2-way % % % 4 4-way % % % 4 8-way % % % 8 1-way % % % 8 2-way % % % 8 4-way % % % 8 8-way % % % 16 1-way % % % 16 2-way % % % 16 4-way % % % 16 8-way % % % 32 1-way % % % 32 2-way % % % 32 4-way % % % 32 8-way % % % 64 1-way % % % 64 2-way % % % 64 4-way % % % 64 8-way % % % way % % % way % % % way % % % way % % % way % % % way % % % way % % % way % % % way % % % way % % % ' way % % % way % % %
42 42 Implementierungsbeispiel
43 43 Verbesserung der Cache-Leistung Verminderung der Fehlrate Mehr Einträge, höherer Grad der Assoziativität, größere Cache- Blocks, getrennter Befehls- und Datencache, Compiler Unterstützung Verminderung des Fehlaufwands Prefetching, Victim Buffer Verminderung des Trefferaufwands Kleine und einfache Caches, Beschleunigung der Adreßumsetzung, Trace Cache
44 44 Bis zur nächsten Woche
Tutorium Rechnerorganisation
Woche 11 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu
MehrTechnische Realisierung (1)
Technische Realisierung () Einfachstes Modell: Prozess (Daten+Code) befindet sich im Hintergrundspeicher Bei teilweise eingelagerten Prozessen: Zusätzlich Teile im Hauptspeicher Logische Adressen überdecken
MehrQuiz. Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset.
Quiz Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset 32 Bit Adresse 31 3 29... 2 1 SS 212 Grundlagen der Rechnerarchitektur
MehrCache Grundlagen. Schreibender Cache Zugriff. SS 2012 Grundlagen der Rechnerarchitektur Speicher 22
Cache Grundlagen Schreibender Cache Zugriff SS 212 Grundlagen der Rechnerarchitektur Speicher 22 Eine einfache Strategie Schreibt man nur in den Cache, werden Cache und darunter liegender Speicher inkonsistent.
MehrRO-Tutorien 15 und 16
Tutorien zur Vorlesung Rechnerorganisation Tutorienwoche 10 am 29.06.2011 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft
MehrTechnische Informatik 1 - HS 2017
Institut für Technische Informatik und Kommunikationsnetze Prof. L. Thiele Technische Informatik 1 - HS 2017 Übung 11 Datum: 21. 22. 12. 2017 Virtueller Speicher 1 Performanz Gehen Sie von einem virtuellen
MehrSpeicherverwaltung (Swapping und Paging)
Speicherverwaltung (Swapping und Paging) Rückblick: Segmentierung Feste Einteilung des Speichers in einzelne Segmente 750k 0 Rückblick: Segmentierung Feste Einteilung des Speichers in einzelne Segmente
MehrVirtueller Speicher und Memory Management
Virtueller Speicher und Memory Management Speicher-Paradigmen Programmierer ein großer Adressraum linear adressierbar Betriebssystem eine Menge laufender Tasks / Prozesse read-only Instruktionen read-write
MehrBetriebssysteme Teil 10 B: Fragen rund um Seitenfehler
Betriebssysteme Teil 10 B: Fragen rund um Seitenfehler 1 Überlegungen Wenn wir einige Seiten eines Programms in den Speicher laden, brauchen wir eine Strategie, welche Seiten als nächstes geladen werden
MehrTeil 2: Speicherstrukturen
Inhalt Teil 2: Speicherstrukturen Hauptspeicher Cache Assoziativspeicher Speicherverwaltungseinheit ( Memory Management Unit ) 1 Virtueller Speicher Trennung von virtuellem Adreßraum (mit virtuellen Adressen)
MehrVirtueller Speicher WS 2011/2012. M. Esponda-Argüero
Virtueller Speicher WS / Virtuelle Speicher Bis jetzt sind wir davon ausgegangen, dass Prozesse komplett im Hauptspeicher gelagert werden. Speicherreferenzen sind nur logische Adressen, die dynamisch in
MehrÜbung Praktische Informatik II
Übung Praktische Informatik II FSS 2009 Benjamin Guthier Lehrstuhl für Praktische Informatik IV Universität Mannheim guthier@pi4.informatik.uni-mannheim.de 22.05.09 11-1 Heutige große Übung Ankündigung
MehrCache Blöcke und Offsets
Cache Blöcke und Offsets Ein Cache Eintrag speichert in der Regel gleich mehrere im Speicher aufeinander folgende Bytes. Grund: räumliche Lokalität wird wie folgt besser ausgenutzt: Bei Cache Miss gleich
MehrBetriebssysteme BS-S SS Hans-Georg Eßer. Foliensatz S: Speicherverwaltung. Dipl.-Math., Dipl.-Inform. v1.0, 2015/04/14
BS-S Betriebssysteme SS 2015 Hans-Georg Eßer Dipl.-Math., Dipl.-Inform. Foliensatz S: Speicherverwaltung v1.0, 2015/04/14 Betriebssysteme, SS 2015 Hans-Georg Eßer Folie S-1 Übersicht: BS Praxis und BS
Mehr(Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl
Übung zur Vorlesung Grundlagen Betriebssysteme und Systemsoftware (Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl (gbs-ws11@mailschlichter.informatik.tu-muenchen.de) http://www11.in.tum.de/veranstaltungen/grundlagenbetriebssystemeundsystemsoftwarews1112
Mehré Er ist software-transparent, d.h. der Benutzer braucht nichts von seiner Existenz zu wissen. Adreßbus Cache- Control Datenbus
4.2 Caches é Cache kommt aus dem Französischen: cacher (verstecken). é Er kann durch ein Anwendungsprogramm nicht explizit adressiert werden. é Er ist software-transparent, d.h. der Benutzer braucht nichts
MehrCache-Speicher. Design Digitaler Systeme. Prof. Dr.-Ing. Rainer Bermbach
Cache-Speicher Design Digitaler Systeme Prof. Dr.-Ing. Rainer Bermbach Übersicht Cache-Speicher Warum Cache-Speicher? Cache-Strukturen Aufbau und Organisation von Caches Cache-Architekturen Cache-Strategien
MehrWie groß ist die Page Table?
Wie groß ist die Page Table? Im vorigen (typischen) Beispiel verwenden wir 20 Bits zum indizieren der Page Table. Typischerweise spendiert man 32 Bits pro Tabellen Zeile (im Vorigen Beispiel brauchten
MehrBesprechung des 9. Übungsblattes Virtuelle Speicherverwaltung Aufgaben
Themen heute Besprechung des 9. Übungsblattes Virtuelle Speicherverwaltung Aufgaben Besprechung des 9. Übungsblattes Aufgabe 2 Ist in einer Aufgabe wie hier keine explizite Wortbreite angegeben, nicht
MehrGrundlagen der Rechnerarchitektur. Speicher
Grundlagen der Rechnerarchitektur Speicher Übersicht Speicherhierarchie Cache Grundlagen Verbessern der Cache Performance Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 2 Speicherhierarchie
Mehr5.5 Virtueller Speicher
5.5 Virtueller Speicher Wenn der reale Speicher sogar für einzelne Prozesse zu klein ist : Virtueller Speicher (virtual memory), ist beliebig groß, nimmt alle Prozesse auf, ist in gleichgroße Teile Seiten
MehrZwei Möglichkeiten die TLB zu aktualisieren
Zwei Möglichkeiten die TLB zu aktualisieren Die MMU kümmert sich um alles (Hardware-Lösung) sucht die p-entry wenn diese nicht da ist, behandelt direkt das TLB-miss zum Schluss wird die neue p-entry (virt
MehrGrundlagen der Informatik III Wintersemester 2010/ Vorlesung Dr.-Ing. Wolfgang Heenes
Grundlagen der Informatik III Wintersemester 2010/2011 15. Vorlesung Dr.-Ing. Wolfgang Heenes int main() { printf("hello, world!"); return 0; } msg: main:.data.asciiz "Hello, world!".text.globl main la
MehrSchreiben von Pages. Schreiben einer Page in den Swap Space ist sehr teuer (kostet millionen von CPU Zyklen).
Schreiben von Pages Schreiben einer Page in den Swap Space ist sehr teuer (kostet millionen von CPU Zyklen). Write Through Strategie (siehe Abschnitt über Caching) ist hier somit nicht sinnvoll. Eine sinnvolle
MehrBetriebssysteme I WS 2016/2017. Betriebssysteme / verteilte Systeme Tel.: 0271/ , Büro: H-B 8404
Betriebssysteme I WS 2016/2017 Betriebssysteme / verteilte Systeme rolanda.dwismuellera@duni-siegena.de Tel.: 0271/740-4050, Büro: H-B 8404 Stand: 2. Februar 2017 Betriebssysteme / verteilte Systeme Betriebssysteme
Mehr(Cache-Schreibstrategien)
Übungsblatt 2 Aufgabe 1 (Digitale Datenspeicher) 1. Nennen Sie einen digitalen Datenspeicher, der mechanisch arbeitet. 2. Nennen Sie zwei rotierende magnetische digitale Datenspeicher. 3. Nennen Sie zwei
MehrWunschvorstellung der Entwickler vom Speicher
Wunschvorstellung der Entwickler vom Speicher Unendlich groß Unendlich schnell Nicht flüchtig billig Obwohl sich der verfügbare Speicher laufend erhöht, wird immer mehr Speicher benötigt, als verfügbar
MehrVorlesung: Rechnerstrukturen, Teil 2 (Modul IP7)
Vorlesung: Rechnerstrukturen, Teil 2 (Modul IP7) Vorlesung: Rechnerstrukturen, Teil 2 (Modul IP7) J. Zhang zhang@informatik.uni-hamburg.de Universität Hamburg AB Technische Aspekte Multimodaler Systeme
MehrEchtzeitbetriebssysteme
Speicherverwaltung (Memory Management) Aufgaben der Memory-Management-Unit ist l der Speicherschutz und l die Adressumsetzung Wird durch Hardware unterstützt l Memory Management Unit (MMU) l MMU wird vom
MehrLeichtgewichtsprozesse
Leichtgewichtsprozesse häufiger Prozeßwechsel stellt in einem Betriebssystem eine hohe Belastung dar; auch erfordert die Generierung eines neuen Prozesses viele System-Resourcen in vielen Anwendungen werden
MehrLeichtgewichtsprozesse
Leichtgewichtsprozesse häufiger Prozeßwechsel stellt in einem Betriebssystem eine hohe Belastung dar; auch erfordert die Generierung eines neuen Prozesses viele System-Resourcen in vielen Anwendungen werden
MehrBetriebssysteme Kap J, Teil C: Paging, Pagereplacement
Betriebssysteme Kap J, Teil C: Paging, Pagereplacement 1 Welche Seite soll ausgelagert werden? Ein- / Auslagern benötigt Zeit Kontextwechsel erforderlich» Wechsel zu einem BS-Prozess, welcher für das Management
MehrIn heutigen Computern findet man schnellen/teuren als auch langsamen/billigen Speicher
Speicherhierarchie In heutigen Computern findet man schnellen/teuren als auch langsamen/billigen Speicher Register Speicherzellen, direkt mit der Recheneinheit verbunden Cache-Speicher Puffer-Speicher
MehrGrundlagen der Informatik III Wintersemester 2010/2011
Grundlagen der Informatik III Wintersemester 2010/2011 Wolfgang Heenes, atrik Schmittat 12. Aufgabenblatt 07.02.2011 Hinweis: Der Schnelltest und die Aufgaben sollen in den Übungsgruppen bearbeitet werden.
MehrPaging. Einfaches Paging. Paging mit virtuellem Speicher
Paging Einfaches Paging Paging mit virtuellem Speicher Einfaches Paging Wie bisher (im Gegensatz zu virtuellem Speicherkonzept): Prozesse sind entweder ganz im Speicher oder komplett ausgelagert. Im Gegensatz
MehrÜbung zu Einführung in die Informatik # 10
Übung zu Einführung in die Informatik # 10 Tobias Schill tschill@techfak.uni-bielefeld.de 15. Januar 2016 Aktualisiert am 15. Januar 2016 um 9:58 Erstklausur: Mi, 24.02.2016 von 10-12Uhr Aufgabe 1* a),
MehrLösung von Übungsblatt 2
Lösung von Übungsblatt 2 Aufgabe 1 (Digitale Datenspeicher) 1. Nennen Sie einen digitalen Datenspeicher, der mechanisch arbeitet. Lochstreifen, Lochkarte, CD/DVD beim Pressen. 2. Nennen Sie zwei rotierende
MehrLösung von Übungsblatt 2
Lösung von Übungsblatt 2 Aufgabe 1 (Digitale Datenspeicher) 1. Nennen Sie einen digitalen Datenspeicher, der mechanisch arbeitet. Lochstreifen, Lochkarte, CD/DVD beim Pressen. 2. Nennen Sie zwei rotierende
MehrGrob-Struktur des Prozessor-Speichersystems
2.3.2 Speicherstruktur (1) Grob-Struktur des Prozessor-Speichersystems Chipsatz (Erklärung s. später, Folie 104) 22.4.-27.5.2013, Folie 52 2.3.2 Speicherstruktur (2) Zugriff Prozessor zumeist auf schnelle
MehrSysteme I: Betriebssysteme Kapitel 8 Speicherverwaltung
Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung Version 21.12.2016 1 Inhalt Vorlesung Aufbau einfacher Rechner Überblick: Aufgabe, Historische Entwicklung, unterschiedliche Arten von Betriebssystemen
MehrÜbung zu Grundlagen der Betriebssysteme. 14. Übung
Übung zu Grundlagen der Betriebssysteme 14. Übung 29.01.2012 Aufgabe 1 Demand Paging a) Was wird unter dem Begriff Demand Paging verstanden? b) Was sind Vor- und Nachteile des Demand Paging? Bei Demand
MehrAdreßräume. Motivation. Seitenersetzung (Paging) Systemsoftware. = Referenzlokalität. Seite 2.1. Instruktionen werden wiederholt ausgeführt
Adreßräume Seitenersetzung (Paging) Motivation Instruktionen werden wiederholt ausgeführt Variablen werden wiederholt referenziert Gründe: Sequentielle Ausführung überwiegt Tatsächliche Prozedurverschachtelung
MehrBetriebssysteme (BS)
Betriebssysteme (BS) Virtueller Speicher Olaf Spinczyk Arbeitsgruppe Eingebettete Systemsoftware Lehrstuhl für Informatik 2 TU Dortmund Olaf.Spinczyk@tu-dortmund.de http://ess.cs.uni-dortmund.de/~os/ In
MehrHauptspeicherverwaltung - Memory Management
Hauptspeicherverwaltung - Memory Management Operating Systems I SS21 Prof. H.D.Clausen - unisal 1 Speicherhierarchie Verarbeitung cache Sekundär- Speicher Primär- Speicher ALU SS21 Prof. H.D.Clausen -
MehrRO-Tutorien 17 und 18
RO-Tutorien 17 und 18 Tutorien zur Vorlesung Rechnerorganisation Christian A. Mandery TUTORIENWOCHE 12 AM 19.07.2012 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der
Mehr7. Speicherverwaltung
7. Speicherverwaltung Ziele Zuteilung des Arbeitsspeicher Abbildung der symbolischen Adresse auf die physikalische Adresse Adress-Transformation Symbolische Adresse verschiebbare Adresse physikalische
MehrLinux Paging, Caching und Swapping
Linux Paging, Caching und Swapping Inhalte Paging Das Virtuelle Speichermodell Die Page Table im Detail Page Allocation und Page Deallocation Memory Mapping & Demand Paging Caching Die verschiedenen Caches
MehrGrundlagen der Informatik III Wintersemester 2010/2011
Grundlagen der Informatik III Wintersemester 21/211 Wolfgang Heenes, atrik Schmittat 12. Aufgabenblatt mit Lösungsvorschlag 7.2.211 Hinweis: Der Schnelltest und die Aufgaben sollen in den Übungsgruppen
Mehr2.3 Prozessverwaltung
Realisierung eines Semaphors: Einem Semaphor liegt genau genommen die Datenstruktur Tupel zugrunde Speziell speichert ein Semaphor zwei Informationen: Der Wert des Semaphors (0 oder 1 bei einem binären
MehrGrundlagen der Rechnerarchitektur
Grundlagen der Rechnerarchitektur Speicher Übersicht Speicherhierarchie Cache Grundlagen Verbessern der Cache Performance Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 2 Speicherhierarchie
MehrKonzepte von Betriebssystemkomponenten Referat am Thema: Adressräume, Page Faults, Demand Paging, Copy on Write Referent: Johannes Werner
Konzepte von Betriebssystemkomponenten Referat am 24.11.2003 Thema: Adressräume, Page Faults, Demand Paging, Copy on Write Referent: Johannes Werner Gliederung Adressräume Page Faults Demand Paging Copy
MehrTechnische Informatik II Wintersemester 2002/03 Sommersemester 2001. Heiko Holtkamp Heiko@rvs.uni-bielefeld.de
Technische Informatik II Wintersemester 2002/03 Sommersemester 2001 Heiko Holtkamp Heiko@rvs.uni-bielefeld.de Speicher ist eine wichtige Ressource, die sorgfältig verwaltet werden muss. In der Vorlesung
MehrRechnergrundlagen SS Vorlesung
Rechnergrundlagen SS 2007 13. Vorlesung Inhalt Cache Lesen Schreiben Überschreiben Memory Management Unit (MMU) Translation Lookaside Buffer (TLB) Klausurvorbereitung Inhalte der Klausur Rechnergrundlagen
Mehr, 2014W Übungsgruppen: Mo., Mi.,
VU Technische Grundlagen der Informatik Übung 7: Speichermanagement 183.579, 2014W Übungsgruppen: Mo., 12.01. Mi., 14.01.2015 Aufgabe 1: Cache-Adressierung Ein Prozessor mit einer Adresslänge von 20 Bit
MehrLinker: Adreßräume verknüpfen. Informationen über einen Prozeß. Prozeß-Erzeugung: Verwandtschaft
Prozeß: drei häufigste Zustände Prozeß: anatomische Betrachtung jeder Prozeß verfügt über seinen eigenen Adreßraum Sourcecode enthält Anweisungen und Variablen Compiler überträgt in Assembler bzw. Binärcode
MehrCPU. Memory. Highest. Fastest. Smallest. Memory. Biggest. Lowest
Speed CPU Size Cost ($/bit) Fastest Memory Smallest Highest Memory Slowest Memory Biggest Lowest Processor Data are transferred CPU Levels in the memory hierarchy Level Level 2 Increasing distance from
MehrSpeicher. Speicher. Speicherhierarchie. Speicher. Interessante Zahlen:
Übersicht 1 Einleitung Hauptspeicher 2 Hauptspeicher 3 Caches, Cache-Kohärenz Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009
MehrLösungsvorschlag zur 6. Übung
rof. Frederik Armknecht Sascha Müller Daniel Mäurer Grundlagen der Informatik 3 Wintersemester 9/1 Lösungsvorschlag zur 6. Übung 1 räsenzübungen 1.1 Schnelltest a) Caches und virtueller Speicher können
MehrGrundlagen der Rechnerarchitektur. Speicher
Grundlagen der Rechnerarchitektur Speicher Übersicht Speicherhierarchie Cache Grundlagen Verbessern der Cache Performance Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 2 Speicherhierarchie
MehrMemory Management. Peter Puschner Institut für Technische Informatik peter@vmars.tuwien.ac.at
Memory Management Peter Puschner Institut für Technische Informatik peter@vmars.tuwien.ac.at 1 Speicherverwaltung Effektive Aufteilung und Verwaltung des Arbeitsspeichers für BS und Programme Anforderungen
MehrProseminar Konzepte von Betriebssystem- Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging
Proseminar Konzepte von Betriebssystem- Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging Grundlegende Bedeutung von Speicheradressierung: Wie sind die Daten auf Dem Speicher
MehrSpeicherorganisation
Speicherorganisation John von Neumann 1946 Ideal wäre ein unendlich großer, undendlich schneller und undendlich billiger Speicher, so dass jedes Wort unmittelbar, d.h. ohne Zeitverlust, zur Verfügung steht
MehrSysteme I: Betriebssysteme Kapitel 8 Speicherverwaltung. Maren Bennewitz
Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung Maren Bennewitz Version 29.1.214 1 Inhalt Vorlesung Aufbau einfacher Rechner Überblick: Aufgabe, Historische Entwicklung, unterschiedliche Arten
MehrLösung von Übungsblatt 5
Lösung von Übungsblatt 5 Aufgabe 1 (Speicherverwaltung) 1. Bei welchen Konzepten der Speicherpartitionierung entsteht interne Fragmentierung? Statische Partitionierung f Dynamische Partitionierung Buddy-Algorithmus
MehrSpeicherverwaltung. Design Digitaler Systeme. Prof. Dr.-Ing. Rainer Bermbach
Speicherverwaltung Design Digitaler Systeme Prof. Dr.-Ing. Rainer Bermbach Übersicht Speicherverwaltung Virtueller Speicher Memory Management Unit Segmentierung Paging Kombination Segmentierung/ Paging
Mehr5. Aufgabenblatt Speicherverwaltung
Faculty of Computer Science Institute for System Architecture, Operating Systems Group Betriebssysteme und Sicherheit, WS 0/. Aufgabenblatt Speicherverwaltung Geplante Bearbeitungszeit: drei Wochen Aufgabe.
MehrBesprechung des 8. Übungsblattes Einführung in Caches Cache-Organisation Cache-Ersetzungsstrategien Aufgaben (an der Tafel) Testklausur
Themen heute Besprechung des 8. Übungsblattes Einführung in Caches Cache-Organisation Cache-Ersetzungsstrategien Aufgaben (an der Tafel) Testklausur Besprechung des 8. Übungsblattes Aufgabe 2.6. In diesem
MehrEinführung in die technische Informatik
Einführung in die technische Informatik Christopher Kruegel chris@auto.tuwien.ac.at http://www.auto.tuwien.ac.at/~chris Betriebssysteme Aufgaben Management von Ressourcen Präsentation einer einheitlichen
MehrSharing und invertierte Seitentabellen
Sharing und invertierte Seitentabellen Adressräume Seite Kachel / Rahmen MMU Hardware schwierig, da nur eine virtuelle Adresse pro Kachel Hauptspeicher z. B. 512 MB Betriebssysteme WS 2012, Speicher 68
MehrRO-Tutorien 15 und 16
Tutorien zur Vorlesung Rechnerorganisation Tutorienwoche 11 am 06.07.2011 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft
MehrFreispeicherverwaltung Martin Wahl,
Freispeicherverwaltung Martin Wahl, 17.11.03 Allgemeines zur Speicherverwaltung Der physikalische Speicher wird in zwei Teile unterteilt: -Teil für den Kernel -Dynamischer Speicher Die Verwaltung des dynamischen
Mehr, 2015W Übungsgruppen: Mo., Mi.,
VU Technische Grundlagen der Informatik Übung 7: Speichermanagement 183.579, 2015W Übungsgruppen: Mo., 11.01. Mi., 13.01.2016 Aufgabe 1: Cache-Adressierung Ihr Cachingsystem soll 32 GiB an Speicher auf
MehrBetriebssysteme. Speicherverwaltung - Grundlegende Konzepte. Sommersemester 2014 Prof. Dr. Peter Mandl. Prof. Dr. Peter Mandl Seite 1.
Speicherverwaltung - Grundlegende Konzepte Sommersemester 2014 Prof. Dr. Peter Mandl Prof. Dr. Peter Mandl Seite 1 Gesamtüberblick 1. Einführung in 2. Betriebssystemarchitekturen und Betriebsarten 3. Interruptverarbeitung
MehrSpeicherarchitektur (1)
Speicherarchitektur () Die 3 wichtigsten Speichertechnologien: Technologie Typische Zugriffszeiten $ pro Megabyte 997 SRAM 5 25 ns $00 $250 DRAM 60 20 ns $5 $0 Magnetplatten 0 20 Millionen ns $0,0 $0,20
MehrAbbilden von virtuellen auf physikalische Adressen
Abbilden von virtuellen auf physikalische Adressen Virtuelle Adresse 31 30 29 28 27... 15 14 13 12 11 10 9 8... 3 2 1 0 Virtuelle Seitennummer Seiten Offset Translation Physikalische Adresse 29 28 27...
Mehr8. Swapping und Virtueller Speicher
8. Swapping und Virtueller Speicher Der physikalische Adreßraum wird weiter abgebildet auf Arbeitsspeicher und Plattenspeicher. Prozesse (deren benutzte Seiten) die nicht laufen (und bald nicht laufen)
MehrKonzepte von Betriebssystem- Komponenten Olessia Usik 20. Juni 2005
Konzepte von Betriebssystem- Komponenten Olessia Usik olessia@freenet.de 20. Juni 2005 1 GROß 2 SCHNELL UNENDLICH Gliederung 1. Einleitung 2. Swapping 3. Virtuelle Speicherverwaltung 3.1 Segmentorientierter
MehrSysteme I: Betriebssysteme Kapitel 8 Speicherverwaltung
Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung Version 11.01.2017 1 Inhalt Vorlesung Aufbau einfacher Rechner Überblick: Aufgabe, historische Entwicklung, unterschiedliche Arten von Betriebssystemen
MehrTechnische Informatik II (TI II) (8) Speicherverwaltung. Sebastian Zug Arbeitsgruppe: Embedded Smart Systems
1 Technische Informatik II (TI II) (8) Speicherverwaltung Sebastian Zug Arbeitsgruppe: Embedded Smart Systems 2 Fragen an die Veranstaltung Nach welchen Merkmalen lässt sich der Speicher in einem Rechner
MehrGrundlagen der Informationsverarbeitung:
Grundlagen der Informationsverarbeitung: Speicherhierarchie Prof. Dr.-Ing. habil. Ulrike Lucke Durchgeführt von Prof. Dr. rer. nat. habil. Mario Schölzel Maximaler Raum für Titelbild (wenn kleiner dann
Mehr(Prüfungs-)Aufgaben zum Thema Speicherverwaltung
(Prüfungs-)Aufgaben zum Thema Speicherverwaltung 1) Ein Betriebssystem mit virtueller Speicherverwaltung arbeite mit 32 Bit langen virtuellen Adressen einer Seitengröße von 4KB zweistufigem Paging, wobei
MehrInhaltsübersicht. Speicherverwaltung Teil I. Motivation. Prinzipielle Arten der Speicherverwaltung
Speicherverwaltung Teil I Hard- und Software-Komponenten zur Speicherverwaltung Inhaltsübersicht Zusammenhängende Speicherzuteilung Partitionen fester Größe Partitionen variabler Größe Methoden zur Verwaltung
MehrSpeicher- und Cacheverwaltung unter Linux. Ralf Petring & Guido Schaumann
Speicher- und Cacheverwaltung unter Linux Ralf Petring & Guido Schaumann Übersicht Virtueller Adressraum Virtuelle Speicheraufteilung Reale Speicheraufteilung Speicherverwaltung Speicherzugriff Auslagerungsstrategien
MehrSpeicherhierarchie, Caches, Consistency Models
Speicherhierarchie, Caches, Consistency Models Maximilian Langknecht Lehrstuhl für Rechnerarchitektur Betreuer: Prof. Dr. Ulrich Brüning 1 Inhaltsverzeichnis Speicherhierarchie Warum gibt es Speicherhierarchie?
Mehr5 Kernaufgaben eines Betriebssystems (BS)
5 Kernaufgaben eines Betriebssystems (BS) Betriebssystem ist eine Menge von Programmen, die die Abarbeitung anderer Programme auf einem Rechner steuern und überwachen, insbesondere verwaltet es die Hardware-Ressourcen
MehrBetriebssysteme 1. Thomas Kolarz. Folie 1
Folie 1 Betriebssysteme I - Inhalt 0. Einführung, Geschichte und Überblick 1. Prozesse und Threads (die AbstrakFon der CPU) 2. Speicherverwaltung (die AbstrakFon des Arbeitsspeichers) 3. Dateisysteme (die
MehrFachbericht Thema: Virtuelle Speicherverwaltung
Fachbericht 15.10.99 1 HINTERGRÜNDE/ MOTIVATION 2 2 FUNKTIONEN DER SPEICHERVERWALTUNG 2 3 ARTEN DER SPEICHERVERWALTUNG 2 3.1 STATISCHE SPEICHERVERWALTUNG 2 3.2 DYNAMISCHE SPEICHERVERWALTUNG 3 3.2.1 REALER
MehrSysteme I: Betriebssysteme Kapitel 8 Speicherverwaltung
Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung Version 16.1.217 1 Inhalt Vorlesung Aufbau einfacher Rechner Überblick: Aufgabe, historische Entwicklung, unterschiedliche Arten von Betriebssystemen
MehrTechnische Informatik 1 - Übung & 22. Dezember Philipp Miedl
Technische Informatik 1 - Übung 11 21. & 22. Dezember 2017 Philipp Miedl Philipp Miedl 21.12.2017 22.12.2017 1 Motivation Aufteilen des Hauptspeichers auf mehrere Prozesse Philipp Miedl 21.12.2017 22.12.2017
MehrBetriebssysteme Sommersemester Betriebssysteme. 5. Kapitel. Adressumsetzung. Dr. Peter Tröger / Prof. M. Werner. Professur Betriebssysteme
Betriebssysteme Sommersemester 2017 Betriebssysteme 5. Kapitel Adressumsetzung Dr. Peter Tröger / Prof. M. Werner Professur Betriebssysteme 5.1 Speicher schneller, teurer, kleiner Betriebssysteme Adressumsetzung
MehrBesprechung der Probeklausur Übungsscheine, inoffizielle Evaluation Übungsaufgaben Noch Fragen?
Themen heute Besprechung der Probeklausur Übungsscheine, inoffizielle Evaluation Übungsaufgaben Noch Fragen? Besprechung der Probeklausur Probeklausur wird jetzt ausgeteilt Notenschlüssel: 45 37,5 Punkte:
Mehr9) Speicherverwaltung
Inhalte Speicherhierarchien Speicherzuteilung Adressbildung Lineare Adressbildung mit statischer/dynamischer Zuteilung (Segmentierung) Kompaktifizierung Lineare Adressbildung mit virtueller Adressierung
MehrTutorium Rechnerorganisation
Woche 10 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu
Mehr