Verteidigung der Bachelorarbeit, Willi Mentzel
|
|
- Heidi Schuler
- vor 5 Jahren
- Abrufe
Transkript
1 Verteidigung der Bachelorarbeit, Willi Mentzel
2 Motivation U.S. Energy Consumption Breakdown 3x Durchschnittliche Leistungsaufnahme 114 Millionen kw Hohes Optimierungspotential 2
3 Ziele für Energieoptimierung Hardware muss Möglichkeiten zur Leistungsaufnahmeregulation bieten 3
4 Möglichkeiten der Hardware Anpassung der Taktfrequenz Abschaltung von Kernen Einsatz spezialisierter Hardware 4
5 Übersicht Heterogene Hardware Klasse Beschreibung Beispiele Intel i7 4770k General Purpose CPU Viele gleiche große Kerne ARM Cortex-A15 ARM Cortex-A7 GPU (Graphics Processing Unit) SMP/AMP (Symmetric Multiprocessing) FPGA (Field Programmable Gate Array) ASIC (Application-specific Integrated Circuit) Viele kleine Kerne, die dasselbe machen Verschiedene Kerne und Speicheranbindung Ein spezifischer austauschbarer Algorithmus Ein einziger spezifischer Algorithmus Nvidia 770 GTX Odroid XU3 NUMA-Systeme XEON Phi Altera Stratix IV Xilinx Spartan Signalprozessoren Ethernet-Chips 5
6 Odroid XU3 - Hardwareübersicht 6
7 Odroid XU3 Prozessoren im Detail Kern-Cluster Klein Groß Bezeichnung Cortex-A7 Cortex-A15 #Kerne 4 4 Taktfrequenz 0,2-1,4 GHz 0,2-2,0 GHz Befehlssatz NEON v2 + VFP v4 NEON v2 + VFP v4 L1 Cache 32 KB 32 KB L2 Cache 512 KB 2 MB Out-of-Order Execution nein ja Execution Pipelines 1 3 7
8 Operationsmodus Cluster Switching Mode HMP Mode 8
9 Speicherbandbreite (Performance) 32KB 512KB 32KB 2MB L1 L2 L1 L2 Kleine Kerne Zuschalten von mehr als einem großen Kern, bringt nicht viel Performancegewinn! Große Kerne 9
10 Odroid XU3 - Hardwareübersicht Big Little Memory GPU 10
11 Verbrauch im Idle-Modus Sensor Komponente Verbrauch [W] Anteil % armuv Große Kerne 0,93 76 kfcuv Kleine Kerne 0,17 21 memuv Hauptspeicher 0,03 1 g3duv Grafikchip 0,09 2 Summe alle 1,
12 Odroid XU3 - Hardwareübersicht 12
13 Verbrauch [W] Genauigkeit der Messungen Kerne [W] Powermeter [W] Powermeter ohne Lüfter [W] Odroid-Lüfter Anzahl rechnender Kerne Abstand wird größer, weil Effizienz vom NT sinkt 13
14 Verbrauch [W] Allgemeines Energieprofil Read Compute Geringer Energieverbrauch Hoher Energieverbrauch Anz. Kerne 14
15 Energieeffizienz[M/W] Energieeffizienz [1/W] Variierende Frequenzen kl. Kerne gr. Kerne Read Schnittpunkt bei 1400 MHz Taktfrequenz [MHz] 2 1,5 kl. Kerne gr. Kerne Compute 1 0,5 Kleine Kerne sind immer energieeffizienter Taktfrequenz [MHz] 15
16 Abhängigkeiten zwischen Kernen Frequenz großer Kerne (IDLE) wird variiert (kl. Kerne arbeiten bei 1400 MHz) Read Compute Frequenz kleiner Kerne (IDLE) wird variiert (gr. Kerne arbeiten bei 2000 MHz) Read Compute 16
17 Energiemodell 17
18 Energieprofil Benchmark 18
19 Energieprofil Benchmark 19
20 Simulation von Datenbankoperatoren Sequentieller Speicherzugriff (DB Scan) Wahlfreier Speicherzugriff (Index) Rechenlastig (In-Cache) 2 1, 2 2, 2 3,,
21 Energieprofil Rechenlastig Durchmesser: Anzahl Kerne Farbe: Frequenz Kleine Kerne Große Kerne 21
22 Energieprofil Rechenlastig Nur kleine Kerne Nur große Kerne 22
23 Energieprofile im Vergleich Rechenlastig Wahlfrei lesen Wahlfrei schreiben Sequentiell lesen Sequentiell schreiben 23
24 Fazit Viele Effekte erschweren es Energiemodell zu erstellen Effekte für diese Hardware spezifisch nicht übertragbar Deshalb: Erstellung von Energieprofilen Grundlage für Energy-Control Loop Kleine Kerne sind energieeffizienter Große werden benötigt, um Performanceenpässe abzufangen 24
BACHELORARBEIT. Informatik Lehrstuhl für Datenbanken. Energieeffiziente Disposition von Datenbankoperatoren auf ARM big.little Architekturen
Informatik Lehrstuhl für Datenbanken BACHELORARBEIT Energieeffiziente Disposition von Datenbankoperatoren auf ARM big.little Architekturen Willi-Wolfram Frank Gilbert Mentzel Geboren am 16.8.199 in Berlin
MehrLEISTUNGSVERGLEICH VON FPGA, GPU UND CPU FÜR ALGORITHMEN ZUR BILDBEARBEITUNG PROSEMINAR INF-B-610
LEISTUNGSVERGLEICH VON FPGA, GPU UND CPU FÜR ALGORITHMEN ZUR BILDBEARBEITUNG PROSEMINAR INF-B-610 Dominik Weinrich dominik.weinrich@tu-dresden.de Dresden, 30.11.2017 Gliederung Motivation Aufbau und Hardware
MehrRessourceneffiziente Informationsverarbeitung Universität Bielefeld, CITEC, AG-KS Martin Kaiser.
Ressourceneffiziente Informationsverarbeitung Universität Bielefeld, CITEC, AG-KS Martin Kaiser www.its-owl.de Ressourceneffiziente Informationsverarbeitung Anwendungsdomänen Verkehrstechnik IKT Medizintechnik
MehrGrafikkarten-Architektur
> Grafikkarten-Architektur Parallele Strukturen in der GPU Name: Sebastian Albers E-Mail: s.albers@wwu.de 2 > Inhalt > CPU und GPU im Vergleich > Rendering-Pipeline > Shader > GPGPU > Nvidia Tesla-Architektur
MehrSystem on a chip - SoC. Technische Informatik WS 2016/17 Master Elektro-und Informationstechnik Patrick Müller
System on a chip - SoC Technische Informatik WS 2016/17 Master Elektro-und Informationstechnik Patrick Müller Überblick SoC System on a chip Vorteile/Implementierungsgründe Raspberry Pi Broadcom BCM 2837
MehrRechnerstrukturen, Teil 2
12 Rechnerstrukturen, Teil 2 Vorlesung 4 SWS WS 17/18 2.6 Prozessortrends (Erweiterung von 2.3) Prof. Dr. Jian-Jia Chen Fakultät für Informatik Technische Universität Dortmund jian-jia.chen@cs.uni-.de
MehrMarc Simons Proseminar Technische Informatik Institut für Informatik, Betreuer Prof. Dr. Marcel Kyas
Marc Simons Proseminar Technische Informatik Institut für Informatik, Betreuer Prof. Dr. Marcel Kyas Eine Liste von Komponenten für einen Home Theatre PC Was ist ein HTPC HTPC (Home Theatre PC) auf Deutsch:
MehrSeminar Multicore-Programmierung
Multicore- und GPGPU-Architekturen Fakultät für Informatik und Mathematik Universität Passau 04. November 2010 APUs / 1 / 39 Inhaltsverzeichnis I APUs / APUs / 2 / 39 Inhaltsverzeichnis II APUs / 3 / 39
MehrLeistungsverteilung im Rechner
Leistungsverteilung im Rechner Christian Möde Seminar Green IT 1 Ausgangssituation Green IT ist schwer in Mode Angeheizt durch steigende Energiepreise, sowie die Klimaschutzdiskussion Mitte 2008: erstmals
MehrOpenCL. OpenCL. Boris Totev, Cornelius Knap
OpenCL OpenCL 1 OpenCL Gliederung Entstehungsgeschichte von OpenCL Was, warum und überhaupt wieso OpenCL CUDA, OpenGL und OpenCL GPUs OpenCL Objekte Work-Units OpenCL Adressbereiche OpenCL API Codebeispiel
MehrN Bit Binärzahlen. Stelle: Binär-Digit:
N Bit Binärzahlen N Bit Binärzahlen, Beispiel 16 Bit: Stelle: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 Binär-Digit: 0 0 1 0 1 0 0 1 1 1 0 0 1 0 0 0 Least Significant Bit (LSB) und Most Significant Bit (MSB)
MehrÜbersicht aktueller heterogener FPGA-SOCs
Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Übersicht aktueller heterogener FPGA-SOCs Vortrag zum Lehrstuhlseminar Tilo Zschau tilo.zschau@mailbox.tu-dresden.de
MehrProzessor- und Rechnerarchitekturen (Master)
Prozessor- und Rechnerarchitekturen (Master) Themen am 28.06.17: Semesterrückblick, Terminplanung Ihrer Vorträge ProRecArc17_V10 Ulrich Schaarschmidt HS Düsseldorf, SS 2017 V1 (5.4.): Termine + mögliche
MehrGeneral Purpose Computation on GPUs
General Purpose Computation on GPUs Matthias Schneider, Robert Grimm Universität Erlangen-Nürnberg {matthias.schneider, robert.grimm}@informatik.stud.uni-erlangen.de M. Schneider, R. Grimm 1 Übersicht
MehrHybride Apps DPR und Android auf dem Xilinx ZYNQ. Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm
Hybride Apps DPR und Android auf dem Xilinx ZYNQ Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm Konvergenz der Rechenplattformen Processing System Memory Interfaces 7 Series Programmable
MehrProzessor- und Rechnerarchitekturen (Master)
Prozessor- und Rechnerarchitekturen (Master) Themen am 10.05.17: ARM GPUs Graphic Processing Units und Ihr Einsatz in gängigen mobilen Geräten (ipad3, Samsung Galaxy SIII, Galaxy Tab 7.7) ProRecArc17_V5
MehrHochleistungsberechnungen für Industrie und Weltraum
Christian Federspiel Hochleistungsberechnungen für Industrie und Weltraum christian.federspiel@catalysts.at Stagnation seit 2005 Performance Parameter Entwicklung von 2005-2020 Taktfrequenz L1 / L2 Cache
MehrASIC-SYNTHESE DER SHAP-MIKROARCHITEKTUR
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur ASIC-SYNTHESE DER SHAP-MIKROARCHITEKTUR Vortrag zum großen Beleg Andrej Olunczek Andrej.Olunczek@mailbox.tu-dresden.de
MehrHigh Performance Embedded Processors
High Performance Embedded Processors Matthias Schwarz Hardware-Software-Co-Design Universität Erlangen-Nürnberg martin.rustler@e-technik.stud.uni-erlangen.de matthias.schwarz@e-technik.stud.uni-erlangen.de
MehrCPU, GPU und FPGA. CPU, GPU und FPGA Maximilian Bandle, Bianca Forkel 21. November 2017
CPU, GPU und FPGA, Bianca Forkel 21. November 2017 CPU, GPU und FPGA Inhalt CPU: Central Processing Unit GPU: Graphical Processing Unit FPGA: Field Programmable Gate Array 2 CPU Central Processing Unit
MehrTechnische Informatik 1
Technische Informatik 1 1 Einleitung Lothar Thiele Computer Engineering and Networks Laboratory Technische Informatik 1 2 Was ist Technische Informatik? A. Ralston, E.D. Reilly: Encyclopedia of Computer
MehrRST-Labor WS06/07 GPGPU. General Purpose Computation On Graphics Processing Units. (Grafikkarten-Programmierung) Von: Marc Blunck
RST-Labor WS06/07 GPGPU General Purpose Computation On Graphics Processing Units (Grafikkarten-Programmierung) Von: Marc Blunck Ablauf Einführung GPGPU Die GPU GPU Architektur Die Programmierung Programme
MehrVertiefungsrichtung Rechnerarchitektur
srichtung () ( für ) Prof. Dietmar Fey Ziele der srichtung RA Vertiefen des Verständnis vom Aufbau, Funktionsweise von Rechnern und Prozessoren Modellierung und Entwurf von Rechnern und Prozessoren ()
MehrGeorg Hager Regionales Rechenzentrum Erlangen (RRZE)
Erfahrungen und Benchmarks mit Dual- -Prozessoren Georg Hager Regionales Rechenzentrum Erlangen (RRZE) ZKI AK Supercomputing Karlsruhe, 22./23.09.2005 Dual : Anbieter heute IBM Power4/Power5 (Power5 mit
MehrCurrent and Emerging Architectures Multi-core Architectures and Programming
Current and Emerging Architectures Multi-core Architectures and Programming Adel El-Rayyes Hardware-Software-Co-Design, Friedrich-Alexander-Universität Erlangen-Nürnberg 9. Mai 2012 Inhalt Überblick über
MehrGPGPU mit NVIDIA CUDA
01.07.12 GPGPU mit NVIDIA CUDA General-Purpose on Formatvorlagecomputing des Graphics Processing durch Units Untertitelmasters mit KlickenCompute bearbeiten NVIDIA Unified Device Architecture Gliederung
MehrHardware Programmierbare Logik
Hardware Programmierbare Logik Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2010/2011 Hardware Programmierbare Logik 1/23
MehrASIC Application-Specific Integrated Circuit
ASIC Application-Specific Integrated Circuit Technische Informatik Henning Rob Sonntag, 21. Januar 2018 Agenda Einführung Schaltungsentwurf Arten von ASICs 21.01.2018 ASIC - Henning Rob 2 Agenda Einführung
MehrHochleistungsrechnen in Darmstadt: Der Lichtenberg- Hochleistungsrechner. Dr. Andreas Wolf. Gruppenleiter Hochleistungsrechnen Hochschulrechenzentrum
Hochleistungsrechnen in Darmstadt: Der Lichtenberg- Hochleistungsrechner Dr. Andreas Wolf Gruppenleiter Hochleistungsrechnen Hochschulrechenzentrum Überblick Randbedingungen der HPC Beschaffung an der
MehrSamsungs Exynos 5 Dual
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Samsungs Exynos 5 Dual Candy Lohse Dresden, 12.12.12 Gliederung 1. Motivation und
MehrOptimierungen der Lattice Boltzmann Methode auf x86-64 basierten Architekturen
Optimierungen der Lattice Boltzmann Methode auf x86-64 basierten Architekturen J. Treibig, S. Hausmann, U. Ruede 15.09.05 / ASIM 2005 - Erlangen Gliederung 1 Einleitung Motivation Grundlagen 2 Optimierungen
MehrGrundlagen der Spieleprogrammierung
Grundlagen der Spieleprogrammierung Teil I: 3D-Graphik Kapitel 8: Hardware Peter Sturm Universität Trier Outline 1. Übersicht und Motivation 2. Mathematische Grundlagen 3. Das Ideal: Photorealistisch (Raytracing,
MehrProzessorarchitektur SS2017 Rahmenbedingungen zum Praktikum
Prozessorarchitektur SS2017 Rahmenbedingungen zum Praktikum Vater, Frank Frohberg, Max 26.04.2017 Agenda 1 Rahmenbedingungen für das Praktikum 2 Überblick Designprozess 3 Einführung in VHDL 4 Bearbeitung
MehrHW/SW Codesign 5 - Performance
HW/SW Codesign 5 - Performance Martin Lechner e1026059 Computer Technology /29 Inhalt Was bedeutet Performance? Methoden zur Steigerung der Performance Einfluss der Kommunikation Hardware vs. Software
MehrAufbau und Funktionsweise eines Computers
Aufbau und Funktionsweise eines Computers Thomas Röfer Hardware und Software von Neumann Architektur Schichtenmodell der Software Zahlsysteme Repräsentation von Daten im Computer Praktische Informatik
Mehr. EMC Folie: 1 Prof. Dr.-Ing. Alfred Rozek Berlin. SoC. Rapid Prototyping VoIP
-Berlin EMC45 732002 Folie: 1 Prof Dr-Ing Alfred Rozek Berlin Schöne neue Welt (Brave New World; Aldous Huxley) -Berlin ebusiness ecommerce emobile mcommerce edesign Bluetooth SoC GSM GPRS UMTS Time-To-Market
MehrIm Bereich der Entwicklung und Herstellung von Prozessoren spielen
Prozessor (CPU) Allgemeines, Begriffe, Entwicklung Der Prozessor ist heutzutage das Herzstück fast eines jeden elektronischen Geräts. Er ist ein hochkomplexer Chip, der mit feinsten Halbleiterstrukturen
Mehrmehr als 25 Jahre PC-, Notebook- und Serverproduktion Servicecenter am Produktionsstandort hunderte Arbeitsplätze und 20% Ausbildungsquote KW 7/8
mehr als 25 Jahre PC-, Notebook- und Serverproduktion Servicecenter am Produktionsstandort hunderte Arbeitsplätze und 20% Ausbildungsquote KW 7/8 TERRA PreisUpdate KW 7/8 - Systeme NEU EOL NEU NEU NEU
MehrDer wahre Dickströmer
Embedded Systems II Themen am 05.12.2018: 32 Bit Controller für Embedded Systems (von Atmel) Einordnung der ARM Cortex M Familien Bitte OHP-/Tafel-Notizen selbst mitschreiben! ES218-V6 Ulrich Schaarschmidt
MehrEntwurf eines FPGA-Cores zur Simulationsbeschleunigung zeitkontinuierlicher Modelle im HiL Kontext
Entwurf eines FPGA-Cores zur Simulationsbeschleunigung zeitkontinuierlicher Modelle im HiL Kontext Till Fischer 03.11.2011 FZI Forschungszentrum Informatik Embedded Systems & Sensors Engineering (ESS)
MehrDer wahre Dickströmer
Embedded Systems II Themen am 17.05.2017: 32 Bit Controller für Embedded Systems (von Atmel) Einordnung der ARM Cortex M Familien Bitte OHP-/Tafel-Notizen selbst mitschreiben! ES217-V6 Ulrich Schaarschmidt
MehrUntersuchungen zur effizienten Implementierung eines mathematischen Algorithmus in einem FPGA am Beispiel eines Sudoku-Lösers
Fakultät Informatik - Institut für Technische Informatik - Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Vortrag zum Diplom Untersuchungen zur effizienten Implementierung eines mathematischen
MehrFakultätsname XYZ Fachrichtung XYZ Institutsname XYZ, Professur XYZ. Big.LITTLE-Processing mit ARM- Cortex-Prozessoren. E. Zenker
Fakultätsname XYZ Fachrichtung XYZ Institutsname XYZ, Professur XYZ Big.LITTLE-Processing mit ARM- Cortex-Prozessoren E. Zenker Dresden, 14.12.2011 TU Dresden, 14.12.11 Folie 2 von 21 Performance Video
MehrGPGPU Basiskonzepte. von Marc Kirchhoff GPGPU Basiskonzepte 1
GPGPU Basiskonzepte von Marc Kirchhoff 29.05.2006 GPGPU Basiskonzepte 1 Inhalt Warum GPGPU Streams, Kernels und Prozessoren Datenstrukturen Algorithmen 29.05.2006 GPGPU Basiskonzepte 2 Warum GPGPU? Performance
MehrPartitionierung von rechenintensiven Aufgaben zwischen FPGA und CPUs
Partitionierung von rechenintensiven Aufgaben zwischen FPGA und CPUs Embedded Computing Conference 2017 Tobias Welti, Dr. M. Rosenthal High Performance Embedded Platforms ZHAW Institute of Embedded Systems
Mehrmehr als 25 Jahre PC-, Notebook- und Serverproduktion Servicecenter am Produktionsstandort hunderte Arbeitsplätze und 20% Ausbildungsquote KW 37/38
mehr als 25 Jahre PC-, Notebook- und Serverproduktion Servicecenter am Produktionsstandort hunderte Arbeitsplätze und 20% Ausbildungsquote KW 37/38 TERRA PreisUpdate KW 37/38 - Systeme grösse 25.4 cm (10
MehrProzessor- und Rechnerarchitekturen (Master)
Prozessor- und Rechnerarchitekturen (Master) Themen am 17.05.17: ARM AMULET und Cortex - Familien Ulrich Schaarschmidt HS Düsseldorf, SS 2017 Literatur Wolf, Marilyn: High-Performance Embedded Computing
MehrVortrag zum Proseminar Architekturen der ARM CORTEX Familie
Vortrag zum Proseminar Architekturen der ARM OREX Familie Sebastian Krannich e 1 e nstitut für echnische nformatik http://www.inf.tu-dresden.de/e/ 11.06.2008 nhalt 1. Einleitung 2. ARM ortex Familie 3.
MehrAugust 2015 - Workstation Line Up Seite 1/5
August 2015 - Workstation Line Up Seite 1/5 Produktname HP Z1 G2 All-in-One Workstation Z230 Tower Workstation Produktnummer G1X47EA G1X41EA Preis Fr. 2'999.00 Fr. 1'899.00 Prozessor Intel Xeon E3-1226v3
MehrDatenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung
Datenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung Frederik Grüll, Udo Kebschull Infrastruktur und Rechnersysteme in der Informationsverarbeitung Goethe-Universität Frankfurt ZKI-Frühjahrstagung
MehrMulticore Herausforderungen an das Software-Engineering. Prof. Dr.-Ing. Michael Uelschen Hochschule Osnabrück 15.09.2010
Multicore Herausforderungen an das Software-Engineering Prof. Dr.-Ing. Michael Uelschen Hochschule Osnabrück 15.09.2010 Inhalt _ Motivation _ Herausforderung 1: Hardware _ Herausforderung 2: Software-Partitionierung
MehrDie Sandy-Bridge Architektur
Fakultät Informatik - Institut für Technische Informatik - Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Die Sandy-Bridge Architektur René Arnold Dresden, 12. Juli 2011 0. Gliederung 1.
Mehrmehr als 25 Jahre PC-, Notebook- und Serverproduktion Servicecenter am Produktionsstandort hunderte Arbeitsplätze und 20% Ausbildungsquote KW 13/14
mehr als 25 Jahre PC-, Notebook- und Serverproduktion Servicecenter am Produktionsstandort hunderte Arbeitsplätze und 20% Ausbildungsquote KW 13/14 TERRA PreisUpdate KW 13/14 - Systeme EOL NEU 24.6 cm
MehrImplementierungsansätze für ein FPGA basiertes Multiprozessor. Marco Kirschke INF-M1 Anwendung 1 - Wintersemester 2009/2010 25.
Implementierungsansätze für ein FPGA basiertes Multiprozessor System INF-M1 Anwendung 1 - Wintersemester 2009/2010 25. November 2009 Inhalt Motivation FPGA-based Embedded Systems Entwurfsübersicht zu MPSoC
MehrEyeCheck Smart Cameras
EyeCheck Smart Cameras 2 3 EyeCheck 9xx & 1xxx Serie Technische Daten Speicher: DDR RAM 128 MB FLASH 128 MB Schnittstellen: Ethernet (LAN) RS422, RS232 (nicht EC900, EC910, EC1000, EC1010) EtherNet / IP
MehrAufbau und Funktionsweise eines Computers
Aufbau und Funktionsweise eines Computers Thomas Röfer Hardware und Software von Neumann Architektur Schichtenmodell der Software Zahlsysteme Repräsentation von Daten im Computer Hardware Prozessor (CPU)
MehrABLEITUNG ZUSÄTZLICHER STEUERGRÖSSEN FÜR DIE STRAHLFORMUNG IN EINEM LASER-SCANNER IM ECHTZEITBETRIEB
Fakultät Informatik, Institut für Technische Informatik ABLEITUNG ZUSÄTZLICHER STEUERGRÖSSEN FÜR DIE STRAHLFORMUNG IN EINEM LASER-SCANNER IM ECHTZEITBETRIEB Studienarbeit Patrick Schöps Dresden, 09.02.2017
MehrProf. Dr.-Ing. Peter Schulz
Wahlpflichtfächer für Antriebe und Automation Motivation: Antriebe Antriebssysteme enthalten Mess- und Regelkreise, z.b.: - Drehzahlmessung und -regelung - Positionserfassung und -regelung - Verschleißmessung
MehrEnergiesparmechanismen des
Energiesparmechanismen des Prozessors (x64) 2 Gliederung Motivation Einleitung Advanced Configuration and Power Interface (ACPI) P-States C-States Implementierung Intel AMD 3 Motivation von Marius Eschen
MehrCompute Unified Device Architecture CUDA
Compute Unified Device Architecture 06. Februar 2012 1 / 13 Gliederung 2 / 13 : Compute Unified Device Architecture entwickelt von Nvidia Corporation spezifiziert Software- und Hardwareeigenschaften Ziel:
MehrParallel Computing in der industriellen Bildverarbeitung
SOLUTIONS FOR MACHINE VISION Parallel Computing in der industriellen Bildverarbeitung Dipl.-Inform. Alexander Piaseczki Research and Development Sirius Advanced Cybernetics GmbH Tools & Solutions für die
MehrFachbereich Medienproduktion
Fachbereich Medienproduktion Herzlich willkommen zur Vorlesung im Studienfach: Grundlagen der Informatik Themenübersicht Rechnertechnik und IT Sicherheit Grundlagen der Rechnertechnik Prozessorarchitekturen
MehrNotizen-Neuerungen PC- HAUPTSPEICHER
PC- HAUPTSPEICHER Einleitung...2 Erklärung... 2 Technische Grundlagen... 3 Die Vorläufer der heutigen Speicherarten...4 Von SDRAM zu DDR RAM und RDRAM... 5 Die Unterschiede zwischen SDRAM und DDR RAM...
MehrMultiprozessor System on Chip
Multiprozessor System on Chip INF-M1 AW1-Vortrag 25. November 2009 Übersicht 1. Einleitung und Motivation 2. Multiprozessor System on Chip (MPSoC) 3. Multiprozessoren mit Xilinx EDK 4. FAUST SoC Fahrzeug
MehrParallelisierung auf MPSoC-Plattformen
Anwendungen 1 Parallelisierung auf MPSoC-Plattformen MINF 1, WiSe2011 Anwendungen 1 17.11.2011 Betreuer: Prof. Dr. Schwarz Übersicht 1. 2. 3. 4. 5. Einleitung Multiprozessor- Architekturen SMP im Linux
MehrArchitektur von Parallelrechnern 50
Architektur von Parallelrechnern 50 Rechenintensive parallele Anwendungen können nicht sinnvoll ohne Kenntnis der zugrundeliegenden Architektur erstellt werden. Deswegen ist die Wahl einer geeigneten Architektur
MehrAnsätze 4. GPU. Echtzeit- Raytracing. Polygon- Rendering. Computerspiele Sommer (c) 2013, Peter Sturm, Universität Trier 1
4. GPU Ansätze Echtzeit- Raytracing Modell und Materialeigenschaften auf Raytracer Kontinuierliche Darstellung Polygon- Rendering CPU wählt darzustellende Polygone aus Render Pipeline (c) 2013, Peter Sturm,
MehrManycores: Hardware und Low-Level Programmierung
Manycores: Hardware und Low-Level Programmierung Florian Sattler Universität Passau 18. Juni 2014 Übersicht Einführung Neue Architekturen Programmierung Supercomputing Fazit 2 / 29 Top 500 3 / 29 Motivation
MehrUntersuchung und Vorstellung moderner Grafikchiparchitekturen
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Untersuchung und Vorstellung moderner Grafikchiparchitekturen Hauptseminar Technische
MehrNI crio - Chassis von National Instruments Preisliste
NI crio - von National Instruments Preisliste COMPACT-RIO CONTROLLER MIT 8 SLOT-CHASSIS... 3 LEISTUNGSOPTIMIERT... 3 crio-9039... 3 crio-9038... 3 crio-9037... 4 crio-9036... 4 crio-9035... 5 KOSTENOPTIMIERT...
MehrSelf-aware Memory: Hardware-Prototyp eines Prozessorknotens
Self-aware Memory: Hardware-Prototyp eines Prozessorknotens Robert Schelkle Universität Karlsruhe (TH) Institut für Technische Informatik (ITEC) Lehrstuhl für Rechnerarchitektur 24. März 2009 Robert Schelkle
MehrLehrstuhlseminar. NVidia Tegra-Architektur. Andreas Höer. TU Dresden, 23.05.2012. andreas.hoeer@mailbox.tu-dresden.de
Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur NVidia Tegra-Architektur Lehrstuhlseminar TU Dresden, 23.05.2012 andreas.hoeer@mailbox.tu-dresden.de
Mehr-,N. ep S ät KW 7/8. Müller PC Hofgarten 1 4225 Brislach Tel.: 076 / 339 08 63 Tel: 061 / 783 03 03 wwwmueller-pc.ch info@mueller-pc.
verproduktion otebook-undser -,N C ep hr Ja 25 mehrals andort amproduktionsst er nt ce ce vi er S ldungsquote zeund20%ausbi ät pl ts ei rb ea rt hunde KW 7/8 TERRA PreisUpdate KW 7/8 - Systeme NEU NEU
MehrInstruktionen pro Takt
(c) Peter Sturm, Universität Trier (u.a.) 1 Instruktionen pro Takt 500 MIPS (Dhrystone) Taktfrequenz 450 400 350 300 250 200 150 100 50 0 8086 80286 80386 80486 Pentium Pentium Pro Die-Größen: Intel Vorlesung
MehrRefactoring the UrQMD Model for Many- Core Architectures
Refactoring the UrQMD Model for Many- Core Architectures Mathias Radtke Semiar: Softwaretechnologie (WS 2013/2014 Goethe-Universität Frankfurt Agenda: 1. UrQMD 2. CPU Vs. GPU 3. Von FORTRAN zu C++/OpenCL
MehrFPGA. Field Programmable Gate Array
FPGA Field Programmable Gate Array FPGA Was ist das? Das FPGA ist ein relativ neuer, programmierbarer Baustein, der zum Aufbau digitaler, logischer Schaltungen dient. Aufbau Ein FPGA besteht aus einzelnen
Mehrmehr als 25 Jahre PC-, Notebook- und Serverproduktion Servicecenter am Produktionsstandort hunderte Arbeitsplätze und 20% Ausbildungsquote KW 13/14
mehr als 25 Jahre PC-, Notebook- und Serverproduktion Servicecenter am Produktionsstandort hunderte Arbeitsplätze und 20% Ausbildungsquote KW 13/14 Kategorie All-in-One Art# CH1009334 1009340 1009338 1009327
MehrRechner Architektur. Martin Gülck
Rechner Architektur Martin Gülck Grundlage Jeder Rechner wird aus einzelnen Komponenten zusammengesetzt Sie werden auf dem Mainboard zusammengefügt (dt.: Hauptplatine) Mainboard wird auch als Motherboard
MehrEine kurze Einführung in Rechnerarchitektur und Programmierung von Hochleistungsrechnern als zentrales Werkzeug in der Simulation
Eine kurze Einführung in Rechnerarchitektur und Programmierung von Hochleistungsrechnern als zentrales Werkzeug in der Simulation Dr. Jan Eitzinger Regionales Rechenzentrum (RRZE) der Universität Erlangen-Nürnberg
MehrProcessors for mobile devices
Christopher Titel, Vorname, Pockrandt Name Fachbereich Abteilung, Fachbereich für Mathematik oder und Institut Informatik Processors for mobile devices DailyTech Vergleich von aktuellen Prozessoren Unterschiede
MehrSoftware Engineering für moderne parallele Plattformen 9. GPGPUs: Grafikkarten als Parallelrechner
Software Engineering für moderne parallele Plattformen 9. GPGPUs: Grafikkarten als Parallelrechner Dipl.-Inform. Korbinian Molitorisz M. Sc. Luis Manuel Carril Rodriguez KIT Universität des Landes Baden-Württemberg
Mehrexone WORKSTATION 4304 i7-6700kssd W10Pro>W7
Art.-Nr. 8942 exone WORKSTATION 4304 i7-6700kssd W0Pro>W7 Leistung ohne Kompromisse bis zu 64 GB DDR4 Speicher neuester Intel Z70 Chipsatz superschnelle Datenübertragung mit USB 3. leistungsfähige NVIDIA
MehrHP Enterprise ProLiant DL360 G7 Performance
Gruppe Hersteller HP Enterprise ProLiant DL360 G7 Performance DL360 G7 Intel Xeon X5650 2.66GHz 6-core Processor 2P 12GB-R P410i/1GB FBWC Hot Plug 8 Small Form Factor 460W 92 Efficiency RPS Performance
MehrVorteile der Catalyst 3650 und 3850 Switches für Ihr Netzwerk
Vorteile der Catalyst 3650 und 3850 Switches für Ihr Netzwerk Cisco Catalyst 3650 48 port Seite 1 Aktuelle Herausforderungen: Die Senkung des Aufwandes für den Betrieb eines Unternehmensnetzwerkes auf
MehrCOOL HASHING MIT FPGAS. Robert Bachran
COOL HASHING MIT FPGAS Robert Bachran Dresden, 16.1.2012 Einführung Grundlagen Kriterien für gute Hashverfahren Grundlagen FPGAs Hashverfahren auf FPGAs Skein auf FPGA Evolutionäre Hashverfahren Energiesparendes
MehrBeispielvortrag: HPCG auf Intel Haswell-EP
Beispielvortrag: HPCG auf Intel Haswell-EP Johannes Hofmann 1 Seminarvortrag Architekturen von Multi- und Vielkern-Prozessoren Erlangen, 19.4.2016 1 Computer Architecture, University Erlangen-Nuremberg
MehrGrundlagen der Datenbanksysteme 2 (M-DB2) Dr. Karsten Tolle
Grundlagen der Datenbanksysteme 2 (M-DB2) Dr. Karsten Tolle Vorwissen und so SQL Umgang mit MySQL (Workbench) Beispieldaten zum Spielen: http://download.geonames.org/export/dump/ 2 Tuningpotential DB-Interna;
MehrCell and Larrabee Microarchitecture
Cell and Larrabee Microarchitecture Benjamin Grund Dominik Wolfert Universität Erlangen-Nürnberg 1 Übersicht Einleitung Herkömmliche Prozessorarchitekturen Motivation für Entwicklung neuer Architekturen
MehrSPKC. Inhalte der Vorlesung. Signalprozessoren und Kommunikationscontroller. Prof. Dr.-Ing. Peter Schulz. Signalprozessoren
Signalprozessoren und Kommunikationscontroller für den Schwerpunkt Telekommunikationstechnik: für alle anderen Schwerpunkte: Pflichtfach Wahlpflichtfach Inhalte der Vorlesung Signalprozessoren Systemarchitekturen
MehrMarkus Krause Informationssystemtechnik - Fakultät Informatik Energiesparmaßnahmen in Sub-100nm ICs
Markus Krause Informationssystemtechnik - Fakultät Informatik Energiesparmaßnahmen in Sub-100nm ICs VLSI-EDA-Lehrstuhl Seminarvortrag von Markus Krause am 06.06.2012 Gliederung 1. Gründe für das Senken
MehrAngebot. Haben Sie Fragen? Zögern Sie nicht mich anzurufen!
Angebot Haben Sie Fragen? Zögern Sie nicht mich anzurufen! Inhaltsverzeichnis ThinkStation P310 3 851,00 EUR Inkl. MwSt ThinkStation P310 Produktinformationen Bruttopreis Hauptspezifikationen Produktbeschreibung
MehrReduzierung der Zykluszeiten von Pincheck- und Hochspannungsprüfungen für Automotive-Steckverbinder unter Verwendung modularer NI-FPGA-Technologie
Reduzierung der Zykluszeiten von Pincheck- und Hochspannungsprüfungen für Automotive-Steckverbinder unter Verwendung modularer NI-FPGA-Technologie Herbert Pichlik Tobias Postler Matthias Thüringer hpichlik@papp-gruppe.de
Mehr1. Einleitung. Informationstechnische Systeme
1. Informationstechnische Systeme Realisierungsvarianten für HW-Komponenten Anwendung von SSI Standard-IC Anwendung von µp und MSI-/LSI-Komponenten Einsatz anwendungsspezifischer integrierter Schaltungen
MehrSC-CVL01. Art-Nr Hauptmerkmale. Spezifikationen. SC-CVL01 Smart Camera System, Farbe, 640x fps, Linux-OS, Optik, LED-Ring, VGA
Home Imaging Intelligente Kameras Kameras SC-CVL01 Smart Camera System, Farbe, 640x480 185 fps, Linux-OS, Optik, LED-Ring, VGA Art-Nr. 59705 Hauptmerkmale Frei programmierbare Hochgeschwindigkeitskamera
MehrMasterpraktikum Scientific Computing
Masterpraktikum Scientific Computing High-Performance Computing Thomas Auckenthaler Wolfgang Eckhardt Technische Universität München, Germany Outline Entwicklung General Purpose GPU Programming (GPGPU)
MehrGliederung. Was ist CUDA? CPU GPU/GPGPU CUDA Anwendungsbereiche Wirtschaftlichkeit Beispielvideo
Gliederung Was ist CUDA? CPU GPU/GPGPU CUDA Anwendungsbereiche Wirtschaftlichkeit Beispielvideo Was ist CUDA? Nvidia CUDA ist eine von NvidiaGPGPU-Technologie, die es Programmierern erlaubt, Programmteile
MehrRekonfigurierbare Prozessoren
15 Rekonfigurierbare Prozessoren 1 Inhalt Vorhandene Architekturen Rekonfigurierbare Systeme Rekonfigurierbare Hardware Rekonfigurierbarer Instruction Set Processor CRISP 2 DSP Processor Spec FU Spec FU
MehrMicrosoft Surface Book 2.6GHz i7-6600u 13.5Zoll 3000 x 2000Pixel Touchscreen Silber
Gruppe Hersteller Hersteller Art. Nr. Microsoft Surface Book 2.6GHz i7-6600u 13.5Zoll 3000 x 2000Pixel Touchscreen Silber 13.5 PixelSense 3000x2000 - Intel Core i7-6600u - Intel HD Graphics 520 - NVIDIA
Mehr