Veröffentlichung: C. Lam, B. Razavi : A 2.6-GHz/5.2-GHz Frequency Synthesizer in 0.4 -µm CMOS Technology Journal of Solid-State Circuits Mai 2000 f T <15 GHz!! Roland Pfeiffer 16. Vorlesung
Problemstellung Frequenzsyntheziser für Wireless Local Area Network (WLAN): mehrere Standards für WLAN: IEEE 802.11, High-Performance Radio LAN (HiPerLAN), Bluetooth
High-Performance Radio LAN (HiPerLAN) Wireless Local Area Network für kleine Reichweiten (100m-1km) Übertragungart: digital Duplex-Verfahren: TDD Multi-Access: FDMA, 5.15 GHz-5.30 GHz, 5 Channels mit 23,5 Mhz Modulation: GMSK
Problemstellung Frequenzsyntheziser für Wireless Local Area Network (WLAN): System-Design: RX: Heterodyne-Empfänger 2 2,6 GHz TX: Homodyne-Sender
Gliederung Integer-N-PLL mit f REF = f CH /2 Korrekturschaltung wegen Nichtlinearität des VCOs Quadratur-VCO 2,6 GHz/5,2 GHz
Frequenzsytheziser Integer-N-PLL mit f REF = f CH /2 =23,5 MHz/2=11,75 MHz statt f REF = f CH f CH /2= 11,75 MHz
Integer-N-PLL Nachteil: Seitenbänder reference spurs Frage: Wohin fallen die reference spurs bei f REF = f CH /2? Antwort: generierte Frequenz f CH /2= 11,75 MHz f Seitenbänder im Abstand von f Ref
Integer-N-PLL Nachteil: Seitenbänder reference spurs Frage: Wohin fallen die reference spurs bei f REF = f CH /2? Antwort: Integer-N-PLL mit f REF = f CH /2=11,75 MHz Reference spurs im Lücke zwischen den Kanälen!! f REF = f CH /2
Gliederung Integer-N-PLL mit f REF = f CH /2 Korrekturschaltung wegen Nichtlinearität des VCOs Quadratur-VCO 2,6 GHz/5,2 GHz
Prinzip der Charge-Pump-PLL-Schaltung Charge-Pump-PLL bei Linearität des VCO, d.h. Quotient K VCO Frequenzänderung/ Kontrollspannung immer gleich groß ω K VCO vertikale Gerade U
Korrekturschaltung Grund für Korrekturschaltung: Nichtlinearität des VCOs, d. h. Quotient K VCO Frequenzänderung/ Kontrollspannung variabel Wunsch Realität (Wunsch gestrichelt) =I pump Korrektur
Korrekturschaltung Schaltung zur Erzeugung von I out : =I OUT (über Stromspiegel) V cont
Korrekturschaltung verwendete Schaltung zur Erzeugung von I out : M1-M4 nicht gleiches W/L!! Vorteil: nur eine Referenzspannung!!
Gliederung Integer-N-PLL mit f REF = f CH /2 Korrekturschaltung wegen Nichtlinearität des VCOs Quadratur-VCO 2,6 GHz/5,2 GHz
VCO Quadratur-VCO 2,6 GHz an den Drain-Knoten Oszillator A Oszillator B
2 gekoppelte Oszillatoren schwingfähiges System und Unmöglichkeit, daß beide Oszillatoren mit 0 bzw.180 Phasenunterschied schwingen 90 Phasenunterschied I Oszillator A M2A I M4A Q Oszillator B Q Kreuzkopplung Direkte Kopplung
VCO Unterschied: verteilter Biasstrom in linker Zeichnung I Oszillator A M2A I M4A Q Oszillator B Q Kreuzkopplung
LC-Oszillatoren differentielle LC-Oszillatoren: doppelte Frequenz an der Source nicht leitend leitend M1 M2 leitend nicht leitend differentielle Schaltung
VCO Differentieller 5,2 GHz-Ausgang an den Source-Knoten eines 2,6 GHz Oszillators mit quadratischen Ausgang 90 2,6 GHz = 180 5,2 GHz 5,2 GHz differentiell
VCO Differentieller 5,2 GHz-Ausgang an den Source-Knoten eines 2,6 GHz Oszillators 5,2 GHz
Messungen Messungen (locked): Angabe Phase Noise in dbc/hz (Leistung in db im Bezug auf die erzeugte Frequenz ( carrier ) pro Hz) und Frequenzabstand von der erzeugten Frequenz 2,6 GHz Messabstand 10 MHz in folgender Tabelle 5,2 GHz
Messungen Reference spurs (locked) 2,6 GHz Reference Sideband 11,75 MHz Abstand
Prinzip der PLL-Schaltung Frequenzsprung von PLL-Schaltung: Lock Transient
Messungen Meßanordnung für Settling time Leitung auf Leiterplatte Vorwiderstand wegen Active Probe Schaltungvariante: R 1, C 1 Tiefpaß wegen Stabilität der PLL
Messungen Settling time : Zeit während Lock Transient bewirkt
Messungen Zusammenfassung: f T <15 GHz!!
Zusammenfassung Frequenzsyntheziser für Wireless Local Area Network (WLAN) hier: High-Performance Radio LAN (HiPerLAN) 5,2 GHz
Zusammenfassung f REF = f CH /2 Integer-N-PLL mit f REF = f CH /2 Reference spurs im Lücke zwischen den Kanälen!! Korrekturschaltung wegen Nichtlinearität des VCOs Quadratur-VCO 2,6 GHz/5,2 GHz
Literaturhinweis C. Lam, B. Razavi, A 2.6-GHz/5.2-GHz Frequency Synthesizer in 0.4-µm CMOS Technology, Journal of Solid-State Circuits, Mai 2000