Impedanzkontrollierte Multilayer - Theorie - Modellierung - Impedanzmessung

Ähnliche Dokumente
HF-Übertragung auf Leiterplatten, Impedanzen, Simulation und Messung von verlustbehafteten Leitungen. Hermann Reischer

Dämpfungssimulation und messung für. Polar Instruments

Der Einfluss der Leiterplattenoberfläche auf das Hochfrequenzverhalten und die Leiterplattenzuverlässigkeit. Hermann Reischer

Webinar 2013: Verbesserte Signalintegrität durch impedanzangepasste Leiterplatten

Webinar 2014: Vorteile für Starrflex & Co.: Impedanzkontrolle für gute Signalintegrität. Würth Elektronik Circuit Board Technology

Starrflex in Verbindung mit USB3

Leiterplattendesign Für Schnelle Signale

Regionalgruppe Berlin HDI - Signalintegrität

Bild 1: Ein typischer 8-Lagen PCB Stackup für ein High-Speed Design

Signalintegrität: Impedanzanpassung in Verbindung mit der Entflechtung von BGAs Seite 1

Harmonisierung von Multilayeraufbauten

Lagenaufbau (Layer Stack-up) von Leiterplatten


Impedanzkontrollierte Leiterplatten

Fertigung von Leiterplatten mit definierten Impedanzen in der Jenaer Leiterplatten GmbH

Kostentreiber der Leiterplatte Seite 1

Impedanz: Surface Microstrip

LeiterplattenAkademie

Multilayersysteme. Voraussetzung für die schnelle Verarbeitung hoher Datenraten. Arnold Wiemers

Embedding Technologie Design Guide

IPC Teil: 4. Basis Material für HDI. Eine grosse Auswahl

IPC Teil: 3. Basismaterial für Flexible- und Starrflexible Leiterplatten

Hohe Ströme in sicheren Bahnen.

Multilayer-Bauplan. CAD und CAM Spezifikationen. Multilayer-Bautyp 4M15FR4I93K35

Leiterplatten Pool-Service

Leiterplatten Europaproduktion

Den Lagenaufbau einer Leiterkarte planen, Teil 3

Leiterplattenpraxis. Beispiele Layout und Produzierfähigkeit

Elektromagnetische Felder und Wellen: Klausur

Dipl.-Ing. Martin Sachs, DB Electronic Daniel Böck GmbH

Empfehlungen für das fertigungsgerechte Design

Try to imagine. Stellen Sie sich vor wenn Echtzeit das bedeuten würde, was das Wort sagt: Echtzeit. Technische Präsentation

IST Interconnect Stress Test Zuverlässigkeitstest an Leiterplatten. Hermann Reischer/Polar Instruments GmbH

Webinar: HDI Design Empfehlungen HDI Design Guide. Würth Elektronik Circuit Board Technology

Arnold Wiemers. Aspekte der Leiterplatten- und Baugruppenproduktion

by MOS Schnell - preiswert - Serienqualität leiterplattentechnik für die zukunft

Elektromagnetische Felder und Wellen: Klausur Herbst

EMV gerechtes Leiterplattendesign ist keine Magie

Bei Aufgaben, die mit einem * gekennzeichnet sind, können Sie neu ansetzen.


by MOS Schnell - preiswert - Serienqualität LEITERPLATTENTECHNIK FÜR DIE ZUKUNFT

Layoutvorgaben für DESY Leiterplatten Version 3.0

3. Signalleitungen auf Leiterplatten mit kontrollierter Impedanz

Highspeed Serial Links. Nico Presser, Nils Egewardt Entwickler Mittweida,

IPC Teil: 3A. IPC Richtlinien für Design von HDI. Die Geburt der HDI Leiterplatte

Webinar. Neue Möglichkeiten durch ECT Solder.

Elektromagnetische Felder und Wellen: Lösung zur Klausur

Dielektrische Materialcharakterisierung im GHz-Bereich zur designorientierten Auswahl von HF- Substraten

Arnold Wiemers. Strategien für den Aufbau von Multilayern unter dem Aspekt der Zuverlässigkeit. LeiterplattenAkademie

D Aufgabenlösungen zu Kapitel 4

Elektromagnetische Felder und Wellen

Webinar: HDI 2 HDI in Perfektion Optimaler Einsatz der HDI Technologie Würth Elektronik Circuit Board Technology

Dickkupfer Leiterplatten und deren Einsatz

Wellen und Leitungen, Übersicht, S. Rupp 1

Analoge CMOS-Schaltungen

Fakultät für Technik Bereich Informationstechnik Labor Bussysteme Versuch 1

Leiterplatten 6 Hochschulseminar

16. FED Konferenz Bamberg. 26. September DaCapo. Claudia Mallok / Gerhard Eigelsreiter / Arnold Wiemers. Das Projekt. Die Leiterplatte 2010

Elektrotechnik Protokoll - Wechselstromkreise. André Grüneberg Mario Apitz Versuch: 13. Juni 2001 Protokoll: 26. Juni 2001

LTCC-Leiterplatten. Technologie und Eigenschaften LTCC 1. Markus Widmann

CITS500s Testsystem für kontrollierte Impedanzen

EMV-gerechtes Leiterplattendesign. Seminarprogramm. Seminarprogramm. 1. Tag. 08:30-10:30 Grundlagen; Definitionen; Störquellen.

Inhalt dieses Vorlesungsteils - ROADMAP

Webinar HDI Microvia Technologie - Kostenaspekte

Die Hochstromleiterplatte Systemintegration von Stromschienen und Elektronik

Elektromagnetische Feldtheorie 2

Elektromagnetische Felder und Wellen. Klausur Herbst Aufgabe 1 (5 Punkte) Aufgabe 2 (3 Punkte) Aufgabe 3 (5 Punkte) Aufgabe 4 (12 Punkte) Kern

PS II - GLET

Beispiel: Hochspannungskabel A2XK2Y 1x630 RM 76/132kV N Normtyp A Aluminiumleiter 2X Isolierung VPE, vernetztes Polyethylen K Schirm aus Blei 2Y

HF-Technik Prof. Dr. Ulrich Fischer-Hirchert

Physik I TU Dortmund SS2018 Götz Uhrig Shaukat Khan Kapitel 1

Verlustarme Antennenspeisung

Othmar Marti Experimentelle Physik Universität Ulm

Übung Integrierte Schaltungen 2. Übung: Metallleitungen: Abhängigkeiten, Toleranzen Modellierung

WEdirekt Design Guide für Leiterplatten des Online-Shops

Lautsprecherleitungen

LeiterplattenAkademie. Leiterplatten 50...Basismaterial. Arnold Wiemers. Seminar und Tutorial

Leiterplatten 37...ImpedanzdefinierteLeiterplatten

Aufgabe 1 ( 3 Punkte)

Dielektrizitätskonstante

Ihr Durchblick bei Flex / Starrflex / FR4 Semiflex

Automatic PCB Routing

Aktuelle IPC Standards Einsatz im Produktentstehungsprozess

Klausur zur Rechenübung Hochfrequenztechnik I WS 2015/2016

Impedanzkontrolle auf Leiterplatten, Steckverbindungen und Leitungen

Technologie Starre Leiterplatten Rev Für den aktuellsten Stand besuchen Sie bitte

Experimentelle Bestimmung der Ersatzschaltbilder von SMD- Bauelementen

Physik. Integrierter Kurs Physiker, Mathematiker und Informatiker. Prof. Dr. Reinhold Kleiner

Diplomprüfungsklausur. Hochfrequenztechnik. 06. März 2003

UNTERNEHMEN. Forschungsschwerpunkt Technologien der Mikroperipherik 1

Elektrizitätslehre und Magnetismus

Diplomprüfungsklausur. Hochfrequenztechnik. 04. August 2003

Im Onlineshop wird FR4 Material mit einem TG135 verwendet.

Leiterplatten & Baugruppendesign Übersicht. Leiterplatten & Baugruppendesign Bewertung: Leiterplatten & Baugruppendesign Bewertung:

INNOVATION IN NEUER DIMENSION.

Diplomprüfungsklausur. Hochfrequenztechnik I/II. 29. September 2003

Die Eigenschaften von Basismaterialien für elektronische Baugruppen

;magnetische Feldkonstanten ε. π c 2 V m ;Dielektrizitätskonstanten Teilchendichte der Sortei

Transkript:

Impedanzkontrollierte Multilayer - Theorie - Modellierung - Impedanzmessung FED RG Sitzung Dezember 2012 Hermann Reischer Polar Instruments GmbH

Agenda Theorie Impedanzkontrolle Impedanzstrukturen Even-/Odd-/Common Mode Impedanz Modellierung von impedanzkontrollierten Leiterplatten Korrekte Dickenberechnung des Lagenaufbaus Erzeugen von Impedanz-Meßcoupons Impedanzmessung Einflussgrößen auf Impedanz Verlustbehaftete Übertragungsleitungen

Warum impedanzkontrollierte Leiterplatten? immer höhere Übertragungsfrequenzen (kurze Pulsanstiegszeiten) Leiterbahn verhält sich wie ein Bauteil eine Übertragungsleitung

Die ideale, verlustlose Übertragungsleitung L L L C C C L = Induktivitätsbelag in H/m C = Kapazitätsbelag in F/m

Ladungsverlauf auf einer Leitung: Z o U I I Q t Q CV

Ausbreitungsgeschwindigkeit Medium r Ausbreitungsgeschw. Luft 1.0 30 cm/ns PTFE-Teflon 2.2 20 cm/ns SiO2-MCM-D 3.9 15 cm/ns Polyimid/Glas 4.1 14.8 cm/ns FR-4 4.1 14.8 cm/ns AlO-MCM-C 9.0 10 cm/ns v c C = Lichtgeschw. r = Dielektrizitätskonstante r 8 C 2.99792 10 m / s

Schaltzeiten/Kritische Länge Logikfamilie Schaltzeit Tr Krit. Länge l S-TTL 5.0 ns 36 cm 10KECL 2.5 ns 18 cm AS-TTL 1.9 ns 14 cm F-TTL 1.2 ns 9 cm BiCMOS 0.7 ns 5 cm 10KHECL 0.7 ns 5 cm 100KECL 0.5 ns 3.5 cm GaAs 0.3 ns 2 cm l T r 2T pd Tr = Schaltzeit Tpd = propagation delay/inch

Laufzeitbetrachtungen 30 cm = 2 ns Laufzeit konventionell 0.3 ns Schaltzeit High Speed

Reflexion High Speed Impedanzänderung

Forderung nach Impedanzanpassung Übertragungsleitung = 50 Ohm Quelle = 50 Ohm Leiterplatte Abschluss = 50 Ohm

Impedanzkontrollierte Strukturen Koax-Kabel Stripline

Single Ended (unsymmetrische) Strukturen

Single Ended Impedanz L Z 0 L C L C

Differentielle Strukturen

Differentielle Impedanz L C L L C L C

Impedanz? Single Ended Impedanz Z 0 Die Impedanz einer Leitung, welche nicht mit einer zweiten Leitung gekoppelt ist Differentielle Impedanz Z DIFF Impedanz zwischen einem Leitungspaar, wenn beide Leitungen mit einem Signal gleicher Amplitude, jedoch entgegengesetzter Polarität beaufschlagt werden. Odd Mode Impedanz Z 0o Die Impedanz einer Leitung eines Leitungspaars, wenn beide Leitungen mit einem Signal gleicher Amplitude, jedoch entgegengesetzter Polarität beaufschlagt werden (Z 0o = Z DIFF /2) Even Mode Impedanz Z 0e Die Impedanz einer Leitung eines Leitungspaars, wenn beide Leitungen mit einem Signal gleicher Amplitude und gleicher Polarität beaufschlagt werden Common Mode Impedanz Z cm Die Impedanz eines Leitungspaars, wenn beide Leitungen kurzgeschlossen sind. (Z cm = Z 0e /2)

Differentielle Impedanz Z A Z B Z B Z Z 2Z Diff A B Differentielle Impedanz mit Bezug auf GND

Odd Mode Impedanz V G Virtual Ground Z B Z A 2 Z A 2 Z B Z ODD Z 2 A Z B

Even Mode Impedanz Z A V 0 V 0 Z B Z B Z EVEN Z B

Common Mode Impedanz Z B Z B Z Z CM B / 2

koplanar/differential koplanar

Modellierung von impedanzkontrollierten Leiterplatten L Z 0 L C L C

Näherungsformeln für Leiterbahnabmessungen > 500 µm nur einige wenige Strukturen keine differentiellen Strukturen sehr ungenau nur grobe Abschätzung

Impedanzberechnung mit 2D Field Solver Stand der Technik (Fehler < 1-2%) komplexe mathematische Modellierung exakte Berechnung der Feldverteilung unterstützt alle gebräuchlichen Strukturen berücksichtigt Leiterbahnprofil keine Einschränkung der Geometrie auch für verlustbehaftete Leitungen

Leiterbahnprofil - Ladungsverteilung

Leiterbahnprofil - Feldverlauf

Finite Elemente Methode Leiterbahn Finites Element Bezugspotential

Si8000m Field Solver

Zielsuchfunktion

Impedanz über Leiterbreite

Impedanz über Lagenabstand

Impedanz über Kupferdicke

Impedanz über Separation

Harzreiche Bereiche

Mehrfach-Dielektrika

Lackprofil

Impedanzen auf Flex- und Starrflex-Leiterplatten Starrflex-Leiterplatten zunehmend auch mit definierten Impedanzen Bei Flex-Aufbauten kleiner Lagenabstand durch sehr dünne Laminate (50µm) Kleiner Lagenabstand geringe Leiterbreiten für Impedanz Geringe Leiterbreite Kosten, Toleranzen, Ausbeute Lösung: aufgerasterte Referenzlagen!

Aufgerasterte Referenzlagen - Vorteile Reduktion des Kapazitätsbelages Größere Leiterbreite für gleichen Impedanzwert Einfacher zu fertigen Bessere Biegefestigkeit

Aufgerasterte Referenzlagen - Nachteile Kein transversal-elektromagnetisches System Gestörter Rückstrompfad Höhere Leitungsdämpfung Mögliche Resonanzeffekte

Rückstrompfad - Feldausbreitung

Aufgerasterte Referenzlagen - Nachteile Bewährte 2D Field Solver zur Impedanzberechnung nicht anwendbar! 3D Field Solver zu komplex in der Bedienung, zu teuer

Impedanzberechnung Option XFE XFE = Crosshatch Flex Enhancement Option zu Polar Si8000m und Si9000e 2D Field Solver

Impedanzberechnung ohne Aufrasterung

Impedanzberechnung mit Aufrasterung

Dickenberechnung - Basisdicke Prepreg T b Die Basisdicke T b, eines Basismaterials ist die unverarbeitete Dicke ab Hersteller. Die Basisdicke ist eine wichtige Information für den Leiterplattenhersteller, um die unverpresste Dicke vorauszuberechnen und um festzustellen, wieviele Leiterplatten in die Presse geladen werden können.

Verpresste Dicke (Finished Thickness) Kern 100 % Kupferbelegung Prepreg T f T b 100 % Kupferbelegung Kern Die verpresste Dicke eines Prepregs ist die Dicke nachdem das Material zwischen zwei Kupferfolien mit 100 % Kupferbelegung verpresst wurde ohne Vias, Freistellungen, etc. Dieser Parameter ist wichtig für die weitere Berechnung der Enddicke des Aufbaus und der enthaltenen Impedanzstrukturen.

Die End-Dicke des gesamten Aufbaus Prepreg-Harz verfüllt Zwischenräume 90 % Kupferbelegung führt zu 10 % Einpresstiefe Kern Prepreg T iso T b T f 40 µm 50 µm Cu Kern 20% Kupferbelegung führt zu 80 % Einpresstiefe Die Endabmessungen nach dem Verpressen werden aus der verpressten Dicke und der Kupferbelegung der einzelnen Lagen ermittelt. Basis für die Berechnung ist, dass eine Kupferbelegung mit x % zu einer Einpresstiefe von (100 - x) % der Kupferdicke führt. So wird z. B. eine Signallage mit 20 % Kupferbelegung zu (100-20) % der Kupferdicke in das Prepreg eingepresst. Die entstehenden Hohlräume werden durch Harz des Prepregs aufgefüllt. Der kleinste Abstand zwischen den gegenüberliegenden Kupferflächen ist der Isolationsabstand T iso

Dickenberechnung in Speedstack

Impedanzmessung

Warum Impedanzen testen? Kunden fordern Messprotokolle Qualitätssicherung (E-Test) Optimierung der Fertigung (Yield) Impedanzfehler müssen vor der Bestückung erkannt werden.

Das TDR Meßverfahren elektr. Charakteristik prüft über gesamte Leiterbahn berücksichtigt Er rechnergesteuert benötigt Mindestlänge erfordert definierte Meßbedingungen

Impedanzmeßkurve

Testobjekte Testcoupons Testleitung (ohne spätere Funktion) aktive Signalleitung

Testcoupons im Panel zwei oder mehr Testcoupons pro Panel Anordnung am Rand und Mittig Coupons um 90 gedreht anordnen

Testcoupons

Coupon Design ideal: Leiterbahnlänge >= 15 cm identischer Lagenaufbau wie Leiterplatte gleicher Lagenabstand gleiche Leiterbreite gleiche Separation identische Kupferverteilung in den Lagen Vcc und Masse am Coupon kurzschliessen! Kontaktpunkte an Prüfspitze anpassen Mindestabstand der Leiterbahn zum Couponrand >= 5x Leiterbreite

Testcoupon-Kontaktierung

Statistikdaten eines Fertigungsloses

Einfluss der Flankenform 61.7500 61.2500 Impedanz [Ohm] 60.7500 60.2500 59.7500 59.2500 90.00 82.41 75.07 68.20 61.93 56.31 51.34 46.97 Flankenneigung [Grad]

Einflussgrößen auf Impedanz Leiterbreite (einfach veränderbar) Lagenabstand (durch Materialwahl bestimmt) Kupferdicke (durch Materialwahl bestimmt) Dielektrizitätskonstante (durch Materialwahl bestimmt) Flankenform (prozessbedingt)

Coated Microstrip Einflussgrößen

Offset Stripline Einflussgrößen

Edge Coupled Offset Stripline Einflussgrößen

Empfehlungen zu Impedanzen/Toleranzen Impedanztoleranz nur so eng wie unbedingt nötig spezifizieren üblich sind +/- 10 % (Kosten!) Impedanzleitungen mit eigenem Blendenwert in den Gerberdaten kennzeichnen Leiterplattenhersteller für optimalen Lagenaufbau konsultieren Leiterbreiten müssen für exakte Impedanz beim Leiterplattenhersteller angepasst werden

Die verlustbehaftete Übertragungsleitung: L R L R L R G C G C G C Z 0 R L G C R = Widerstandsbelag in Ohm/m C = Kapazitätsbelag in F/m L = Induktivitätsbelag in H/m G = Ableitungsbelag in S/m = Winkelfrequenz

Verluste in Übertragungsleitungen Abstrahlverluste Signaleinkopplung auf benachbarte Leitungen Impedanz-Fehlanpassung Leitungsverluste dielektrische Verluste geringer Einfluss verursacht Verzerrungen der Impulsflanken führt zu starken Signalverzerrungen Hauptursache für Verluste in Signal- und Retourpfad Hauptursache Energieverlust im dielektrischen Material Verlustfaktor Tan

Leitungswiderstand R l A Wobei: R = Leiterbahnwiderstand (rho) = der spezifische Widerstand des Leiters in Ohm Meter l = die Länge des Leiters in Meter A = Querschnitt des Leiters in m²

Leitungswiderstand (kostenloder Download von www.polarinstruments.com) Beispiel: Eine Leiterbahn mit 80/100 µm Breite, 17 µm Kupferdicke und 0.5 m Länge besitzt einen DC-Widerstand von 5.3 Ohm!

Nickel-Gold Oberfläche Nickel-Gold wird als Standard-Oberfläche angeboten. Nickel dient als Barriere zwischen Kupfer und Gold, um ein gegenseitiges Diffundieren zu verhindern. Nickel ist ein ferromagnetisches Material und die magnetische Permeabilität führt zu einem größeren Skineffekt-Widerstand, als bei Kupfer. Aufgrund des Skineffekts kommt es zu einer höheren Stromdichte im Nickel und damit zu einem Anstieg der Verluste. Bei 1 GHz wird dadurch die nutzbare Länge der Leitung um ca. 60 % reduziert. Verwenden Sie nur eine selektive Nickel-Gold-Oberfläche.

Nickel-Gold Oberfläche Kupfer Nickel

Skineffekt Microstrip Signal Signal-Retourpfad Magnetfelder innerhalb eines Leiters führen zu einer Stromverdrängung an die Leiterbahnoberfläche und damit zu einer Verringerung des nutzbaren Leiterbahnquerschnitts -> Erhöhung des Widerstandes.

Skintiefe über Frequenz

Oberflächenrauheit Elektrische Wegstrecke verlängert sich!

Oberflächenrauheit

Dielektrische Verluste Kondensator Ein idealer Kondensator mit Luft als Dielektrikum besitzt einen unendlich großen DC-Widerstand. Ein idealer Kondensator besitzt keine Verluste. Reale Dielektrikas weisen einen Widerstand auf, dies führt zu Leckstrom. Der Stromfluß in einem Dielektrikum führt zu einer ständigen Neuausrichtung des elektrischen Dipoles. Diese Drehung der Dipole führt zu Friktion und somit zu einer Erwärmung des Dielektrikums (Bsp. Mikrowellenherd).

Der Verlustfaktor des Basismaterials Bei hohen Frequenzen erhöht sich die Leitfähigkeit aufgrund der vermehrten Bewegung der Dipole. Verlustfaktor: wobei: tan( ) (Sigma) ist die AC-Leitfähigkeit des Dielektrikums. f ist die Frequenz in Hz. 2 f 0 r 0 ist die Permittivität des Vakuums, (8,854 x 10-12 F/cm). r ist die relative Dielektrizitätskonstante, dimensionslos. tan( ) ist der Verlustfaktor des Basismaterials, dimensionslos.

Typische Verlustfaktoren und Dielektrizitätskonstanten Material r tan( ) Luft 1.0 0 FR-4 3.8 4.7 0.02 Polyimid/Glas 4.3 0.014 Nelco N6000SI 3.36 0.003 Rogers RF35 3.5 0.0018

Frequenzabhängigkeit des Er

Designmaßnahmen Leitungslänge begrenzen größerer Leitungsquerschnitt (Platzbeschränkung, Impedanzen) Einsatz spezieller HF-Materialien mit geringeren Verlusten (Kosten!) Preemphasis (Verstärken des Hochfrequenzanteils des Signals) Equalisation (Dämpfen des niederfrequenten Anteils des Signals)

Si9000e Durchkontaktierungsprüfung

Standards zur Impedanzkontrolle IPC 2141A Design Guide for High-Speed Controlled Impedance Circuit Boards IPC 2251 Design Guide for the Packaging of High Speed Electronic Circuits IPC TM 650-2.5.5.7 Characteristic Impedance of Lines on Printed Circuit Boards by TDR IEC 61188-1-2 Printed boards and printed board assemblies - Design and use - Part 1-2: Generic requirements - Controlled impedance Applikationsschriften auf www.polarinstruments.com/de

Vielen Dank! Polar Instruments GmbH Hermann Reischer A-4865 Nussdorf/Attersee Aichereben 16 Hermann.Reischer@polarinstruments.com www.polarinstruments.com/de Tel. +43 7666 20041-0 Fax +43 7666 20041-20