Fachgebiet Digitaltechnik Prof. Dr.-Ing. Peter Zipf Configurable Logic oard CL edienungsanleitung Einführung Zur Realisierung von Digitalschaltungen stehen heutzutage viele verschiedene Technologien zur Verfügung. Dabei unterscheidet man im Wesentlichen zwei Klassen. Die eine Klasse beinhaltet den (vollständig) anwendungsspezifischen ufbau der gewünschten Schaltung. Dies kann z.. diskret mittels einzelner Logikgatter oder auch (hoch)integriert in einem Mikrochip geschehen. Daneben gibt es die große Klasse konfigurierbarer bzw. programmierbarer Logikbausteine (eng. PLD = Programmable Logic Device). In dieser Klasse sind (grundlegende) Logik-Funktionen schon vorkonfiguriert vorhanden dafür können sie vom enutzer, je nach gewünschtem Zweck, anders zusammengestellt bzw. arrangiert (konfiguriert) werden. Dadurch entsteht der Vorteil, dass für eine neue bzw. andere Schaltung nicht eine neue Hardware produziert werden muss. Vielmehr kann durch Umkonfiguration der vorliegenden Hardware diese neue Schaltung realisiert werden. Ohne an dieser Stelle genauer auf die eschaffenheit von PLDs einzugehen, beinhalten solche Logik-Strukturen einzelne Logikzellen, welche Schaltungsteile enthalten, mit denen sich beliebige boolesche Funktionen berechnen lassen (kombinatorische Logik). Des weiteren enthalten diese Zellen zumeist speichernde Elemente um die vorher berechneten Werte zwischenspeichern zu können. Dies kann genutzt werden um z.. sequentielle (getaktete) Logik zu erzeugen. Daneben enthalten sie konfigurierbare Ein- bzw. usgaben sowie Rückkopplungen um z.. zuvor berechnete Werte im nächsten Takt weiterverwenden zu können. us der Kombination dieser vier Grundelemente, sowie der Kombination der einzelnen Zellen lassen sich so fast beliebige digitale Schaltungen entwickeln. Natürlich verfügen moderne PLDs in einem einzigen Chip über eine Vielzahl solcher Logikzellen, die zudem im Detail komplexer aufgebaut sind als es dieser kurze briss zeigen kann. Dies erhöht aber im Wesentlichen nur die Freiheitsgrade bzw. die Größe der realisierbaren Schaltung.
In der Veranstaltung»Digitale Logik«sollen Sie begleitend zu Vorlesung und Übung die Möglichkeit bekommen, einfache Schaltungen schnell selbst aufzubauen und ausprobieren zu können. Dazu dient das vorliegende»configurable Logic oard«(cl). Es verfolgt die Grundprinzipien eines PLDs. In gewisser Hinsicht könnte man es als einen diskreten ufbau einer Logikzelle aus einem»programmable rray Logic«(PL) beschreiben. Die vorliegende edienungsanleitung will Ihnen das CL Schritt für Schritt näher bringen. Obwohl in den einzelnen Kapiteln eine kurze Einführung in die theoretischen Grundlagen gegeben wird, wird hier der in der Veranstaltung»Digitale Logik«vermittelte Lehrinhalt vorausgesetzt. Lassen Sie sich also nicht entmutigen, wenn Sie beim ersten Lesen dieser nleitung nur»ahnhof«verstehen alles wird im laufenden Semester erarbeitet. Das CL Eine Übersicht Wie in der Einführung bereits erwähnt ist das CL einer Logikzelle eines PLDs ähnlich. Insbesondere verfügt es über die folgend aufgelisteten Funktionsblöcke. Diese sind auch in bbildung dargestellt. bbildung : Übersicht über das CL. a) zwei unabhängige UND/ODER-Matrizen, mit denen beliebige boolesche Funktionen mit bis zu vier Variablen realisiert werden können,
b) zwei zuschaltbare it-speicher (Flipflops), c) zwei Wahlmöglichkeiten zur Rückkopplung von Signalen, d) eine usgangslogik, mit der die beiden zuvor realisierten Funktionen verknüpft bzw. ausgegeben werden können, e) einen Systemtakt, wahlweise ca. Hz oder manuell mittels Tastendruck, f) einen Dip-Schalter zur elegung der vier Variablen mit konkreten Werten, g) vier Ein- bzw. usgangsverbinder zur Verteilung von Werten an weitere CLs, h) LEDs zur nzeige der Eingabe, Funktionswerte und usgabe, i) eine US-uchse zur Stromversorgung nebst Sicherung. 3 Die Funktionsweise des CL Die Konfiguration des CLs wird durch Jumper vorgenommen. bbildung zeigt eine schematische Darstellung des Schaltbildes, in der die Jumper und ihre Möglichkeiten aufgezeigt sind. Man erkennt links deutlich die zwei UND/ODER-Matrizen. Durch die Jumper lässt sich jeder Konjunktionsterm aus den Literalen (,, C, D), deren Negation sowie logisch (Jumper gezogen) aufbauen. Durch eine Veroderung dieser Konjunktionsterme lassen sich so die booleschen Funktionen F und F in disjunktiver Normalform (DNF) aufbauen (vgl. Kapitel 4). Die beiden Funktionen F und F können anschließend entweder je in ein Flipflop gespeichert oder um diese herumgeleitet direkt auf die usgangslogik gelegt werden. Dies wird durch die Jumper nach den Flipflops (async./sync.) erreicht. Das Ergebnis sind die Funktionen F bzw. F. Der Takt beider Flipflops kann auf drei rten generiert werden. Entweder mittels internem Oszillator (auto), durch Tastendruck (man.) oder extern (ext. clock) beispielsweise durch ein anderes CL. Zwei weitere UND/ODER-Matrizen bildet die usgänge des CLs. Mit deren Hilfe können die beiden Funktionen F und F wie zuvor die Literale in beliebiger Weise miteinander kombiniert werden. Das Ergebnis sind die beiden Funktionen X und Y. Des weiteren ist es möglich eine oder beide Funktionen F bzw. F rückzukoppeln und sie als Schaltungseingang zu verwenden (vgl. Kapitel 5 und 6). In diesem Fall werden diese anstatt der Literale C und D verwendet. Dies wird durch die beiden Jumper an den entsprechenden Literalen erreicht. So ist es möglich die drei wichtigen Schaltungsarten für bis zu vier Variablen zu realisieren: rein kombinatorische Logik (ohne Flipflops, ohne Rückkopplung), asynchrone Schaltwerke (ohne Flipflops, mit Rückkopplung) sowie synchrone Schaltwerke (mit Flipflops, mit bzw. ohne Rückkopplung). 3
C D F >_ D Q async. sync F' ext. clock int. clock man. auto >_ >_ X y F >_ D Q async. sync F' bbildung : Schematisches Schaltbild des CLs. 4
3. Schnittstellen Die Spannungsversorgung des CLs erfolgt über die US-Schnittstelle eines Computers. lternativ kann auch ein 5 V DC/5 m Steckernetzteil mit US-usgang verwendet werden. Werden mehrere CLs kaskadiert betrieben, so muss i. d. R. nur ein oard mit Spannung versorgt werden. Das CL verfügt über vier Schnittstellen zu weiteren CLs. lle Schnittstellen verfügen sowohl über Ein- als auch usgänge. Mit den Steckern (oben und links) können Funktionswerte sowie der Takt anderer CLs empfangen und die usgänge X und Y ausgegeben werden. Mit den uchsen (rechts und unten) können Funktionswerte sowie der Takt ausgegeben und die usgänge X und Y eines anderen CLs empfangen werden. Dabei sind die zwei Literaleingänge sowie der Dipschalter miteinander verodert. Wiederum kann über Jumper die Zuordnung festgelegt werden. Details finden Sie hierzu in Kapitel 7. Wichtige Hinweise: Für defekte US-Ports kann keine Haftung übernommen werden! Im Zweifel versorgen Sie das CL mittels externem Netzteil. itte achten Sie beim Kaskadieren von CLs darauf, dass Sie diese nicht»gedreht«, d. h. rechts/oben bzw. links/unten anschließen. Ein Kurzschluss mit defekter Sicherung wäre die Folge! 4 Kombinatorische Logik 4. Theoretische Vorüberlegungen Mithilfe der booleschen lgebra lassen sich logische eziehungen und ussagen mathematisch beschreiben. Damit bildet die boolesche lgebra die Grundlage für die Realisierung jedweder logischen Zusammenhänge und der daraus folgenden informationstechnischen nwendungen. In der Vorlesung»Digitale Logik«wird gezeigt, dass ein kleiner Satz an asisoperationen (sogenannte asissysteme) ausreicht, um beliebige boolesche Funktionen mit beliebig vielen Variablen eindeutig auszudrücken. So ein asissystem bilden die Operatoren UND, ODER und NICHT. Eine in diesem asissystem beschriebene boolesche Funktion kann sehr einfach in eine Schaltung umgeformt werden, die den Wert der Funktion berechnet. Sind dabei die usgänge der Schaltung nur von den Eingängen abhängig, d. h. die Schaltung besitzt keine Informationsspeicher und ist zyklenfrei, so wird eine solche Schaltung als kombinatorische Schaltung oder Schaltnetz bezeichnet. Solche Schaltnetze sind in der Digitaltechnik von großer Wichtigkeit, lassen sich doch sehr viele Probleme»rein kombinatorisch«beschreiben. eispielhaft seien hier ddierer oder Decoder genannt. Eine Repräsentation einer booleschen Funktion ist in der sogenannten»disjunktiven Normalform«(DNF) gegeben. Sie besteht aus einer ODER-Verknüpfung von Konjunktionstermen. 5
Diese Terme wiederum sind UND-Verknüpfungen der einzelnen Literale bzw. deren Negation. Zur Ermittlung der benötigten kombinatorischen Logik dienen vor allem Wahrheitstabellen. Um die nzahl der zu realisierenden Konjunktionsterme zu minimieren, lassen sich die algebraischen eziehungen sowie vorallem die zweistufige Logikminimierung mittels Karnaugh- Veitch-Diagramme verwenden. 4. Realisierung kombinatorischer Logik auf dem CL Wie in Kapitel 3 beschrieben, werden boolesche Funktionen für bis zu vier Variablen als DNF auf dem CL realisiert. Liegt eine solche, minimierte Funktion vor, so ist die Umsetzung auf das CL sehr einfach. Funktionen konfigurieren Mit jeder Jumper-Reihe der Funktionen F bzw. F lässt sich ein Konjunktionsterm realisieren. Insgesamt stehen in jeder Funktion acht Terme zur Verfügung, so dass alle Funktionen in vier Variablen realisierbar sind. Um einen Konjunktionsterm zu realisieren setzen Sie die Jumper entsprechend der gewünschten elegung (Literal bzw. dessen Negation). Kommt ein Literal nicht in dem gewählten Term vor, so kann der Jumper dafür weggelassen werden. Die elegung dafür ist dann logisch, d. h. dieser Teil des Terms hat keinen Einfluss auf die UND-Verknüpfung (vgl. T auf der Formelsammlung). Hat die zu realisierende Funktion weniger als acht Konjunktionsterme, so müssen die verbleibenden Jumper-Reihen mit bereits realisierten Termen belegt werden (vgl. T 3 auf der Formelsammlung). Tipp: m einfachsten dupliziert man den letzten Term, bis die Reihen gefüllt sind. Würden die Jumper-Reihen leergelassen, so würden diese die ODER-Verknüpfung dominieren (vgl. T auf der Formelsammlung). Informationsspeicher konfigurieren Da für rein kombinatorische Schaltungen keine Informationsspeicher benötigt werden, stellen Sie die vier Jumper SYNC SEL auf SYNC (alle Jumper nach rechts). usgangsfunktionen konfigurieren Die usgangsfunktionen X und Y werden analog den Funktionen F bzw. F aufgebaut. Dazu sind die Jumper OUTPUT FN entsprechend zu setzen. Dabei ist zu beachten, dass im Unterschied zu den Funktionen die Jumper um 9 gedreht sind, d. h. die usgangsfunktionen ergeben sich spaltenweise! 6
Rückkopplungen konfigurieren Da rein kombinatorische Schaltungen keine Zyklen besitzen, d. h. rückkopplungsfrei sind, stellen Sie die beiden Jumper INPUT SEL auf die entsprechenden Eingänge C und D (Jumper nach links). Schnittstellen konfigurieren Ist die gewünschte Funktionalität auf nur einem CL realisiert, werden die Steckverbindungen nicht benötigt. Folglich können die Jumper-löcke bei den Steckern (links und oben) leergelassen werden. Soll die Funktionalität auf mehreren CLs realisiert werden, lässt sich mit diesen löcken auswählen, welche Variablen von welcher Seite übernommen, welche usgangsfunktionen wo ausgegeben und welche Variablen vom oard selbst erzeugt werden sollen. Da die Eingänge miteinander verodert sind, müssen die Dip-Schalter der Eingänge, die von einem anderen CL stammen, auf logisch stehen. 4.3 Gleichungen lgebraisch lassen sich die oben beschriebenen Funktionen F, F, X und Y wie folgt beschreiben: F = m + m + m 3 + m 4 + m 5 + m 6 + m 7 + m 8 F = m + m + m 3 + m 4 + m 5 + m 6 + m 7 + m 8 mit m i j = a i j b i j c i j d i j a i j {,,}, b i j {,,}, c i j {C,C,}, d i j {D, D,} X = f + f Y = f + f mit f i j = f,i j f,i j f,i j {F, F,}, f,i j {F, F,} 7
4.4 eispiel XOR ls abschließendes eispiel sollen die Funktionen X = F = C D sowie Y = F = C D realisiert werden. us den Wahrheitstabellen bzw. den booleschen Gleichungen ergeben sich dafür folgende DNF: F = C D + C D + C D + C D + C D + C D + C D + C D F = C D + C D + C D + C D + C D + C D + C D + C D Die zugehörigen KV-Diagramme haben folgendes ussehen: F D F D 5 4 5 4 C 8 3 9 7 5 3 6 4 C 8 3 9 7 5 3 6 4 Für die erste Jumper-Reihe von F (Term m ) ergibt sich mit dem ersten Konjunktionsterm folgende Jumper-elegung: rechts (), rechts ( ), rechts (C ), links (D). nalog hierzu können die anderen Terme aufgebaut werden. Die vollständige elegung ist in bbildung 3 dargestellt. Da keine Informationsspeicher benötigt werden, werden die Jumper SYNC SEL alle nach rechts (asynchron) gestellt. Dadurch ergibt sich F = F bzw. F = F. Da keine Rückkopplungen vorhanden sind, werden die Jumper INPUT SEL nach links (Variablen C und D) gestellt. Die Funktionen X und Y ergeben sich aus X = F + F = F = F Y = F + F = F = F Dementsprechend sind die Jumper OUTPUT FN jeweils auf oben (F bzw. F ) zu setzten. 8
bbildung 3: Jumper-elegung des CLs für das XOR-eispiel. 5 synchrone Schaltwerke 5. Theoretische Vorüberlegungen Hängt in einer Schaltung der usgang nicht nur von den Eingängen ab (vgl. Kapitel 4), sondern im allgemeinen Fall von den bisherigen Eingangszuständen, so spricht man von sequentiellen Schaltungen, zustandsbehafteten Schaltungen oder auch Schaltwerken. ei einem Schaltwerk ist daher für jede Eingangskombination mehr als eine usgangskombination möglich, denn die usgangsvariablen sind zusätzlich noch von den inneren Zustandsvariablen (gespeicherte Information = Gedächtnis) abhängig. In der einfachsten Form bestehen Schaltwerke aus Schaltnetzen, bei denen usgangsgrößen auf die Eingänge rückgekoppelt sind. Hier ist der Informationsspeicher implizit durch die Rückführung ausgeführt. Deswegen spricht man auch von asynchronen (ungetakteten) Schaltwerken. Zum Entwurf (asynchroner) Schaltwerke bedient man sich den Entwurfsverfahren für utomaten wie Zustandsdiagramme, Zustandsübergangstabellen sowie -gleichungen. Wobei im asynchronen Entwurf darauf zu achten ist, dass sich zur Vermeidung von Races nur jeweils eine Zustandsvariable ändert (Gray-Codierung). Zur Reduktion der Zustände lassen sich Verfahren der Zustandsminimierung einsetzen. Ist die Schaltung gegeben, so kann zur erechnung der Übergangsgleichungen die aus der Vorlesung bekannte Methode der»synchronen Schaltwerksanalyse«genutzt werden. 9
5. Realisierung asynchroner Schaltwerke auf dem CL Der Übergang von einem kombinatorischen Schaltnetz zu einem asynchronen Schaltwerk ist nicht groß und wird lediglich durch die Verwendung von bis zu zwei Rückkopplungen der Funktionsausgänge F bzw. F an den Eingang (statt der Literale C und D) erreicht. Funktionen konfigurieren Zur Realisierung der Übergangsfunktionen werden diese analog zur rein kombinatorischen Schaltung wiederrum als DNF ausgeführt. Dabei ist zu beachten, dass nun entsprechend der nzahl an Rückkopplungen weniger Eingangsvariablen zur Verfügung stehen. Der Eingang C steht hierbei für die Rückkopplung von F und/oder der Eingang D für die Rückkopplung von F. Hierbei stellen F bzw. F die aktuellen Zustände sowie F bzw. F die Folgezustände dar. Rückkopplungen konfigurieren Über die beiden Jumper INPUT SEL kann ausgewählt werden, welche Funktion rückgekoppelt werden soll. Die restlichen Einstellungen sind analog zu 4.. 5.3 eispiel RS-Latch Es soll das aus der Vorlesung bekannte RS-Latch aufgebaut werden. Die Übergangsfunktion hierzu lautet: Q v+ = SR + RQ v (vgl. Übersicht Logikgatter/Flipflops) Diese Übergangsfunktion soll in F realisiert werden, wobei = S und = R sein soll. Folglich lautet die Übergangsfunktion: F = + F Die Funktion F bzw. die Variable d wird hier nicht verwendet. Gemäß obiger DNF ergibt sich die erste Jumper-Reihe für den Term F folgende elegung: leer ( ), rechts ( ), links (F ), leer ( ). Für den anderen Term ist die elegung: links (), rechts ( ), leer ( ), leer ( ). Da hier nur zwei Terme benötigt werden, wird der letzte Term dupliziert, bis F vollständig konfiguriert ist. Da es sich um ein asynchrones Schaltwerk handelt, werden die Jumper SYNC SEL alle nach rechts (asynchron) gestellt. Es ist eine Rückkopplung für F vorhanden. Daher wird der linke Jumper INPUT SEL nach rechts (F ) gestellt. Der rechte Jumper hat keinen Einfluss auf die Schaltung (da weder F belegt, d. h. F =, noch die Variable D in F vorkommt. Die Funktion X ergibt sich zu X = F + F = F
Dementsprechend sind die Jumper OUTPUT FN jeweils auf oben (F ) zu setzten. Die vollständige elegung ist in bbildung 4 dargestellt. bbildung 4: Jumper-elegung des CLs für das RS-Latch-eispiel. 6 Synchrone Schaltwerke (utomaten) 6. Theoretische Vorüberlegungen Ein synchrones Schaltwerk entsteht aus einem asynchronen Schaltwerk, in dem in die Rückkopplungen Pufferspeicher (Flipflops) eingebaut werden, die von einem Takt gesteuert werden. Mit diesen Speichern wird der geschlossene Kreis entkoppelt, der durch die Rückkopplung entsteht. Synchrone Schaltwerke haben u. a. den Vorteil, dass sie leichter zu entwerfen sind als asynchrone. Zudem sind sie robuster, da u. a. keine Races auftreten können. Jedes Schaltwerk lässt sich, unabhängig von einer asynchronen oder synchronen Realisierung, prinzipiell in einen ausschließlich verknüpfenden Teil (kombinatorisches Schaltnetz) und einem ausschließlich speichernden (verzögernden) Teil aufteilen. Eine weitere Unterteilung des Schaltnetzes in Übergangs- und usgangsschaltnetz führt auf die Unterscheidung von Mealyund Moore-utomat. Diese sind letztlich in ihrem Logikverhalten äquivalent, lassen sich also gegenseitig ineinander umformen. (Im zeitlichen Verhalten bleiben»geringe«unterschiede, der Mealy-utomat reagiert auf Eingangssignale schneller.)
Strenggenommen muss an dieser Stelle zwischen synchronen Schaltwerken mit und ohne Rückkopplung unterschieden werden. Da aber ohne Rückkopplung das Schaltwerk im Prinzip eine rein kombinatorische Schaltung mit Wertezwischenspeicherung darstellt, soll dieser Fall hier zunächst unbeachtet bleiben. (Eine Realisierung zu dieser Konfiguration wird im eispiel des Kapitels 7 gegeben.) Zum Entwurf synchroner Schaltwerke lässt sich wiederum das schon in Kapitel 5 angesprochene Entwurfsverfahren für utomaten verwenden. 6. Realisierung synchroner Schaltwerke auf dem CL uf einem CL lässt sich ein Moore-utomat mit bis zu zwei Zustandsvariablen, sowie ein Mealy-utomat mit einer Zustandsvariablen realisieren. Zur eschreibung größerer Schaltwerke muss dieses über mehrere CLs aufgeteilt werden. Der wesentliche Unterschied zur Realisierung in Kapitel 5 besteht darin, dass nun explizit die taktflankengesteuerten D-Flipflops verwendet werden und so der vormals geschlossene Kreis entkoppelt wird (siehe oben). Funktionen konfigurieren Wie schon in den beiden vorangegangenen Kapiteln werden auch hier wieder die Zustandsübergangsfunktionen F und F als DNF realisiert. Wird nur eine Zustandvariable verwendet, so kann eine der beiden Funktionen dazu genutzt werden eine usgangsfunktion zu definieren, die sowohl von der Zustandsvariablen als auch von den Eingängen direkt abhängt. Informationsspeicher konfigurieren Für ein synchrones Schaltwerk sind die taktflankengesteuerten D-Flipflops erforderlich. Daher sind im Standardfall die Jumper SYNC SEL auf SYNC (alle Jumper nach links) zu stellen. ei einer Mealy-Realisierung, bei der die usgangsfunktion nicht in ein Flipflop gepuffert werden soll, müssen die Jumper für die usgangsfunktion hingegen auf SYNC stehen um das Flipflop zu umgehen. Generell ist es möglich die Funktionen F, F sowie F, F in ezug auf ihre Synchronizität getrennt zu behandeln. Dies wird durch die jeweils zwei Jumper pro Funktion erreicht. In der Regel gibt es jedoch nur drei geeignete Konfigurationen: alles asynchron, alles synchron und eines synchron, das andere asynchron. Takt konfigurieren Um das synchrone Schaltwerk mittel des internen Taktgenerators zu betreiben stellen Sie den Jumper CLK SEL auf INT (intern) sowie den Jumper MN UTO auf UTO (automatisch). Soll die Taktgenerierung mittels des Tasters S erfolgen, so stellen Sie diesen Jumper hingegen auf MN (manuell).
Ist das Synchrone Schaltwerk auf mehreren CLs realisiert, so darf zur Erhaltung der Taktsynchronizität nur ein CL den Takt generieren. lle anderen beziehen ihren Takt von dort. Dies wird durch dem Jumper CLK SEL auf EXT (extern) erreicht. usgangsfunktionen konfigurieren Da in einen Moore-utomaten die usgangsfunktion nur von den Zuständen (F, F ) abhängig ist, lässt sich dieser utomatentyp wie bereits zuvor als DNF aus diesen, ihrer Negation sowie logisch beschreiben. In einer Mealy-Realisierung dient eine der beiden Funktionen F oder F als usgangsfunktion. Die Jumper OUTPUT FN sind entsprechend zu setzten, so dass diese an die gewünschten usgänge X und/oder Y weitergeleitet wird. Rückkopplungen konfigurieren Entsprechend der nzahl der Zustandsvariablen sind die Jumper INPUT SEL auf Rückkopplung (Jumper nach rechts) einzustellen. Schnittstellen konfigurieren Mit einem CL lassen sich wie oben erwähnt nur kleine Zustandsautomaten realisieren. Daher werden zur Realisierung größerer utomaten die Schnittstellen benötigt. Eine Schwierigkeit beim Entwurf über mehrere CLs ergibt sich jedoch durch die internen bhängigkeiten in einem utomaten, da im allgemeinen Fall jede Teilfunktion von allen Zuständen und von allen Eingängen abhängig ist. Mit einem CL ist es allerdings nicht möglich die elegung von Eingangsvariablen (mittels Dip-Schalter) direkt an ein anderes CL weiterzuleiten. Dies kann nur über den Umweg das eine Funktion definiert wird, die diese Variable repräsentiert, geschehen. Es wird also bei der Realisierung von utomaten auf mehreren CLs darauf ankommen den utomaten in (Teil)Funktionen zu untergliedern, die nach Möglichkeit nur von den Funktionen X und Y eines anderen CLs sowie den eigenen Werten abhängig sind. 6.3 eispiel Wechselblinker Es soll ein Moore-utomat realisiert werden, der die beiden LEDs für X und Y im Wechsel blinken lässt. Das Zustandsdiagramm dafür kann wie folgt beschrieben werden: Notation: F F X Y 3
us der Zustandsübergangs- bzw. usgangstabelle und anschließender KV-Minimierung ergeben sich als eine mögliche Realisierung folgende Zustandsübergangs- und usgangsfunktionen: F = F, F = F, X = F, Y = F Die Funktionen F und F lassen sich in gewohnter Weise abbilden. Es ergibt sich bei F für alle Konjunktionsterme folgende elegung: leer ( ), leer ( ), rechts (F ), leer ( ). Entsprechend lautet die elegung für F : leer ( ), leer ( ), links (F ), leer ( ). Die usgangsfunktion Y hat für alle Konfunktionsterme die elegung: leer ( ), oben (F ). Die Funktion X entsprechend: oben (F ), leer ( ). Um die Zustandvariablen F und F auf die Übergangsfunktionen rückzukoppeln werden die beiden Jumper INPUT SEL nach rechts gestellt. Um die taktsynchronen Flipflops zu verwenden werden alle Jumper SYNC SEL nach links auf SYNC gestellt. Um den internen Takt zu konfigurieren werden die Jumper CLK SEL auf INT (intern) sowie MN UTO auf UTO (automatisch) gestellt. Die vollständige elegung ist in bbildung 5 dargestellt. bbildung 5: Jumper-elegung des CLs für das Wechselblinker-eispiel. 4
Zum Selbermachen: Lässt sich dieses eispiel auch mit nur einer Zustandsvariablen realisieren? 7 CLs kaskadieren Wie in dieser nleitung schon öfters angeschnitten, lassen sind die CLs kaskadieren, um größere Funktionen abzubilden. bbildung 6 zeigt die dafür zur Verfügung stehenden Verbindungen anhand eines vereinfachten lockschaltbildes kaskadierter CLs. C D X Y C D X Y C D X Y X Y C D X Y C D X Y X Y C D X Y C D X Y C D X Y X Y X Y C D bbildung 6: lockschaltbild kasakdierter CLs. Man erkennt, dass die usgänge X und Y als Eingänge für ein weiteres CL dienen können. In horizontaler Richtung werden diese Funktionswerte als elegung für die Literale und interpretiert, in vertikaler Richtung geben Sie die elegung für C und D vor. Die elegung wird über die beiden Jumper-löcke an den Steckern bestimmt. Wird z.. am linken Stecker ein Jumper bei gesetzt, so bedeutet dies, dass der Funktionswert von X eines anderen CLs anstelle des internen Literals übernommen wird. Dabei sind beide Eingänge miteinander verodert, so dass der Dip-Schalter für das Literal eine liefern muss. 7. Realisierung kombinatorischer Logik über mehrere CLs Soll kombinatorische Logik, die von mehr als vier Variablen abhängig ist, auf den CLs realisiert werden, so ist dies durch Kofaktorenzerlegung nach dem ooleschen Entwicklungssatz (vgl. Formelsammlung) möglich. Dabei wird die Funktion soweit entwickelt, dass die einzelnen Kofaktoren von max. vier Variablen abhängig sind. Je ein CL realisiert dann die verschiedenen Kofaktoren, während ein oder mehrere weitere CLs die aus diesen Kofaktoren zusammengesetzte Funktion(en) realisiert. 5
Soll beispielsweise eine Funktion f (a, b, c, d, e) mit fünf Variablen realisiert werden, so währe nach dem ooleschen Entwicklungssatz diese Funktion für eine Entwicklung nach e f (a, b, c, d, e) = e f e (a, b, c, d) + e f e (a, b, c, d). Ein CL könnte dann X = f e sowie Y = f e realisieren, während ein anders X = e X + e Y realisiert. Die Eingabewerte verteilen sich dann über mehrere CLs. 7. Realisierung von utomaten über mehrere CLs Die Realisierung von utomaten (ob synchron oder asynchron) ist ungleich schwieriger, aber nicht grundsätzlich unmöglich. Hier ist es nötig eine Partitionierung zu finden, welche möglichst unabhängige Teile jeweils auf einen CL realisiert. uch hier kann sicher der oolesche Entwicklungssatz helfen, um z.. große Übergangs- oder usgangsfunktionen aufzuspalten. ber auch die strikte Trennung von Übergangsnetz, Zustandsspeicherung und usgangsnetz auf jeweils einem CL kann helfen. llerdings kann u. U. die gleichzeitige elegung der Eingangsvariablen sowohl im Übergangs- als auch im usgangsnetz hier etwas problematisch werden. Evtl. kann es auch helfen den utomaten in mehrere Subautomaten aufzuteilen, welche dann entsprechend sich gegenseitig bedingen. 7.3 eispiel Lauflicht Es soll ein Lauflicht mittels Schieberegistern über mehrere CLs realisiert werden. Dies soll durch einen über mehrere oards geschlossenen Kreis erreicht werden. Das lockschaltbild des Lauflichtes ist in bbildung 7 dargestellt. D X D Q D Q D Q X F F F D Q D Q C D Q F F F Y Y CL links CL mitte CL rechts bbildung 7: lockschaltbild des Lauflichtes. Daten werden in die eine Richtung über X, in die andere über Y ausgegeben. Die CLs werden in horizontaler Richtung angeordnet. Dazu zerfällt der Entwurf in drei unabhängige Teile: 6
a) ein oard, welches Daten erzeugt und diese wie auch von ankommende Daten wieder auf X ausgibt, b) weitere oards, welche die in ankommende Daten an X, sowie in ankommende Daten an Y ausgeben, c) sowie ein oard, welches in ankommende Daten nach Y ausgibt. Im ersten oard diene zum Rücksetzen, zum Setzen von en. Von den mittleren CLs können beliebig viele hintereinander geschaltet werden, um ein beliebig langes Lauflicht zu erzeugen. Nach dem Einschalten muss das Schieberegister zunächst mit en (durch Setzen von ) oder en (durch Setzen von ) gefüllt werden. us dem lockschaltbild lassen sich die folgenden Gleichungen zur Realisierung des Lauflichtes ablesen: CL links: F =, F = D = F, X = F CL mitte: F =, X = F, F =, Y = F CL rechts: F =, F = C = F, Y = F Die Funktionen F, F, X und Y werden wiederum gemäß obiger Gleichungen konfiguriert. In allen oards liegt ein synchrones Design sowie Rückkopplungen vor. Daher werden die Jumper SYNC SEL nach SYNC (links) sowie INPUT SEL nach rechts gestellt. oard a) erzeugt den Takt. Darum wird hier der Jumper CLK SEL auf INT (oben) sowie MN UTO auf UTO (rechts) gestellt. oard b) und c) nehmen Daten und Takt entgegen und leiten Daten weiter. Daher werden die Jumper und Y jeweils am linken Stecker sowie CLK SEL auf EXT (unten) gesetzt. Die vollständigen elegungen sind in den bbildung 8, 9 und dargestellt. 7
bbildung 8: Jumper-elegung des linken CLs für das Lauflicht. bbildung 9: Jumper-elegung der mittleren CLs für das Lauflicht. 8
bbildung : Jumper-elegung des rechten CLs für das Lauflicht. 9