Simulation von Ausfallmechanismen auf Package- und Chiplevel HABILITATIONSSCHRIFT zur Erlangung der venia legendi FAKULTÄT für Elektrotechnik und Informatik der Gottfried Willielm Leibniz Universität Hannover vorgelegt im Mai 2010 von Dr.-Ing. Dipl.-Phys. Kirsten Weide-Zaage
Inhaltsverzeichnis Verzeichnis der Abkürzungen und Symbole 5 1 Einleitung 1.1 Motivation g 1.2 Stand der Forschung 8 1.3 Inhalt der Arbeit 9 1.4 Literatur Einleitung 11 2 Beschreibung des Materialtransports 12 2.1 Migrationsmechanismen 13 2.1.1 Diffusion und Materialtransport 13 2.1.2 Diffusion in Anwesenheit von Konzentrationsgradienten 16 2.1.3 Diffusion an Korngrenzen 20 2.1.4 Elektromigration / Elektrotransport 22 2.1.5 Thermomigration / Thermotransport 23 2.1.6 Stressmigration 24 2.1.7 Summe der Materialflüsse 27 2.1.8 Blacksche Gleichung 27 2.2 Teststrukturen 28 2.3 Umsetzung der Migrationsberechnung im FE-Programm ANSYS 29 2.3.1 Divergenzen im Massenfluss über Analogie der divgrad Terme 30 2.3.2 Direkte Berechnung der Massenflussdivergenzen 31 2.4 Literatur Kapitel 2 33 3 Materialparameter 36 3.1 Metallisierungsmaterialien 36 3.1.1 Spezifischer Widerstand 36 3.1.2 Skalierungseffekte 3.1.3 Temperaturabhängigkeit (Wiedemann-Franz Gesetz) 41 3.1.4 Für Metallisierungssysteme einsetzbare Materialien 43 3.1.5 Barriere, Intermetalldielektrikum und Deckschicht 45 3.2 Gehäuse- und Löthöckermaterialien 47 3.2.1 Eigenschaften der Löthöckermaterialien 47 3.2.2 Eigenschaften der Gehäusematerialien 47 3.3 Parameter für die Migrationsuntersuchungen 3.3.1 Metallisierungen 3.3.2 Löthöckermaterialien 3.4 Literatur Kapitel 3 51 4 Randbedingungen und Wärmeableitung 55 4.1 Wärmeübergang in die Umgebung 55 37 Hy
Materialvariationen 4.1.1 Wärmeleitung 56 4.1.2 Wärmestrahlung 56 4.1.3 Wärmeübergang (Konvektion) 58 4.1.3.1 Berechnung Natürliche Konvektion an einer waagerechten Platte 58 4.1.3.2 Berechnung Natürliche Konvektion an senkrechten Platten 61 4.1.3.3 Erzwungene Konvektion 62 4.1.4 Vereinfachte Form des Wärmetransports 64 4.2 Wärmeübergänge bei der Simulation von Gehäusen 64 4.2.1 Thermischer Widerstand am Beispiel CDIP-8 66 4.2.2 Wärmeübergangskoeffizienten der einzelnen Flächen 66 4.2.3 Wärmeleitung über Steckkontakte und Bonddrähte 67 4.3 Literatur Kapitel 4 69 5 Gehäuse-Simulation 70 5.1 Einfluss der Gehäuseteile auf den thermischen Widerstand 72 5.1.1 Definition des thermischen Widerstands 72 5.1.2 Leadframe Design 72 5.1.3 Heat-Slug oder Heat-Spreader 74 5.1.4 Kunststoffurnhüllung oder Mold-Compound 74 5.1.5 Leiterplatte und Verbindungen 74 5.2 Thermisch-mechanischer Stress 74 5.2.1 Thermische Verbesserung der Gehäuse 75 5.2.2 Neue Materialien und neues Design 75 5.2.3 Verlötung der Anschlussverbindung (Lead-Solder-Joint) 75 5.3 Thermische Simulation eines CDIP-8 Gehäuses 76 5.3.1 Materialvariationen 77 5.3.2 Vergleich zwischen Simulation und Messung.79 5.3.2.1 Infrarotthermografie (Messplatz) 79 5.3.2.2 Korrekturverfahren für die gemessenen Temperaturen 80 5.3.2.3 Infrarotmessungen 82 5.3.3 Best-Case- / Worst-Case-Betrachtung 84 5.3.4 Zusammenfassung der Untersuchung des CDIP-8 Gehäuses 85 5.4 Thermisch-mechanische Simulation eines SOP-8 Gehäuses 85 5.4.1 im SOP-8 Kunststoffgehäuse 86 5.4.2 Thermisch-mechanische Simulation 90 5.4.3 Zusammenfassung 92 5.5 Layoutgetreue Simulation eines MO-166 Gehäuses 93 5.5.1 Beschreibung und Durchführung der Messungen 93 2
5.5.2 Kalibrierung der Diodentherrnometer 94 5.5.3 Statische Temperaturmessungen 95 5.5.4 Parametrisiertes FE-Modell für die Variationen 95 5.5.5 Vereinfachtes Modell mit Kühlkörper 96 5.5.6 Gehäusemodell mit Wärmeübergangskoeffizienten, Verifikation 97 5.5.7 Zusammenfassung Verifikation 99 5.6 Thermische Untersuchung des JEDEC MO-166 Gehäuses 99 5.6.1 Variation der eingeprägten Leistung 99 5.6.2 MaterialVariationen 102 5.6.3 Variation der Dimensionierung der Verbindungsleitbahnen 104 5.6.4 Zusammenfassung Variationen in der thermischen Untersuchung 105 5.7 Ceramic-Leaded-Chip-Carrier (CLCC20) 105 5.8 Migrationseffekte in Löthöckern und Verbindungsleitbahnen, PoP-Gehäuse 108 5.8.1 Elektromigration und Thermomigration in Gehäusen 109 5.8.2 Bleifreie Lote 110 5.8.3 PoP-Gehäuse 111 5.8.4 Migrationstests der PoP Gehäuse 114 5.8.5 Finite-Element-Simulation von Löthöckern 118 5.8.6 Zusammenfassung Migrationssimulation in Löthöckern 123 5.9 Dimensionierungsuntersuchung im PoP 123 5.9.1 Zusammenfassung Dimensionierungsuntersuchung in Löthöckern 128 5.10 Literatur Kapitel 5 129 6 Metallisierungsstrukturen 134 6.1 Verifikation von Leitbahnen und Durchkontaktierungen 135 6.1.1 Pad-Struktur 135 6.1.2 Mäander-Struktur 138 6.1.3 SWEAT-Struktur 140 6.1.4 Konventionelle Aluminium-/Wolfram Strukturen 141 6.1.4.1 Modellbeschreibung und Randbedingungen 141 6.1.4.2 Stromdichte, Temperatur, Temperaturgradienten und hydrostatische StressgradientenVerteilung 142 6.1.4.3 Stressverteilung in den drei Modellen 144 6.1.4.4 Gemessener TTF und reziproke Massenflussdivergenz einer verankerten Durchkontaktierung 145 6.1.4.5 Vergleich der Stresstests mit den Simulationen 147 6.1.4.6 Dynamische Simulation 1 6.1.4.7 Zusammenfassung Verifikation Leitbahn und Al/W-Viastrukturen 150 6.1.5 Temperaturerhöhung und Fehlerort in der Leitbahn (Kupfer 65nm) 150 3
6.2 Prozessinduzierter mechanischer Stress 151 6.2.1 Simulationsfluss zur Berechnving des prozessinduzierten Stress 152 6.2.2 Vergleich Referenztemperatur und Pre-Stress 154 6.2.3 Prozessinduzierter Stress verankertes Via (65nm /45nm) 157 6.2.3.1 Variation des Intermetalldielektrikums verankertes Via (65nm /45nm) 158 6.2.3.2 Bestimmung der Massenflussdivergenz verankertes Via (65nm /45nm) 160 6.2.3.3 Zusammenfassung prozessinduzierter Stress verankertes Via 162 6.3 Material- und Dimensionierungsvariation aufliegendes Via 163 6.3.1 Variation des Dielektrikums aufliegendes Via 163 6.3.2 Barrierenmaterial und Barrierendicke aufliegendes Via 164 6.3.3 Höhe der Durchkontaktierung aufliegendes Via 167 6.3.4 Metallisierungsbreite und Überlapp aufliegendes Via 168 6.3.5 Dicke des IMD unterhalb von Ml aufliegendes Via 169 6.3.4 Zusammenfassung Dimensionierungsvariation aufliegendes 6.4 Technologie Vergleich aufliegendes Via 169 Via 170 6.5 Variation des Ausformung der Durchkontaktierung mit Prozessschritten 172 6.5.1 Aufliegende Durchkontaktierung der 90nm Technologie 172 6.5.1.1 Untersuchungen zum mechanischen Stress 173 6.5.1.2 Massenflussdivergenz Stressmigration bei 175 C 177 6.5.1.3 Massenflussdivergenz Stressmigration bei 325 C 179 6.5.1.4 Massenflussdivergenz Elektromigration (dynamisch) 180 6.5.1.5 Zusammenfassung aufliegende Durchkontaktierung 90nm 182 6.5.2 Unterschiedlichen Formen der Durchkontaktierung der 65nm Technologie 183 6.5.2.1 Massenflussdivergenz Stressmigration bei 175 C 184 6.5.2.2 Massenflussdivergenz Elektromigration 186 6.5.2.2 Zusammenfassung Variation der Durchkontaktierung 189 6.6 Nanointerconnects 190 6.6.1 Maximale Temperatur und mechanischer Stress in den Nanointerconnects 191 6.6.2 Berechnung der Massenflussdivergenz 192 6.6.3 Zusammenfassung Nanointerconnects 193 6.7 Literatur Kapitel 6 194 7 Zusammenfassung 199 8 Liste der Veröffentlichungen 202 4