Foliensatz. Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen
|
|
- Georg Burgstaller
- vor 7 Jahren
- Abrufe
Transkript
1 Foliensatz Center for Information Services and High Performance Computing (ZIH) Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen Hochgeschwindigkeitskommunikationen 13. Juli 2012 Verfügbarkeit der Folien Vorlesungswebseite: zih/lehre/ss2012/tevpr Andy Georgi INF 1046 Nöthnitzer Straße Dresden /23 1 Kommunikationsleistung konventioneller VNW m2 Kommunikationsablauf 1 Kommunikationsleistung konventioneller VNW 3 Datentransfer 4 Adressverwaltung 3/23 4/23
2 Leistungskennwerte konventioneller VNW Bewertung der Kennwerte für GbE Fast Ethernet: Maximale Datenrate: 100 Mbit/s Gemessener Datendurchsatz: 80 Mbit/s Gemessene Latenz: 80 µs CPU-Auslastung: 20% Gigabit-Ethernet: Maximale Datenrate: 1000 Mbit/s Gemessener Datendurchsatz: 680 Mbit/s Gemessene Latenz: 80 µs CPU-Auslastung: 65% Datendurchsatz: Latenz: Erreichter Durchsatz liegt 32% unter dem Maximalwert Lediglich 6% des Durchsatzes werden durch Protokolldaten sowie den Ethernet-Header beansprucht Bei einer einzelnen Kommunikation bleiben 80 µs vom Nutzer unbemerkt ABER: Overhead: Prozessor mit einer Taktrate von 2 GHz Taktzyklen Nutzung von CPU s Taktzyklen... CPU-Auslastung bei kleinen Nachrichten kaum relevant Bei Übertragung großer Datenmengen verbleiben der Anwendung lediglich 35% der Prozessorleistung 5/23 6/23 Fazit Ursachen für geringe Kommunikationsleistung I Kommunikationsleistung konventioneller Verbindungsnetzwerke in HPC- und Cluster-Systemen i.a. nicht ausreichend! Software: Protokolle sind vorrangig auf heterogene, instabile und unsichere Netzwerke ausgerichtet Implementierung der Kommunikation als Betriebssystemdienst Bewältigung einer Vielzahl von Aufgaben durch die CPU, wie bspw. Adressumsetzung Schutz der Adressräume Verwaltung von Sende- und Empfangspuffer Segmentierung bzw. Zusammensetzung von Nachrichten... 7/23 8/23
3 Ursachen für geringe Kommunikationsleistung II Hardware: Unzuverlässige Übertragung, wodurch die Sicherheitsmechanismen gerechtfertigt sind Anbindung der Netzwerkschnittstelle erfolgt i.d.r. über den I/O-Bus (potenzieller Engpass) Zugriff auf die HW ausschließlich über das Betriebssystem Intel Xeon Intel Xeon Intel Xeon Intel Xeon Prozessor Prozessor Prozessor Prozessor FSB (8,3 GByte/s) SAN Network Controller 4 GByte/s Memory PCIe x8 Controller Hub (MCH) DDR2 SAN 5,3 GByte/s DMI (2 GByte/s) 60 MByte/s I/O 2 GByte/s USB Controller PCIe x4 Hub 1066 MByte/s SATA 375 MByte/s PCIx MByte/s 132 MByte/s PATA PCI 32/33 2 Kommunikationsablauf 9/23 10/23 Konventioneller Kommunikationsablauf I Konventioneller Kommunikationsablauf II Verarbeitung des Transportprotokolls Socket-Aufrufe System Call Verarbeitung des Vermittlungsprotokolls Auswahl des Netzwerks und ansprechen der Hardware Pro: Contra: Sicherer Zugriff auf die Kommunikationsgeräte im Multiuser- und Multiprogramming-Betrieb Erhöhung der Verzögerungszeiten durch Kontextwechsel CPU steht der Anwendung während der Verarbeitung der Kommunikation nicht zur Verfügung Zusätzlicher Overhead durch Sicherheitsmechanismen 11/23 12/23
4 OS Bypass I OS Bypass II Pro: Speicher der Netzwerkkarte kann von der Anwendung unter Umgehung des Betriebssystems direkt angesprochen werden Abbildung des Adressraumes in den User-Space Reduzierung der Verzögerungszeiten Nutzung der CPU während der Kommunikation weiterhin möglich Alle Kommunikationsschichten vom Nutzer programmierbar Contra: Fehlende Ressourcenverwaltung zwischen konkurrierenden Prozessen Keine standardisierten Kommunikationsschnittstellen Wegfall der Steuerfunktionalität der Kommunikationsprotokolle 13/23 14/23 OS Bypass III Lösungsansätze: Standardisierte Kommunikationsschnittstellen werden von Kommunikationsbibliotheken bereitgestellt Verlagerung der Funktionalitäten des Betriebssystems und der Kommunikationsprotokolle auf die Netzwerkkarte 3 Datentransfer 15/23 16/23
5 Programmed I/O (PIO) I Programmed I/O (PIO) II Datenübertragung mittels Load-/Store-Operationen durch den Prozessor Überprüfung auf Ankunft neuer Nachrichten erfolgt periodisch durch Abfrage der,,doorbell-region PIO Doorbell-Region Senden Empfangen Pro: Vergleichsweise geringer Programmieraufwand Definierter Kommunikationsverlauf Kleine Nachrichten können mit geringem Overhead übertragen werden Contra: Hohe CPU-Belastung bei großen Datenmengen Doorbell-Region im Adressbereich der Netzwerkkarte Nach erfolgreicher Abfrage müssen Daten noch gelesen werden 17/23 18/23 Direct Memory Access (DMA) I Direct Memory Access (DMA) II Copy-DMA: Datentransfer zwischen physischen Speicheradressen erfolgt über einen DMA-Controller Allgemein notwendige Schritte: DMA PIO Senden Empfangen Adressumsetzung Allokierung von DMA-Puffern notwendig Übergabe der Adressen an den DMA-Controller DMA-Controller führt Datentransfer aus Copy DMA-Varianten: Direct-DMA: Copy DMA Direct DMA Virtual to Physical DMA Page Exchange DMA... DMA PIO Senden Empfangen MMAP 19/23 20/23
6 Remote Direct Memory Access (RDMA) Erweiterung des lokalen DMA-Ansatzes auf entfernte Rechner Ermöglicht das Schreiben in (RDMA Write) bzw. das Lesen aus (RDMA Read) entferntem Speicher Datentransfer erfolgt direkt über den Netzwerkadapter und ohne Einbeziehung des Betriebssystems Erfordert vorherige Reservierung eines Speicherbereichs (Initialisierung) 4 Adressverwaltung 21/23 22/23 Adressverwaltung Nutzung virtueller Adressen im Userspace - DMA-Einheiten verwenden hingegen physische Adressen Auf Systemaufrufe kann demzufolge nicht vollständig verzichtet werden Ziel: Minimierung der Anzahl der Systemaufrufe Umsetzung: Kooperation zwischen Netzwerkkarte und Betriebssystem 23/23
Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen
Center for Information Services and High Performance Computing (ZIH) Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen Hochgeschwindigkeitskommunikationen 13. Juli 2012 Andy
MehrFoliensatz. Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen
Foliensatz Center for Information Services and High Performance Computing (ZIH) Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen Leistungsbewertung von Verbindungsnetzwerken
MehrHardware und Gerätetreiber
Hardware und Gerätetreiber Betriebssysteme Hermann Härtig TU Dresden Übersicht Übersicht Kommunikation zwischen Hardware und CPU Interrupts I/O-Ports I/O-Speicher Busse Verwaltung von Geräten Dynamisches
MehrVirtueller Speicher und Memory Management
Virtueller Speicher und Memory Management Speicher-Paradigmen Programmierer ein großer Adressraum linear adressierbar Betriebssystem eine Menge laufender Tasks / Prozesse read-only Instruktionen read-write
MehrMehrprozessorarchitekturen
Mehrprozessorarchitekturen (SMP, UMA/NUMA, Cluster) Arian Bär 12.07.2004 12.07.2004 Arian Bär 1 Gliederung 1. Einleitung 2. Symmetrische Multiprozessoren (SMP) Allgemeines Architektur 3. Speicherarchitekturen
MehrEin- und Ausgabegeräte
Blockorientiert Jeder Block kann unabhängig gelesen und geschrieben werden. Festplatten, CD-ROMs, USB-Sticks, etc. Zeichenorientiert Keine Struktur, nicht adressierbar, Daten werden als Folge von Zeichen
MehrGrundlagen der Rechnerarchitektur. Ein und Ausgabe
Grundlagen der Rechnerarchitektur Ein und Ausgabe Übersicht Grundbegriffe Hard Disks und Flash RAM Zugriff auf IO Geräte RAID Systeme SS 2012 Grundlagen der Rechnerarchitektur Ein und Ausgabe 2 Grundbegriffe
MehrDatenübertragung per Direct Memory Access (DMA)
Datenübertragung per Direct Memory Access (DMA) Durch einen direkten Speicherzugriff können die Daten ohne Umweg über den Prozessor in den Speicher geschrieben werden. So lässt sich die Ausführungsgeschwindigkeit
MehrParastation3. Design und Implementierung. ALiCE-Seminar 13. November 2001. Thomas Moschny
Parastation3 Design und Implementierung ALiCE-Seminar 13. November 2001 Thomas Moschny Inst. f. Programmstrukturen und Datenorganisation, Universität Karlsruhe Parastation Cluster Host Host Host Host Myrinet
MehrANALYSE DER LATENZEN IM KOMMUNIKATIONSSTACK EINES PCIE-GEKOPPELTEN FPGA-BESCHLEUNIGERS. Sascha Kath
ANALYSE DER LATENZEN IM KOMMUNIKATIONSSTACK EINES PCIE-GEKOPPELTEN FPGA-BESCHLEUNIGERS Sascha Kath Dresden, Gliederung 1. Motivation & Zielstellung 2. Systembeschreibung 3. Implementierung und Messungen
MehrProtected User-Level DMA in SCI Shared Memory Umgebungen
Protected User-Level DMA in SCI Shared Memory Umgebungen Mario Trams University of Technology Chemnitz, Chair of Computer Architecture 6. Halle Chemnitz Seminar zu Parallelverarbeitung und Programmiersprachen
MehrIntel Gigabit ET 1000Mbit/s Netzwerkkarte
Intel Gigabit ET 1000Mbit/s Netzwerkkarte Marke Intel Produktfamilie - Produktserie - Produktname Gigabit ET Artikel-Code E1G42ET EAN/UPC-Code 0012303192498, 0132018511916, 0163120426904, 0675900957497,
MehrPROVIGO MICROSOFT NAS 2170M
PROVIGO MICROSOFT NAS 2170M II 2 HE Rackmount II Bis zu 8x SATA3/SAS2 3.5" hotswap HDDs/SSDs II 1x Intel Xeon E3 12XX v3 CPU II 2x Gigabit Ethernet LAN Ports Basis Spezifikationen Produkttyp Hoch performante,
MehrBusse. Dr.-Ing. Volkmar Sieh WS 2005/2006. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg
Einleitung Bus-Konfiguration Bus-Arbitrierung Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Einleitung Bus-Konfiguration Bus-Arbitrierung
MehrBusse. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009
Busse Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Busse 1/40 2008-10-13 Übersicht 1 Einleitung 2 Bus-Konfiguration
MehrKonzepte und Methoden der Systemsoftware. Aufgabe 1: Polling vs Interrupts. SoSe bis P
SoSe 2014 Konzepte und Methoden der Systemsoftware Universität Paderborn Fachgebiet Rechnernetze Präsenzübung 3(Musterlösung) 2014-05-05 bis 2014-05-09 Aufgabe 1: Polling vs Interrupts (a) Erläutern Sie
MehrBetriebssysteme. Tutorium 2. Philipp Kirchhofer
Betriebssysteme Tutorium 2 Philipp Kirchhofer philipp.kirchhofer@student.kit.edu http://www.stud.uni-karlsruhe.de/~uxbtt/ Lehrstuhl Systemarchitektur Universität Karlsruhe (TH) 4. November 2009 Philipp
MehrOpteron und I/O. Toni Schmidbauer. 11. Mai Zusammenfassung. Eine kurze Beschreibung der AMD Opteron Architektur.
Opteron und I/O Toni Schmidbauer 11. Mai 2005 Zusammenfassung Eine kurze Beschreibung der AMD Opteron Architektur Inhaltsverzeichnis 1 Allgemeines 2 2 Was ist ein Interconnect? 2 3 Traditionelles PC Chipset
MehrPROVIGO MICROSOFT NAS 4275M
PROVIGO MICROSOFT NAS 4275M II 4 HE Rackmount II Bis zu 36x SAS3 3.5" hotswap HDDs/SSDs II 2x 2.5" SSDs optional (Rückseite) II SATA DOM Unterstützung II Dual Socket Intel Xeon E5-2600 v4/v3 II Wahlweise
MehrGrundlagen Rechnerarchitektur und Betriebssysteme
Grundlagen Rechnerarchitektur und Betriebssysteme Johannes Formann Definition Computer: Eine Funktionseinheit zur Verarbeitung von Daten, wobei als Verarbeitung die Durchführung mathematischer, umformender,
MehrCurrent Implementations of the Virtual Interface Architecture (VIA)
Current Implementations of the Virtual Interface Architecture (VIA) Seminarvortrag von Thorsten Backhaus im Rahmen des Seminars des Lehrstuhls Rechnerarchitektur der Universität Mannheim im Wintersemester
MehrRückschlüsse durch Host- Performance-Daten auf das Datenbankverhalten. DOAG Regio Karlsruhe 13. Juni 2013
Rückschlüsse durch Host- Performance-Daten auf das Datenbankverhalten DOAG Regio Karlsruhe 13. Juni 2013 Herrmann & Lenz Services GmbH Herrmann & Lenz Solutions GmbH Erfolgreich seit 1996 am Markt Firmensitz:
MehrCGM ALBIS & CGM ALBIS.YOU - Systemvoraussetzungen
CGM ALBIS & CGM ALBIS.YOU - Systemvoraussetzungen Inhalt 1 Einleitung...2 2 CGM ALBIS...3 2.1 Server... 3 2.1.1 Minimale Systemvoraussetzungen... 3 2.1.2 Empfohlene Systemvoraussetzungen... 4 2.2 Terminal-Server...
MehrPCI-to-PCI-Bridge mit sicherheitsrelevanten Eigenschaften
PCI-to-PCI-Bridge mit sicherheitsrelevanten Eigenschaften Christian Böhme 16.09.2005 Christian Böhme PCI-to-PCI-Bridge 16.09.2005 1 / 32 Geschichte & Philosophie Peripheral
MehrDistributed Memory Computer (DMC)
Distributed Memory Computer (DMC) verteilter Speicher: jeder Prozessor kann nur auf seinen lokalen Speicher zugreifen Kopplung mehrerer Prozessoren über E/A-Schnittstellen und Verbindungsnetzwerk, nicht
MehrVorlesung: Virtualisierung und Rechenzentrumsinfrastrukturen. Lars Göbel & Christian Müller VL04: Einführung in die Virtualisierung
Vorlesung: Lars Göbel & Christian Müller VL04: Einführung in die Virtualisierung Themenüberblick Virtualisierung VL 02: Einführung in die Virtualisierung (heute) VL 06: VL 08: XaaS VL 09: PaaS + SaaS VL
MehrProf. Dr. Sharam Gharaei. Inhaltsverzeichnis. 1 Einleitung 1. 2 Grundlage der Realisierung 2. 3 Die Realisierung 3. Literaturverzeichnis 7
Prof. Dr. Sharam Gharaei Version 1.2.0, 07.04.2017 Inhaltsverzeichnis 1 Einleitung 1 1.1 Code-bezogene Aspekte 2 1.2 Speicherungsbezogene Aspekte 2 2 Grundlage der Realisierung 2 3 Die Realisierung 3 3.1
Mehr, SS2012 Übungsgruppen: Do., Mi.,
VU Technische Grundlagen der Informatik Übung 7: Speicher und Peripherie 183.579, SS2012 Übungsgruppen: Do., 31.05. Mi., 06.06.2012 Aufgabe 1: Ihre Kreativität ist gefragt! Um die Qualität der Lehrveranstaltung
MehrFachbereich Medienproduktion
Fachbereich Medienproduktion Herzlich willkommen zur Vorlesung im Studienfach: Grundlagen der Informatik I Datenübertragung Parallel z.b. PCI D0... D8 8 parallele Datenleitungen n parallele Steuerleitungen
MehrRealisierung eines Speichermanagements zur Zugriffsvirtualisierung von konkurrierenden Nutzerdesigns auf Rekonfigurierbarer Hardware
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Realisierung eines Speichermanagements zur Zugriffsvirtualisierung von konkurrierenden
MehrDas Motherboard (Hauptplatine) beinhaltet Prozessor (CPU), Speicher (RAM) Anschlüsse für interne Disks, Steckkarten, Anschlüsse nach aussen
Das Motherboard (Hauptplatine) beinhaltet Prozessor (CPU), Speicher (RAM) Anschlüsse für interne Disks, Steckkarten, Anschlüsse nach aussen Damit man grosse Zahlen abkürzen kann, behilft man sich dieser
Mehré Er ist software-transparent, d.h. der Benutzer braucht nichts von seiner Existenz zu wissen. Adreßbus Cache- Control Datenbus
4.2 Caches é Cache kommt aus dem Französischen: cacher (verstecken). é Er kann durch ein Anwendungsprogramm nicht explizit adressiert werden. é Er ist software-transparent, d.h. der Benutzer braucht nichts
MehrLeistungsanalyse von Rechnersystemen
Zentrum für Informationsdienste und Hochleistungsrechnen (ZIH) Leistungsanalyse von Rechnersystemen Auf Ein-/Ausgabe spezialisierte Benchmarks Zellescher Weg 12 Willers-Bau A109 Tel. +49 351-463 - 32424
MehrKapitel II. Einführung: Hardware und Software. VO Betriebssysteme
Kapitel II Einführung: Hardware und Software V 1 Computersysteme (1) omputer haben viele verschiedene Devices: Input/Output Devices Speicher Prozessor(en) Monitor auteile eines einfachen PCs Bus Computersysteme
MehrChipsatz und untergeordnete. (erweiterte) Systembusse ISA, PCI, PCIe
Chipsatz und untergeordnete (erweiterte) Systembusse ISA, PCI, PCIe NVIDIA ist eines der Kernmitglieder der PCI Express SIG PCI wurde als BUS zwischen der entstandenen North und Southbridge von Intel 1992
MehrFoliensatz. Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen
Foliensatz Center for Information Services and High Performance Computing (ZIH) Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen Leistungsbewertung von Verbindungsnetzwerken
MehrHardware PCI-Bus. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg
Hardware PCI-Bus Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Hardware PCI-Bus 1/23 2008-08-06 Übersicht Inhalt:
MehrHardware PCI-Bus. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg
Hardware PCI-Bus Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2007/2008 Hardware PCI-Bus 1/23 2007-10-26 Übersicht Inhalt:
MehrPerformance-Vergleich
Performance-Vergleich zwischen Open-E NAS Enterprise und Microsoft Windows Storage Server 2003 White Paper 2006 Copyright 2006 Open-E www.open-e.com 2006 Open-E GmbH. Alle Rechte vorbehalten. Open-E ist
MehrLDom Performance optimieren
LDom Performance optimieren Marcel Hofstetter JomaSoft GmbH St. Gallen / Schweiz Schlüsselworte Virtualisierung, SPARC, T4, T5, LDom, Oracle VM Server for SPARC, VDCF Einleitung Die aktuellen Oracle SPARC
MehrRO-Tutorien 15 und 16
Tutorien zur Vorlesung Rechnerorganisation Tutorienwoche 10 am 29.06.2011 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft
MehrOracle Hochleistungs-Plattformen
Oracle Hochleistungs-Plattformen Manfred Drozd Benchware AG CH-8800 Thalwil Schlüsselworte Performance, Benchmarking, Flash Storage, In-Memory SQL Verarbeitung. Einleitung Neue Technologien wie Flash Speicher
MehrBetriebssysteme Vorstellung
Am Anfang war die Betriebssysteme Vorstellung CPU Ringvorlesung SE/W WS 08/09 1 2 Monitor CPU Komponenten eines einfachen PCs Bus Holt Instruktion aus Speicher und führt ihn aus Befehlssatz Einfache Operationen
MehrEchtzeitbetriebssysteme
Speicherverwaltung (Memory Management) Aufgaben der Memory-Management-Unit ist l der Speicherschutz und l die Adressumsetzung Wird durch Hardware unterstützt l Memory Management Unit (MMU) l MMU wird vom
MehrZENTRALEINHEITEN GRUPPE
31. Oktober 2002 ZENTRALEINHEITEN GRUPPE 2 Rita Schleimer IT für Führungskräfte WS 2002/03 1 Rita Schleimer TEIL 1 - Inhalt Zentraleinheit - Überblick Architekturprinzipien Zentralspeicher IT für Führungskräfte
MehrVermittlungsschicht ( network layer )
Vermittlungsschicht ( network layer ) ggf. Auswahl eines Subnetzes für die folgende Übertragungsstrecke Auswahl eines guten Transportweges (Routing) im gewählten Subnetz statisch: fest für alle Pakete
MehrSchreiben von Pages. Schreiben einer Page in den Swap Space ist sehr teuer (kostet millionen von CPU Zyklen).
Schreiben von Pages Schreiben einer Page in den Swap Space ist sehr teuer (kostet millionen von CPU Zyklen). Write Through Strategie (siehe Abschnitt über Caching) ist hier somit nicht sinnvoll. Eine sinnvolle
MehrKosten der Abschirmung von Code und Daten
Kosten der Abschirmung von Code und Daten Alexander Züpke, Kai Beckmann, Andreas Zoor, Reinhold Kröger vorname.nachname@hs-rm.de Motivation Internet der Dinge STM32F4 Mikrocontroller 2 Motivation Internet
MehrInhaltsverzeichnis. BüroWARE Systemanforderungen ab Version 5.31. Generelle Anforderungen SoftENGINE BüroWARE SQL / Pervasive. 2
Inhaltsverzeichnis Generelle Anforderungen SoftENGINE BüroWARE SQL / Pervasive. 2 1. Terminal-Server-Betrieb (SQL)... 3 1.1. Server 3 1.1.1. Terminalserver... 3 1.1.2. Datenbankserver (bei einer Datenbankgröße
MehrVirtualisierung im Echtzeitbereich. Andreas Hollmann FH Landshut EADS Military Air Systems
Virtualisierung im Echtzeitbereich Andreas Hollmann FH Landshut EADS Military Air Systems 2 Überblick Hintergrund und Motivation Vorstellung von Lösungsansätzen Auswahl und Evaluierung Einschränkungen
MehrEinschub: HW-Zugriff aus dem Userspace
Einschub: HW-Zugriff aus dem Userspace Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2010/2011 Einschub: HW-Zugriff aus dem
MehrBetriebssysteme und Microkern
16. September 2004 Überblick 1 Einführung 2 Betriebssysteme 3 Monolith 4 5 Anhang Einführung Teil I Einführung Einführung Was ist ein Betriebssystem? Unterscheidung Was ist ein Betriebssystem? engl. Operating
MehrIn heutigen Computern findet man schnellen/teuren als auch langsamen/billigen Speicher
Speicherhierarchie In heutigen Computern findet man schnellen/teuren als auch langsamen/billigen Speicher Register Speicherzellen, direkt mit der Recheneinheit verbunden Cache-Speicher Puffer-Speicher
MehrAchim Marx Mittwoch, 2. Oktober 2013 S&L Netzwerktechnik GmbH 1
Achim Marx 1 Windows Server 2012 R2 Überblick Windows Server 2012 R2 Vorwort Editionen Lizenzierung Neuerungen 2 Windows Server 2012 R2 Vorwort Mit Windows Server 2012 R2 bringt Microsoft nun einige Verbesserungen,
MehrVerteilte Betriebssysteme
Verteiltes System Eine Sammlung unabhängiger Rechner, die dem Benutzer den Eindruck vermitteln, es handle sich um ein einziges System. Verteiltes Betriebssystem Betriebssystem für verteilte Systeme Verwaltet
MehrKonzepte von Betriebssystemkomponenten. Gerätetreiber. Mario Körner
Konzepte von Betriebssystemkomponenten Gerätetreiber Mario Körner 26.01.2004 Übersicht Einordnung in die Betriebssystemarchitektur Schnittstelle zur Hardware Schnittstelle zum Betriebssystem am Beispiel
MehrPCI VME Interface SIS1100/SIS3100
PCI VME Interface SIS1100/SIS3100 Peter Wüstner Forschungszentrum Jülich, Zentrallobor für Elektronik (ZEL) Designprinzip der im ZEL entwickelten Datenaufnahmesysteme ist es, preiswerte PC Technik mit
MehrDB2 unter Linux for zseries als Server für VSE-Anwendungen
DB2 unter Linux for zseries als Server für VSE-Anwendungen IBM Software Group Torsten Röber GSE Frühjahrstagung, April 2006, Dresden Agenda DRDA with DB2 VM/VSE Overview Performance-Aspekte Anwendungsprogrammierung
MehrPerformance-Vergleich zwischen dem Open-E NAS Enterprise Server und dem Microsoft Windows Storage Server 2003
Performance-Vergleich zwischen dem Open-E NAS Enterprise Server und dem Microsoft Windows Storage Server 2003 In diesem Whitepaper werden zwei wichtige NAS Betriebssysteme gegenübergestellt und auf ihre
MehrNeues in Hyper-V Version 2
Michael Korp Technical Evangelist Microsoft Deutschland GmbH http://blogs.technet.com/mkorp Neues in Hyper-V Version 2 - Virtualisieren auf die moderne Art - Windows Server 2008 R2 Hyper-V Robust Basis:
MehrDie -Funktionen des Workflows unterstützen die folgenden SMTP-Server:
Betriebssystem bedatime.office unterstützt die folgenden Betriebssysteme: Windows 7 Professional und Ultimate Windows 8.1 Pro und Enterprise Windows 10 Pro und Enterprise Microsoft Windows Server 2008
MehrQuad-Port SFP+ Server Netzwerkkarte - PCI Express - Intel XL710 Chip
Quad-Port SFP+ Server Netzwerkkarte - PCI Express - Intel XL710 Chip Product ID: PEX10GSFP4I Diese SFP+-Server-Netzwerkkarte bietet zuverlässige, leistungsstarke Netzwerkkonnektivität, indem vier Open
MehrRechnerorganisation. 1. Juni 201 KC Posch
.6.2 Rechnerorganisation. Juni 2 KC Posch .6.2 2 .6.2 Front Side Bus Accelerated Graphics Port 28 MHz Front Side Bus North Bridge RAM idge South Bri IDE USB PCI Bus 3 .6.2 Front Side Bus Front Side Bus
MehrSpeicherklassen außerhalb des Arrays. Dr. Carsten Haak ESD Practice Manager EMEA EMC Corp.
Speicherklassen außerhalb des Arrays Dr. Carsten Haak ESD Practice Manager EMEA EMC Corp. 1 Multi-Tiering 2 Entwicklung Von Single- zu Multi-Tiering Festplatten LUNs Chunks Wir sehen auch die kalten Abschnitte
MehrComputergrundlagen Moderne Rechnerarchitekturen
Computergrundlagen Moderne Rechnerarchitekturen Axel Arnold Institut für Computerphysik Universität Stuttgart Wintersemester 2010/11 Aufbau eines modernen Computers DDR3- Speicher Prozessor Prozessor PEG
MehrMindestanforderungen an Systemumgebung Für die Nutzung von excellenttango
Die Hardware- und Softwareanforderungen sind als allgemeine Anforderungen zu betrachten. Zahlreiche Faktoren können sich auf diese Anforderungen auswirken und müssen daher beachtet werden: Die Anzahl und
MehrEinleitung. Dr.-Ing. Volkmar Sieh WS 2005/2006. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg
Technologische Trends Historischer Rückblick Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Technologische Trends Historischer Rückblick Übersicht
MehrSystemvoraussetzungen
Step Ahead AG Die benannten Hardware- und Systemvoraussetzungen stellen eine von der Step Ahead AG unterstützte Umgebung dar, in der die Steps Business Solution 2017.0 getestet und lauffähig ist. Bei Abweichungen
Mehr5. PC-Architekturen und Bussysteme
Abb. 5.1: Aufbau des klassischen PC-AT Abb. 5.2: Busslot im PC-AT Port-Adresse Verwendung 000h-00fh 1. DMA-Chip 8237A 020h-021h 1. PIC 8259A 040h-043h PIT 8253 060h-063h Tastaturcontroller 8042 070h-071h
MehrWie groß ist die Page Table?
Wie groß ist die Page Table? Im vorigen (typischen) Beispiel verwenden wir 20 Bits zum indizieren der Page Table. Typischerweise spendiert man 32 Bits pro Tabellen Zeile (im Vorigen Beispiel brauchten
MehrIT- und Medientechnik
IT- und Medientechnik Vorlesung 6: 20.11.2017 Wintersemester 2017/2018 h_da, Lehrbeauftragter Teil 1: IT- und Medientechnik Themenübersicht der Vorlesung Hard- und Software Hardware: CPU, Speicher, Bus,
MehrGeschichte der Netze und verteilten Systeme. Gründe für die Nutzung verteilter Systeme. Wünschenswerte Eigenschaften verteilter Systeme
Überblick Geschichte der Netze und verteilten Systeme Was ist ein Verteiltes System? Beispiele für verteilte Systeme Gründe für die Nutzung verteilter Systeme Wünschenswerte Eigenschaften verteilter Systeme
MehrHardware-beschleunigtes Cloud-Computing für die Bauteile-Identifikation (AP 6) Christian Unger, Berlin
Cloud-Computing für die Christian Unger, Berlin 29.11.2018 Agenda Über CPU 24/7 + Rechenzentrum Ziele des AP 6 Cloud-Infrastruktur + Schlüsseltechnologien Ergebnisse der Hardwarebeschleunigung Ausblick
MehrPaging. Einfaches Paging. Paging mit virtuellem Speicher
Paging Einfaches Paging Paging mit virtuellem Speicher Einfaches Paging Wie bisher (im Gegensatz zu virtuellem Speicherkonzept): Prozesse sind entweder ganz im Speicher oder komplett ausgelagert. Im Gegensatz
MehrKapitel II. Computersysteme (1) Einführung: Hardware und Software. Bauteile eines einfachen PCs
Kapitel II Einführung: Hardware und Software 1 Computersysteme (1) Computer haben viele verschiedene Devices: Input/Output Devices Speicher Prozessor(en) Monitor 2 Bauteile eines einfachen PCs Bus Computersysteme
MehrWas machen wir heute? Betriebssysteme Tutorium 2. Organisatorisches. Frage 2.1.a. Theorieblätter Abgabe. Antwort. Probleme mit OS/161?
Was machen wir heute? Betriebssysteme Tutorium 2 Philipp Kirchhofer philipp.kirchhofer@student.kit.edu http://www.stud.uni-karlsruhe.de/~uxbtt/ Lehrstuhl Systemarchitektur Universität Karlsruhe (TH) 1
MehrFoliensatz. Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen
Foliensatz Center for Information Services and High Performance Computing (ZIH) Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen Dynamische Verbindungsnetzwerke. Juli Verfügbarkeit
MehrComputeranwendung in der Chemie Informatik für Chemiker(innen) 3. Software
Computeranwendung in der Chemie Informatik für Chemiker(innen) 3. Software Jens Döbler 2003 "Computer in der Chemie", WS 2003-04, Humboldt-Universität VL3 Folie 1 Grundlagen Software steuert Computersysteme
MehrLösung von Übungsblatt 3
Lösung von Übungsblatt 3 Aufgabe 1 (Rechnerarchitektur) 1. Welche drei Komponenten enthält der Hauptprozessor? Rechenwerk, Steuerwerk und Speicher. 2. Welche drei digitalen Busse enthalten Rechnersysteme
MehrIHR ANGEBOT. PC-Profis Computer GmbH. erstellt durch
IHR ANGEBOT erstellt durch PC-Profis Computer GmbH Herr Zdravko Balija Nieder-Ramstädter Str. 55 64287 Darmstadt Tel. 06151/420730 www.pcp-darmstadt.de Seite 1 von 6 Datenblatt: TERRA PC-MICRO 3000 SILENT
MehrNETx KNX OPC Server. Standard OPC Lösung für KNX Projekte von unterschiedlicher Größe. Funktionen Versionen Systemvoraussetzungen Bestellhinweise
NETx KNX OPC Server Standard OPC Lösung für KNX Projekte von unterschiedlicher Größe Funktionen Versionen Systemvoraussetzungen Bestellhinweise Funktionen Performance Verbindung des Servers zum KNX Netzwerk
MehrDatenblatt: TERRA MINISERVER G ,00. Chipsatz: Intel C232 / Sockel 1151 / Single-Prozessor-System. Zusätzliche Artikelbilder IT. MADE IN GERMANY.
Datenblatt: TERRA MINISERVER G3 Chipsatz: Intel C232 / Sockel 1151 / Single-Prozessor-System Die TERRA MINISERVER sind perfekt für Kleinstunternehmen oder kleine Abteilungen, die Wert auf zentrale Datenverwaltung
MehrInfiniBand A System Area Network (SAN)
InfiniBand A System Area Network (SAN) Seminar Ausgewählte Themen in Hardwareentwurf und Optik WS 2003/04 Timo Sponer Lehrstuhl Rechnerarchitektur Inhalt Motivation Überblick InfiniBand Architektur Physical
MehrÜbersicht. Einleitung. Übersicht. Architektur. Dr.-Ing. Volkmar Sieh WS 2008/2009
Übersicht Einleitung 1 Einleitung Dr.-Ing. Volkmar Sieh 2 Technologische Trends Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 3 Historischer
MehrSystemanforderungen und Kompatibilität MSI-Reifen Rel.8
Systemvoraussetzung [Server] Windows Server 2008 R2 (dt. Version) Windows Server 2012 R2 (dt. Version) Windows Server 2016 (dt. Version) Microsoft SQL Server 2008 R2 (ggf. auch Express) Microsoft SQL Server
MehrTechnische Möglichkeiten der Zusammenarbeit bei big BIM
Technische Möglichkeiten der Zusammenarbeit bei big BIM Bernd Schlenker, Dipl.-Ing. Architektur, Geschäftsführer Tobias Mattes, Dipl.-Ing. Architektur, Schulung und Support Übersicht der Lösungsansätze
MehrLANCOM Techpaper Routing-Performance
LANCOM Techpaper Routing-Performance Anwendungen in der Kommunikation und Unterhaltung basieren zunehmend auf IP-Netzwerken. Um die erforderlichen Bandbreiten zuverlässig bereitstellen zu können, müssen
MehrDer neue Hessische Hochleistungsrechner HHLR
Der neue Hessische Hochleistungsrechner HHLR Erste Erfahrungen Norbert Conrad, conrad@hrz.tu-darmstadt.de ZKIHessen 26.8.2002 1 Darmstädter Hochleistungsrechner 1987: IBM 3090 VF ( 2 x 0,12 GFLOPS Vektor
MehrHochleistungsrechnen in Darmstadt: Der Lichtenberg- Hochleistungsrechner. Dr. Andreas Wolf. Gruppenleiter Hochleistungsrechnen Hochschulrechenzentrum
Hochleistungsrechnen in Darmstadt: Der Lichtenberg- Hochleistungsrechner Dr. Andreas Wolf Gruppenleiter Hochleistungsrechnen Hochschulrechenzentrum Überblick Randbedingungen der HPC Beschaffung an der
MehrBetriebssysteme BS-S SS Hans-Georg Eßer. Foliensatz S: Speicherverwaltung. Dipl.-Math., Dipl.-Inform. v1.0, 2015/04/14
BS-S Betriebssysteme SS 2015 Hans-Georg Eßer Dipl.-Math., Dipl.-Inform. Foliensatz S: Speicherverwaltung v1.0, 2015/04/14 Betriebssysteme, SS 2015 Hans-Georg Eßer Folie S-1 Übersicht: BS Praxis und BS
MehrIntelligenter Modemadapter für den PC
Intelligenter Modemadapter für den PC Jürgen Hasch, DG1SCR, Meisenstr. 23, 73066 Uhingen Motivation Möchte man an einem PC mehrere Modems betreiben, so hat man die Wahl zwischen einer quasi-passiven Lösung
MehrGroßer Beleg. Björn Gottschall Dresden,
Implementierung eines Linux-Gerätetreibers zur dynamischen Allokation von isolierten Kommunikationskanälen zu partiell konfigurierten FPGA-Kernen in einem Zynq-System Großer Beleg Björn Gottschall Dresden,
MehrEinleitung. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2006/2007
Einleitung Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2006/2007 Einleitung 1/50 2006/10/09 Übersicht 1 Einleitung 2 Technologische
MehrPoE Mobiler Server BASIC
PoE Mobiler Server BASIC PKBC5500 Funktionsbeschreibung: Der PoE Server zeichnet die von IP-Netzwerkkameras ermittelten Bild- und Videodaten auf und findet seinen Haupteinsatz im mobilen Bereich. Durch
MehrBetriebssysteme Übung 2. Tutorium System Calls & Multiprogramming
Betriebssysteme Übung 2. Tutorium System Calls & Multiprogramming Task Wiederholung 1 System SysCalls (1) Wozu? Sicherheit Stabilität Erfordert verschiedene modes of execution: user mode privileged mode
MehrFluent auf Windows HPC Server 2008. ict ag - Mit uns können Sie rechnen
Fluent auf Windows HPC Server 2008 ict ag - Mit uns können Sie rechnen Historie der ict AG Die ict (information communication technology) AG mit Sitz in Aachen, wurde im Jahre 1985 gegründet und übernimmt
MehrGrundlagen der Rechnerarchitektur. Ein und Ausgabe
Grundlagen der Rechnerarchitektur Ein und Ausgabe Übersicht Parallele und Serielle Busse Zugriff auf IO Geräte Parallelität und IO: Raid Systeme Grundlagen der Rechnerarchitektur Ein und Ausgabe 2 Parallele
Mehr