Rechnerorganisation. Einleitung. Karl C. Posch. co1.ro_

Transkript

1 Technische Universität Graz Institut tfür Angewandte Informationsverarbeitung und Kommunikationstechnologie Rechnerorganisation 1 Einleitung Karl C Posch KarlPosch@iaiktugrazat co1 ro_2003 1

2 Information Informatik» Speicherung» Transport» Verarbeitung Information ist der Urstoff der Welt Anton Zeilinger 2

3 Darstellung von Information Darstellung von Information 3

4 Darstellung von Information Darstellung von Information 4

5 Bit Byte 4 Gigabyte RAM 16 Gigabyte USB Stick 2 Terabyte Harddisk 2 Terabyte Harddisk Kilo Tausend 10 3 thousand Mega Million 10 6 million Giga Milliarde 10 9 billion Tera Billion trillion Peta Billiarde Exa Trillion Amerikanisches Englisch 5

6 Dateien, Daten, Programme Daten Programm CPU Bildschirm Maus Speichern Verarbeiten Transport Tastatur Eingabe und Ausgabegeräte Klein, sehr schnell Speicherhierarchie CPU Register (und dcache Speicher) h Etwas größer, aber langsamer Hauptspeicher Noch größer, noch langsamer Harddisk Riesengroß, doch sehr langsam DVDs, Information im Internet 6

7 CPU Central Processing Unit Zentrale Verarbeitungseinheit Prozessor Hauptprozessor Ko Prozessoren Programm Maschinenprogramm wird im Prozessor ausgeführt Maschinenprogramm besteht aus Maschinenbefehlen Maschinenbefehl besteht aus Bits 7

8 Automatische Übersetzung #include <stdlibh> #include <stdioh> int main() { printf( Hello world\n ); return (0); } Compiler Quellcode Automatische Übersetzung #include <stdlibh> #include <stdioh> int main() { printf( Hello world\n ); return (0); } Quellcode Maschinenprogramm Maschinenprogramm

9 Automatische Übersetzung Quellcode Maschinenprogramm Aspekte Wie funktioniert die automatisierte Verarbeitung von Information? Wie strukturiert man typischerweise Maschinen, welche die Information verarbeiten unter Berücksichtigung von Kosten Zeitaufwand Größe 9

10 Das Metakonzept: Endlicher Automat Finite State Machine Wie geht es weiter? Speicher Alltag einer CPU: Der Fetch/Execute Algorithmus Modell einer einfachen CPU Die Arbeit eines Ingenieurs: Die Entwicklung von Modellen 10

11 Information speichern verarbeiten transportieren Information speichern verarbeiten transportieren 11

12 RAM: Schreib Lese Speicher Random Access Memory = Speicher mit wahlfreiem Zugriff Begriffe: Lesen eines Speicherwortes Lesen 12

13 Begriffe: Schreiben eines Speicherwortes Schreiben Lesen Begriffe: Speicherwort Schreiben Speicherwort Lesen 13

14 14 Begriffe: Adresse : 01: : 03: 04: 05: 06: 07: 08: 09: 10: 11: 12: Adresse: : 13: 14: 15: Begriffe: Indizes der Bits : 01: : 03: 04: 05: 06: 07: 08: 09: 10: 11: 12: Adresse: : 13: 14: 15: Bit 15 Bit 0

15 Der Spielzeug Hauptspeicher 16 Dateneingang 0x00: 0x01: 256 Speicherstellen zu je 16 Bit Adresseingang x 16 Adressen 0 bis 255 write 0xFF: 16 Datenausgang In hexadezimaler Schreibweise: Adressen 0x00 bis 0xFF Der Spielzeug Hauptspeicher 16 Dateneingang 0x00: 0x01: 256 Speicherstellen zu je 16 Bit Adresseingang x 16 Adressen 0 bis 255 write = 0 In hexadezimaler Schreibweise: 16 Adressen 0x00 bis 0xFF 0xFF: Datenausgang 15

16 Der Spielzeug Hauptspeicher Dateneingang 0x00: 0x01: 256 Speicherstellen zu je 16 Bit Adresseingang 8 Adressen 0 bis 255 write = 1 0xFF: Datenausgang In hexadezimaler Schreibweise: Adressen 0x00 bis 0xFF Information speichern verarbeiten transportieren 16

17 Alltag einer CPU: Fetch/Execute CPU führt ein Maschinenprogramm aus besteht aus Maschinenbefehlen (auch: Anweisungen, Instruktionen) Alltag einer CPU: Fetch/Execute CPU führt Maschinenbefehle aus Ausführen? Fetch next instruction Decode instruction Execute instruction 17

18 Alltag einer CPU: Fetch/Execute Typische Befehle: Transportiere ein Datum von da nach dort Addiere zwei Daten Springe im Programm an eine andere Stelle Fetch next instruction Decode instruction Execute instruction Beispiel: Eine Spielzeug CPU Dateneingang R0: R1: R2: R3: R4: Adresse 0x00: 0x01: Speicher mit 256 x 16 Bit für RD: RE: RF: write 0xFF: Maschinenprogramm und Daten Datenausgang 18

19 Load R4, 0x35: Dateneingang R0: R1: R2: R3: R4: 0x35 0x00: 0x01: 0x35: RD: RE: RF: write = 0 0xFF: Datenausgang Load R4, 0x35: Hexadezimal darstellung: Registertransferdarstellung: Assemblerdarstellung: 0x8435 R[4] mem[35] ld R4, 0x35 19

20 STORE Bitmuster: Hexadezimal darstellung: Registertransferdarstellung: Assemblerdarstellung: 0x950B mem[0b] R[5] st R5, 0x0B Add: R[3] R[1] + R[2] R0: R1: R2: R3: R4: Addierer 0x0B 0x00: 0x01: 0x0B: Dateneingang RD: RE: RF: write = 0 0xFF: Datenausgang 20

21 ADD Bitmuster: Hexadezimal darstellung: Registertransferdarstellung: Assemblerdarstellung: 0x1312 R[3] R[1] + R[2] add R3, R1, R2 Ein einfaches Programm DW 7 DW 12 DW 0 ld R1, 0 ld R2, 1 add R3, R1, R2 st R3, 2 hlt R[1] mem[0] R[2] mem[1] R[3] R[1]+R[2] mem[2] R[3] 0x00: 0x0007 0x01: 0x000C 0x02: 0x0000 0x10: 0x8100 0x11: 0x8201 0x12: 0x1312 0x13: 0x9302 0x14: 0x

22 Ein einfaches Programm DW DW DW x00: 0x0007 0x01: 0x000C 0x02: 0x0000 ld R1, 0 ld R2, 1 add R3, R1, R2 st R3, 2 hlt x10: 0x8100 0x11: 0x8201 0x12: 0x1312 0x13: 0x9302 0x14: 0x0000 Ein einfaches Programm DW 7 DW 12 DW 0 ld R1, 0 ld R2, 1 add R3, R1, R2 st R3, 2 hlt 0x00: 0x0007 0x01: 0x000C 0x02: 0x0000 0x10: 0x8100 0x11: 0x8201 0x12: 0x1312 0x13: 0x9302 0x14: 0x

23 Nach der Ausführung des Programms DW 7 DW 12 DW 0 ld R1, 0 ld R2, 1 add R3, R1, R2 st R3, 2 hlt Ergebnis der Addition ist 19 0x00: 0x0007 0x01: 0x000C 0x02: 0x0013 0x10: 0x8100 0x11: 0x8201 0x12: 0x1312 0x13: 0x9302 0x14: 0x0000 Programmzähler (PC) R0: R1: R2: R3: R4: RD: RE: RF: Addierer PC: 0x10 Adresse write = 0 0x00: 0x0007 0x01: 0x000C 0x02: 0x0000 0x10: 0x11: 0x12: 0x13: 0x14: 0xFF: 0x8100 0x8201 0x1312 0x9302 0x0000 Dateneingang Datenausgang erster Befehl 23

24 24 Programmzähler (PC) Dateneingang Addierer 0x10 PC: 0x00: 0x0007 0x10 R0: R1: R2: R3: R4: 0x10 0x01: 0x02: 0x10: 0x11: 0x12: 0x13: 0x14: 0x8100 0x8201 0x1312 0x9302 0x000C 0x0000 0x0000 erster Befehl Datenausgang write = 0 RD: RE: RF: 0xFF: Hole Instruktion Dateneingang Addierer 0x11 PC: 0x00: 0x0007 0x11 R0: R1: R2: R3: R4: 0x11 0x8100 IR: 0x01: 0x02: 0x10: 0x11: 0x12: 0x13: 0x14: 0x8100 0x7201 0x1312 0x8302 0x000C 0x0000 0x0000 Datenausgang write = 0 RD: RE: RF: 0xFF:

25 Modell des Spielzeug Computers Modellierung: wesentliche Arbeit des Ingenieurs Von der Aufgabenstellung zur Lösung Bisher: Beschreibung mit natürlicher Sprache Besser: formale Beschreibungssprache Erstes Beispiel: Programmiersprache C Später: Hardwareentwurfssprache Verilog int mem[256]; int PC = 0x10; int IR; int R[16]; int op, d, s, t; // alias names for bit fields in IR int main() { init_mem(); while(1) { // Fetch: IR = mem[pc]; PC++; op = (IR >> 12) & 0xF; d = (IR >> 8) & 0xF; s = (IR >> 4) & 0xF; t = (IR >> 0) & 0xF; // Execute: switch(op) { case 0: show_mem(); return 0; case 1: R[d] = R[s] + R[t]; case 8: R[d] = mem[ir & 0x00FF]; case 9: mem[ir & 0x00FF] = R[d]; } } } break; break; break; break; void init_mem() { mem[0x00] = 0x0007; mem[0x01] = 0x000C; } mem[0x10] = 0x8100; mem[0x11] = 0x8201; mem[0x12] = 0x1312; mem[0x13] = 0x9302; mem[0x14] = 0x0000; 25

26 Analyse, Synthese, Entwicklung Analyse: Was steckt drin? Wie geht das? Synthese: Wie erzeuge ich ihein (neues) )digitales it System? Entwicklung: 1 These (= Quell Code) 2 Experiment (= kompilieren und wenn möglich ausführen) 3 Wenn noch nicht zufrieden, dann zurück zu 1; sonst fertig Hardware Entwurf Idee für neues Produkt Aufgabenstellung (Spezifikation) erstellen Lösung erarbeiten Modell entwickeln Schaltplan entwerfen Auftrag zur Chip Fertigung Mikrochip testen Wenn zufrieden: Produkt fertig Sonst 26

27 Modelle Abstraktionen des realen technischen Systems Schematische Darstellungen Schaltplan Blockdiagramm Exekutierbare Modelle C Modelle Java Modelle Verilog Modelle Modelle sind abstrakte Beschreibung eines Systems Abstraktion: geeignetes Weglassen von Details Funktion und/oder Struktur Von der Spezifikation zur Lösung Automatisierbar: Hardware Synthese 27

28 Modellierung Entwurfsmethode Modell Hardware Simulation Hardware Synthese Testergebnis Schaltplan Fertigung Schaltung Zusammenfassung zum Teil 1 28

29 Zusammenfassung zum Teil 1 schneller, teurer Speicher langsamer, billiger Speicher Zusammenfassung zum Teil 1 Prozessor: schneller, teurer Speicher langsamer, billiger Speicher 29

30 Zusammenfassung zum Teil 1 Prozessor: Fetch/Execute schneller, teurer Speicher langsamer, billiger Speicher Zusammenfassung zum Teil 1 Prozessor: Fetch/Execute schneller, teurer Speicher langsamer, billiger Speicher Modelle 30

31 Ausblick Erste Hälfte 1 Einleitung 2 TOY Computer 3 Abstraktionsebenen und Modelle 4 Hardware von unten betrachtet 5 Funktionale Modellierung 6 Register Transfer Modellierung 7 Modelle auf Logikebene Ausblick: Zweite Hälfte 8 Eingabe/Ausgabe 9 Stack, Cll& Call Rt Return 10 Interrupt 11 Kommunikation zwischen Maschinen 12 Cache Speicher 13 Virtueller Speicher 14 Pipelines 15 Zusammenfassung 31

32 /content/teaching/bachelor_courses/ rechnerorganisation/ Video Lektionen Transskript Aufgabenstellung zur Übung Materialien Was du in Teil 1 alles gelernt hast Kilo, Mega, Giga, Tera, Peta und Exa Speicherhierarchie: Du verstehst, warum man in einem Computer verschieden schnelle Speicher einsetzt Du kannst die Begriffe CPU, Hauptspeicher, Programmiersprache, Quell Code, Maschinenprogramm, Compiler zueinander in Beziehung setzen 32

33 Was du in Teil 1 alles gelernt hast Du verstehst den Unterschied zwischen Funktion und Struktur RAM: Du verstehst die Begriffe Adresse, Datenwort, Lesen, Schreiben RAM: Du kennst die typische Schnittstelle eines RAMs nach außen Du kannst erklären, was man damit meint, das eine CPU ein Programm ausführt Was du in Teil 1 alles gelernt hast Du kennst die wesentlichen Teile des Fetch/Execute Algorithmus Fth/E t Du kannst diesen Algorithmus an Hand einer Spielzeug CPU im Detail erklären Du kannst an diesem Beispiel erläutern, wo die Begriffe Speicherung, Verarbeitung und Transport von Information vorkommen 33

34 Was du in Teil 1 alles gelernt hast Du kennst die Begriffe Registertransferdarstellung t t und Assemblersprache und kannst die beiden in Beziehung setzen Du verstehst die beiden Begriffe Load und Store Du verstehst, was man mit Befehls Layout meint Was du in Teil 1 alles gelernt hast Du kennst den Begriff Operationscode Du kennst den Begriff Assembler Direktive Du weißt, wozu man einen Program Counter und ein Instruktionsregister braucht Du kannst eine Spielzeug CPU in der Programmiersprache C modellieren 34

35 Was du in Teil 1 alles gelernt hast Du verstehst die Begriffe Modell, Modellierung und Modellierungssprache Du kannst erklären, was Analyse, Synthese, Entwicklung, Simulation und Hardware Synthese in diesem Zusammenhang bedeutet Du kannst diese Begriffe auch in Zusammenhang bringen KU 35

36 Ingenieurstagebuch Deliverables Präsentation Ingenieurstagebuch Deliverables Präsentation Termine Anmeldung bis 11 März 2011 Teilnahmepflicht beim Tutorium 0 36

37 Ingenieurstagebuch Deliverables Präsentation Termine 9 März 8:00 Gruppe Außerlechner 9 März 9:00 Gruppe Wieser 9 März 12:00 Gruppe Vierthaler 10 März 11:00 Gruppe Weber 11 März 8:00 Gruppe Ballek Anmeldung bis 11 März 2011 Teilnahmepflicht beim Tutorium 0 Ingenieurstagebuch Deliverables Präsentation Termine Aufgabe 1: Freitag, 25 März 2011, 23:59 Aufgabe 2: Freitag, 8 April 2011, 23:59 Aufgabe 3: Freitag, 20 Mai 2011, 23:59 Aufgabe 4: Freitag, 10 Juni 2011, 23:59 Anmeldung bis 11 März 2011 Teilnahmepflicht beim Tutorium 0 Abgabetermine für die 4 Aufgaben 37

38 4 + 1 Aufgaben 0 Vorstellung bei dem/der TutorIn im Rahmen des Tutoriums Tt 0 1 SearchString : Assemblerprogramm mit Visual X TOY 2 Fibonacci Fibonacci : Logiksimulation mit Logisim 3 S TOY : ISE Modellierung mit Verilog 4 NB TOY : ISE Modellierung mit Verilog 38

39 39