Bus: Literatur. Bus: Agenda. Bus: Timeline. Bus: Motivation. 78 Bussysteme PC-Technologie. allgemein, ISA: Motivation für Busse

Transkript

1 Bus: Agenda Motivation für Busse ISA-Bus im PC/XT und PC/AT ISA Plug and Play EISA, MCA, VLB PCI-Bus AGP Bus: Motivation Komponenten direkt verbinden: viele Signale irreguläre Struktur Bus: n-signale plus Steuersignale erfordert Arbitrierung... Bus: Literatur allgemein, ISA: Tanenbaum, Computerarchitektur Hans Peter Messmer, PC-Hardwarebuch IEEE Standards, z.b. VME-Bus, ISA-Bus,... PCI und AGP: developer.intel.com Bus: Timeline IBM PC 888, 4.77 MHz 64 KByte 36 KB Floppy PC-DOS C64 IBM AT 8286/87,6 MHz 64 KByte.2 MB Floppy, 2 MB HD DOS 4. CDROM Microchannel IBM PS/2 OS/2, VGA EISA 32-bit, 33 MHz Busmastering, ISA-kompatibel 99 PCI PCI 2. Windows UltraSPARC PCI PCI 2. IEEE 394 "FireWire" AGP x - 4x USB. 2 USB 2. PC-2 "legacy free" kein ISA-Bus 78 Bussysteme PC-Technologie

2 Bus: Taxonomie Protokoll Datenübertragung Datenrate, Bandbreite Anzahl der Geräte Arbitrierung MB/sec. G. 394 TP USB TP RS232 I2C HIPPI SCSI PC/XT Bus: Peripherie Anforderungen: => Speicher (PC8) 3D (AGPx4) 8 W-SCSI ISA Video (8x6x6bx5) Festplatte Netzwerk (TP) Floppy Modem Maus Hierarchie von Bussen RAMBUS VLB EISA AGPX4 SDRAM PCI Speicherzugriff vs. messages seriell / parallel (#bits) # bit / sec. # master, # slave single / multi master round-robin,... SGRAM (3D) L-Cache RAM (Server) IRAM embedded RAM #bits Bytes / sec Audio (Synth 64x48Kx24b) 9.. Audio (CD: 2x44Kx6b) Terminal (25x8 Zeichen) > Tastatur < 2 Anschluss an: separat AGP / PCI AGP / PCI PCI (IDE/SCSI) PCI PCI PCI / ISA ISA ISA / USB USB / ser. USB / ser. USB / ser. Leerseite PC-Technologie Leerseite PC-Technologie Bussysteme 79 PC-Technologie

3 ISA: PC/XT 4. MHz MHz IRQ NMI waitstate Logik "local Bus" Puffer C D A AMUX RAM ROM x86 mit diversen Support-Chips 4.77 MHz cntl/2 D7.. D A9.. A ein gemeinsamer Bus für alle Komponenten ISA: PC/XT Eigenschaften Original-IBM PC: Intel 888, 4.77 MHz real-mode, MB Adressraum nutzt alle verfügbaren Support-Chips ein gemeinsamer Bus 8 Interrupt-Quellen, 3 DMA-Kanäle frei nur CPU und DMA als Busmaster Timer DIP, KB,... DMA ISA Slots... - Grafik (MGA/CGA) - Floppy-Controller - Ser/Par. Ports - Speichererw. (Turbo-Versionen bis MHz) 2 bit Adressen (MB), 8 bit Daten, diverse Steuerleitungen RAM / ROM mit am zentralen Bus RAM-Refresh über Timer und DMA weitere Peripherie (Grafik!) über Slots 6 MHz ISA: PC/XT Slot / Signale GND RESET DRV +5V IRQ2-5V DRQ2-2V res +2V GND MEMW# MEMR# IOW# IOR# DACK3# DRQ3 DACK# DRQ DACK CLK IRQ7 IRQ6 IRQ5 IRQ4 IRQ3 DACK2# TC ALE +5V OSC 4MHz GND B A A A2 A3 I/O CH CK# D7 D6 D5 D4 D3 D2 D D I/O CH RDY AEN A9 A8 A7 A6 A5 A4 A3 A2 A A A9 A8 A7 A6 A5 A4 A3 A2 A A ISA: PC/AT 8 MHz A IRQ NMI waitstate Logik "local Bus" RESET DRV CLK/OSC ALE AEN DRQ..3 DACK..3 TC Puffer C D A I/O CH CK# I/O CH RDY IOR#/IOW# MEMR#/MEMW# AMUX 286 mit passenden Support-Chips gemeinsamer Bus, 8/6-bit Transfers 8.33 MHz cntl D5.. D8 / D7.. D RAM ROM A23.. A buffered reset 4.77 MHz / 4. MHz "address latch enable" DMA aktiv DMA request DMA acknowledge DMA end (terminal count) error indication insert wait cycle I/O cycle memory cycle total: 62 Leitungen 8253 Timer DIP, KB,... 2x DMA ISA Slots (AT) 4688 RTC, CMOS-RAM... - Grafik (VGA,TIGA) - HD/FD-Controller - Ser/Par. Ports - Speichererw. 8 ISA PC-Technologie

4 B D A A A2 A3 C A ISA: PC/AT Eigenschaften 8286/8287-Prozessor, plus passende Support-Chips 6-bit Daten, 24-bit Adressen real-mode oder protected-mode neue Slots, abwärtskompatibel für 8-bit XT-Karten eingeschränktes Busmastering möglich max. Bustakt 8.33 MHz ("ISA Standard") 5 Interrupt-Kanäle insgesamt 7 DMA-Kanäle, davon 4x 8-bit, 3x 6-bit ISA: PC/AT Slot / Signale GND RESET DRV +5V IRQ2-5V DRQ2-2V WS# +2V GND SMEMW# SMEMR# IOW# IOR# DACK3# DRQ3 DACK# DRQ REF# CLK IRQ7 IRQ6 IRQ5 IRQ4 IRQ3 DACK2# TC ALE +5V OSC 4MHz GND MEM CS6# IO CS6# IRQ IRQ IRQ2 IRQ5 IRQ4 DACK# DRQ DACK5# DRQ DACK6# DRQ6 DACK7# DRQ7 5V MASTER# GND C8 SD5 I/O CH CK# D7 D6 D5 D4 D3 D2 D D I/O CH RDY AEN A9 A8 A7 A6 A5 A4 A3 A2 A A A9 A8 A7 A6 A5 A4 A3 A2 A A SBHE# LA23 LA22 LA2 LA2 LA9 LA8 LA7 MEMR# MEMW# SD8 SD9 SD SD SD2 SD3 SD4 wie PC/XT REF/WS neu MEM CS6# D C SBHE# IO CS6# LA23 IRQ LA22 IRQ LA2 IRQ2 LA2 IRQ5 LA9 IRQ4 LA8 DACK# LA7 DRQ MEMR# DACK5# A MEMW# DRQ SD8 DACK6# SD9 DRQ6 SD DACK7# SD DRQ7 SD2 5V SD3 MASTER# SD4 GND C8 SD5 AT-Bus: XT-Bus + 36 neue Kontakte XT Karten passen weiterhin obere 8 Datenleitungen SD8..SD5 weitere Adressleitungen neue DMA/IRQ-Leitungen WS (B8): Wartezyklen nötig REF (B9): Speicherrefresh (dack) SBHE: system bus high enable IRQx: Interrupt-Inputs DRQ/DACK: DMA request / acknoledge Master: Busmaster-Anforderugn SMEM/MEM: Zugriffe..M, M..6M ISA: PC/AT read/write, wait ISA: PC/AT read/write PC-Technologie ISA 8

5 ISA: PC/AT read/write (ready) ISA: PC/AT DMA-Zyklen ISA: PC/AT Busmaster-Zyklen 82 ISA PC-Technologie Leerseite PC-Technologie

6 ISA: Plug and Play ISA-Karten benutzerkonfiguriert: Jumper viele Hersteller, keine einheitliche Konfiguration beschränkte Ressourcen (I/O, IRQ, DMA) => häufig Probleme durch Konflikte => Abhilfe durch Autokonfiguration der Karten Plug and Play ISA Specification: automatische Erkennung von PnP-Karten Konfiguration durch PnP-BIOS und PnP-OS (=Windows 9x) entwickelt von Microsoft und Intel, ISA: Plug and Play essentielle Funktionen des ISA-PnP: Erkennung der PnP-Karten (isolate) Auslesen der Konfigurationsdaten (identify) Setzen gültiger Konfigurationsdaten Laden geeigneter Kartentreiber Vorteile: PnP-Karten sind kompatibel zu alten ISA-Karten keine Änderung des PCs / Motherboards notwendig System voll autokonfigurierbar, solange nur PnP-Karten "ease of use for the end user" ISA: Plug and Play: Sequenz power on device required for boot? active / inactive BIOS POST BOOT O/S PnP support:. isolate 2. assign handles (CSN) 3. read resource data 4. repeat for all cards 5. arbitrate resources 6. configure each card 7. active each card PnP: I/O-Ports BIOS PnP support:. isolate 2. assign handles (CSN) 3. read resource data 4. repeat for all cards card required for boot? 5. arbitrate resources 6. configure each card 7. active each card PC-Technologie ISA Plug and Play 83

7 ISA: Plug and Play Isolate Isolate: Erkennen der PnP-Karten auf dem ISA-Bus drei I/O-Adressen: ADDRESS x279 write WRITE_DATA xa79 write READ_DATA x23.. x3ff read initiation: write x, x write initiation key (LFSR) isolation: repeat isolate one card if (ISA conflict) relocate READ_DATA until (no more cards found) identify PnP: Isolation-Protocol findet ein pnp-gerät pro Iteration (höchste ID zuerst) entsprechend oft wiederholen erkennt Konflikte mit nicht-pnp Karten bei Konflikt den Read-Port wechseln PnP: Hardware-Protocol PnP: Software-Protocol 84 ISA Plug and Play PC-Technologie

8 PnP: Architektur der Steckkarten diverse Konfigurationsregister, spezielles LFSR ansonsten "normale" ISA-Karte PnP: Configuration space Leerseite PC-Technologie PC-Technologie ISA Plug and Play 85 Details siehe ISAPNP-Spezification Leerseite PC-Technologie

9 PCI: Motivation ISA-Bus: zu langsam für Video und 3D Autokonfiguration problematisch kein effizientes Busmastering => neuer Bus erforderlich => aber Platzbedarf und Kosten ähnlich wie ISA PCI: "Peripheral Component Interconnect", 992: 32-bit Bus mit Option auf 64-bit Bandbreite MHz weitgehende Autokonfiguration entwickelt, patentiert, freigegeben von Intel PCI Special Interest Group, PCI: Übersicht universelles Bussystem ausreichend schnell für fast alle Anwendungen diverse Varianten (33/66 MHz, 32/64 Bit, 3.3/5 V, PCI-X) volle Autokonfiguration aller Devices flexibles Busmaster- und Interrupt-Konzept Burst-Transfers für hohe Bandbreite kaskadierbar über PCI-PCI-Bridges seit ca. 994 in allen PC-Chipsätzen integriert teilweise direkt als Prozessorkomponente, etwa UltraSPARC IIi erstaunlicher Markterfolg, über 8 Hersteller hat fast alle proprietären Busse verdrängt PCI: Hierarchie mit mehreren Bussen CPU device number function number register number CPU bis 256 Busse Host/System-Bus device number function number register number 32 "devices" / bus PCI-Bus (number x) 8 "functions" / device PCI: Signale Adressen / Daten Befehl / ByteEnable Takt.. 33 MHz Bus-Reset Parity Error Error gerade A/D Parität Master Start/End Target Ready Initiator Ready T. beendet Transfer Device Select Configuration Select AD [3:] C/BE [3:] CLK RST% REQ% GNT% PERR% SERR% PAR FRAME% TRDY% IRDY% STOP% DEVSEL% IDSEL% required Speicher Host-PCI Bridge... bus number A/D bus Control device number function number register number function number bus number register number device number PCI-PCI Bridge optional device number device number function number register number function number register number PCI-Bus (number y) AD [63:32] C/BE [7:4] PAR64 REQ64% ACK64% LOCK% CLKRUN% SBDONE% SBO INTA% INTB% INTC% INTD% TDI TDO TCK TMS TRST%... Daten- und Steuersignale für 64-bit PCI vier Interrupt-Leitungen, gemeinsam an alle Karten, verkettete Interrupts JTAG boundary scan für Test / Selbsttest 86 PCI PC-Technologie eingeführt 992, Version 2. seit 993, derzeit 2. A/D multiplex, insgesamt 2 / 84 Pins

10 PCI: Takt Taktfrequenz: 33 MHz (Standard) / 66 MHz (Option) cycle time >3ns Clock Device A t_high >ns Device B t_skew (2ns) t_low > ns Data valid t_setup (>7ns) t_hold (ns) jeweils ein Takt für Adress/Daten/Wait-Zyklus niedrigere Frequenzen sind erlaubt PC-Motherboards: PCI-Takt meistens an Systemtakt gekoppelt Übertakten problematisch PCI: "reflected waves" U/V 3 a: output signal / first wave t/ns 3 b: reflected wave 3 wave input: sum of a and b clock nutzt Reflektionen am Ende des Busses... Platinenlayout kritisch, kurze Leitungen besondere Eingangsschaltungen in den PCI-Geräten kein statischer Stromverbrauch (anders als SCSI) PCI: Stecker Varianten: 3.3V / 5V Signale 66 MHz nur dann, wenn alle Karten es erlauben narrensicher Position des Stegs im Stecker 33 MHz / 66 MHz Signal M66EN auf GND/VCC 32 Bit / 64 Bit einfacher / langer Stecker PCI: Transfer Addr Daten Addr. Daten Read Enables Write Enables Transfer beendet wenn TRDY & IRDY Daten Enables FRAME signaliert Start und Ende eines Transfers je ein Warte-Takt ($) zur Umschaltung Read/Write PCI, 5V, 32 bit PCI, 5V, 64 bit ISA, 6 bit CLK A/D C/BE FRAME% IRDY% TRDY% PC-Technologie PCI 87

11 PCI: Befehle / Transfers C/BE 3 I/O: 2 Memory: PCI: Arbitrierung Interrupt Acknowledge Special Cycle (broadcast, data contains message type) I/O Read I/O Write reserved reserved Memory Read Memory Write reserved reserved Configuration Read Configuration Write Memory Read Multiple Dual Address Cycle Memory Read Line Memory Write And Invalidate Byte-Adressen, keine Bedingungen (Nebenwirkungen) 4-Byte Adressen, Lesen liefert zuletzt geschriebenen Wert REQ# GNT# PCI- Gerät PCI- Gerät PCI- Gerät ein zentraler Arbiter (normalerweise im Chipsatz) REQ# GNT# Anforderung mit REQ, Erlaubnis mit GNT gilt für eine Transaktion beliebiger Burst-Länge REQ# GNT# Arbiter kann GNT entziehen, um Transaktion zu beenden REQ# GNT# PCI- Gerät PCI: PCI-BIOS PCI definiert auch Standard-Programmierschnittstelle als Menge von x86 Software-Interrupts als "Gast" (Erweiterung) des Uhren-Interrupts Ah PCI 2. definiert 2 Funktionen, Übergabe per AL-Register boolean PCI_BIOS_Present() { int AX = xb; // "magic" PCI 2. defined function number interrrupt( xa ); boolean pci_bios_present = (AH==) && (DX==x435); int number_of_busses = CL; int pci_version = BX; int config_version = AL; return pci_bios_present; } PCI: PCI-BIOS Funktionen PCI definiert auch Standard-Programmierschnittstelle Beispielprogramme (Turbo-Pascal) z.b. in [ct ff] PCI_BIOS_present find_pci_device find_pci_class_code generate_special_cycle (shutdown, halt, x86 ) read_configuration_xxx write_configuration_xxx get_pci_interrupt_routing_options set_pci_irq PCI PC-Technologie

12 PCI: Configuration Space 63 DEVICE ID VENDOR ID STATUS register COMMAND register class code revision ID reserved header type prim. latency timer cache line size base address base address base address 2 base address 3 base address 4 base address 5 cardbus CIS pointer subsystem ID subsystem vendor ID expansion ROM base address reserved reserved max latency min GNT interrupt pin interrupt line 256 Byte (64 DWORD) Configuration Space pro PCI Gerät: eindeutige Hersteller / Geräte-ID Identifikation der Karten erlaubt Autokonfiguration 32 Status- und Befehlsregister PCI: Interrupts Chipsatz IRQxx Chipsatz setzt INTA.. INTD auf IRQxx um jede Karte darf alle Interrupts benutzen Interrupt-Handler "chaining" Handler sucht nach auslösendem Gerät nicht immer perfekt implementiert :-( 3 h 4h 8h ch h 4h 8h ch 2h 24h 28h 2ch 3h 34h 38h 3ch INTA INTB INTC INTD... A/D C/BE controls oft nur INTA benutzt: "krumme" Verdrahtung = weniger Konflikte manchmal hilft "Karten umstecken" mandatory PCI: Interrupt Chaining /* irq handler with irq chaining - from AMCC S5933 databook */ void interrupt handler( void ) { byte status; } /* read AMCC S5933 chip status */ status = inportb( REG_BASE_ADDR + AMCC_REG_INTCSR + 2 ); if ((status & ANY_S5933_INT)!= ) { /* handle interrupt */ /* disable bus mastering */ outportb( REG_BASE_ADDR + AMCC_REG_MCSR+, x ); /* identify interrupt source(s) */ if ((status & READ_TC_INT)!= ) /* read TC interrupt code goes here */ if ((status & WRITE_TC_INT)!= ) /* write TC interrupt code goes here */... /* clear interrupt enables */ outportb( REG_BASE_ADDR + AMCC_REG_INTCSR+, ); outportb( REG_BASE_ADDR + AMCC_REG_INTCSR+2, status ); } else { /* not an S5933 interrupt, dispatch to next handler */ chain_intr( oldhandler ); } /* end of interrupt handler: clear in-service bits */... outportb( x2, x6 (interrupt_line&x7) ); AGP: "Accelerated Graphics Port" basiert auf der 66 MHz PCI-Spezifikation nur zwei Geräte, Punkt-zu-Punkt Verbindung statt Bus pipeline-read/write Zugriffe daher keine Blockierung wegen Speicherlatenz spez. Transfermodi (Direktzugriff auf Hauptspeicher) separate Daten/Adressleitungen (sideband addressing) AGP x AGP 2x AGP 4x developer.intel.com Transfers wie PCI-66 "double data rate" Transfers niedrigere Spannungen, vierfache Datenrate Bandbreite bis GB/s PC-Technologie PCI 89

13 AGP: Konzept Chipsatz unterstützt sowohl AGP als auch PCI spezielle AGP-Transfers für Direktzugriff auf Hauptspeicher dazu Adressumsetzung im Chipsatz sehr komplizierte Details (siehe AGP specification) AGP: vs. PCI PCI-Bus erlaubt keine "split-transactions": jede Transaktion muß Latenzzeiten voll abwarten AGP definiert Dutzende spezieller Transfermodi Hostrechner oder Graphikkarte als Initiator split-transactions zum Verdecken der Speicher-Latenzzeiten AGP: AGP-4x Transfer AGP: Performance, vs. PCI achtfache Bandbreite von AGP4x gegenüber Standard-PCI Texturdaten im Hauptspeicher möglich wird aber von aktuellen Apps/Spielen noch nicht genutzt Vorteile nur bei Benchmarks / großen Texturen 9 AGP PC-Technologie