Inhalt Teil 8 (PCI-Bus) aus 5. Busse und Systemstrukturen

Größe: px
Ab Seite anzeigen:

Download "Inhalt Teil 8 (PCI-Bus) aus 5. Busse und Systemstrukturen"

Transkript

1 Inhalt Teil 8 (PCI-Bus) aus 5. Busse und Systemstrukturen Der PCI-Local-Bus

2 5.6 Der PCI-Local-Bus (Peripheral Component Interconnect Bus) 2 Bridge Prozessor Cache Speicher Memory-Controller PCI-Bus-Controller Busarbitration Datenpuffer PCI-Bus PCI-Slave/Master PCI-Contr. Speicher EA Systembus, unabhängig vom Prozessortyp definiert 1994 Multimasterfähig Blocktransfers Sequentielle Zugriffe der CPU werden von der Bridge automatisch zu einem Burst zusammengesezt Sender u. Empfänger erhöhen gleichzeitig die Adressen Parallele Transfers. Parallel zum Prozessor/Speicherzugriff sind Transfers zwischen den PCI-Komponenten möglich. Synchroner Multiplexbus, 33 oder 66 MHz, 32 oder 64 Bit relativ hohe Busbandbreite zur Versorgung schneller Peripherie (Audio, SCSI-, LAN- Controller, Grafik) 32 Bit Daten, 33 MHz => 4 Byte * 33 MHz, max. 132 MByte/s 64 Bit Daten, 66 MHz => 8 Byte * 66 MHz, max. 528 MByte/s

3 Host-to-PCI-Bridge (Bridge/Memory-Controller) 3 Prozessor kann über die Bridge direkt auf den eigenen Speicher und den PCI-Slave zugreifen. Die Umsetzung der Buszyklen übernimmt die Bridge. Zugriff Prozessor Cache Speicher Prozessor- Buszyklen Bridge Memory-Controller PCI-Bus-Controller Busarbitration PCI-Bus PCI- Buszyklen PCI-Slave/Master PCI-Contr. Speicher EA P2P PCI-Master können direkt auf den Hauptspeicher über die Bridge zugreifen. (ähnlich wie DMA-Transfers) weitere PCI-Komponenten

4 Begriffe 4 Bus Components, Agents, Devices: angeschlossene Komponenten Master (Initiator) : Bus Transaktion wird von einem Master initiiert Slave (Target) : interpretiert Kommando vom Master

5 Zugriffsräume 5 Konfigurationsraum Memory-Adressraum 256 Bytes normaler 32-Bit-Adressraum Zugriff über Aktivierung von IDSEL und Zugriffskommando Informationen Device-ID, Hersteller-ID, Geräteklasse (IO-Adressraum) nur 16-Bit Adressen, wird kaum noch benutzt Maske, die spezifiziert welche Kommandos von dem Device akzeptiert werden z.b. darf Busmaster sein, darf auf dem Memory-Bereich zugreifen, darf auf den IO-Bereich zugreifen 6 Basisadressregister (Anfangsadresse eines Blocktransfers) Statusinformation / Kontrollinformation Paritätsfehler, Abort (vom Target bzw. Master) Device-Select-Time (Reaktionszeit, die zwischen der Adressierung des Device und dezentraler Erkennung (DEVSL) vergeht) Latenzzeit (gibt an, wie lange die Aufforderung zur Rückgabe des Busses ignoriert wird) Interrupt-Nummer

6 Festlegung der Zugriffsräume 6 Adressbereiche, die ein Device im Memory- oder IO-Adressraum belegt, werden durch Basisregister definiert Basisadresse Memory-Adressraum Bit 2,1,0 = 000 Bit 3: Zugriffe sind im Vorgriff erlaubt Die Adressbits [k..4] = 0..0 definieren die Größe des Adressbereichs Die Bits 31..k+1 werden vom BS als Anfangsseitenadresse festgelegt (IO-Adressraum) Bits 1,0 = 00 Die höherwertigen Adressbits definieren die Adressbereich Die PCI-Devices decodieren die Adressen selbst (dezentral) k Adressraum Adressbereich Basisregister

7 Adressierung 7 Zugriff auf den Memory-Adressraum mittels der Wortadresse AD[31:2] und BE (Byte-Enable) AD[1:0] spezifiziert die Adressweiterschaltung Linear-Incrementing: Erhöhung der Adresse um 4 Bytes (32-Bit-Transfer) oder um 8 Bytes nach jeder Datenphase Cacheline-Wrap-Mode: Beginn bei beliebiger Adresse mit wrap-around. Zugriff auf den IO-Adressraum mittels der Wortadresse AD[31:2] Während der Datenphase gibt C/BE an, welches Byte gemeint ist.

8 Slot 1 Slot 2 Slot 3 Slot 4 Busarbitration 8 IDSEL Arbitration Control (Auswahl Master) REQ# GNT Arbitrierung erfolgt "hidden" (überlappend) nach jedem Transfer neue Arbitration PCI HOST AD C/BE# Control Interrupt Control IRQ# 4

9 Busmastering 9 1. Busanforderung Device fordert beim zentralen Arbiter den Bus an (REQ-Signal) Zentraler Arbiter gibt die Buskontrolle ab (GNT) 2. Datenübertragung Device fungiert als Master und generiert die erforderlichen Kontrollsignale und Adressen 3. Busrückgabe Device deaktiviert das REQ-Signal Arbiter bestätigt durch Deaktivierung von GNT Vorzeitige Busrückgabe Arbiter deaktiviert GNT Device gibt Bus nach einer voreingestellten (konfigurierten) Latenzzeit zurück

10 Signale 10 Die wichtigsten Signale AD C/BE# FRAME# IRDY# TRDY# DEVSEL# Multiplexbus, Adressen, Daten (Initiator) Kommandos / Byteauswahl (Initiator) Aktiv vom Beginn bis zum vorletzten Takt der Übertragung (Initiator) Bereit zur Durchführung und Beendigung der Datenphase (Target) Bereit zur Durchführung und Beendigung der Datenphase (Target) Adresse erkannt (selektiert) Alle Signale haben Pullup-Widerstände

11 Signalarten (ausführlich) 11 Signalarten in Input Eingangssignal out Totem Poole Output Ausgangssignal mit hohen Strömen, nur ein Treiber erlaubt. t/s Tristate bidirektionaler Tri-State-Ausgang mit Eingangsport. s/t/s Sustained Tristate 0-aktives EA-Signal, das zu einem Zeitpunkt nur von einem Device aktiviert werden darf. Freigabe durch Setzen auf HIGH für mindestens einen Takt. Frühestens einen Takt noch HIGH darf das Singal wieder 0 werden. Ein zentraler Pullup-Widerstand ist erforderlich. 0/d Open Drain von mehreren Devices nutzbares Aktivierungssignal, Wired-or-Funktion

12 PCI-Schnittstellen-Signale (ausführlich) 12 AD[31:0]# t/s Adress or Data im Multiplexbetrieb. Turnaround bei READ. C/BE[3:0]# t/s Bus Command während der Adressphase oder Byte Enable während der Datenphase PAR t/s Parity: Parität über AD und C/BE FRAME# s/t/s Cycle Frame, aktueller Master zeigt Beginn und Dauer der Transaktion an. IRDY# s/t/s Initiator Ready, Bereitschaft des aktuellen Masters, die aktuelle Datenphase abzuschließen. TRDY# s/t/s Target Ready, Bereitschaft des angewählten Targets, die aktuelle Datenphase abzuschließen STOP# s/t/s Stop: Target signalisiert dem Master, dass es die Transaktion abbrechen möchte. DEVSEL# s/t/s Device Select: Target meldet dem Master, dass es angewählt wurde. IDSEL in Initialisation Device Select: Chip-Select Signal für die Konfigurationsregister REQ# s/t/s Request: Busanforderungssignal von jedem Master zum Arbiter GNT# in Grant: Bus-Grant-Signal vom Arbiter zu jedem Master PERR# s/t/s Parity Error: Datenparitätsfehler bei Bustransaktion, erzeugt vom Datenempfänger SERR# o/d System Error: schwerwiegender Systemfehler RST# in Reset: Initialisierung der PCI-spezifischen Register und Signale CLK in Clock: Bustakt (33/66 MHz)

13 Busoperationen 13 Master sendet Kommandos zum Target. Explizite Adressierung Memory- und IO-Adressraum Kommandos bewirken Lese- oder Schreibzugriffe mit expliziter oder impliziter Adressierung. Implizite Adressierung Konfigurationsregister, Targets, ggf. Interrupt-Controller codiert in C/BE[4]#, Übertragung während der Adressphase 12 der 16 Codierungen werden benutzt.

14 Buskommandos 14 C/BE[4]# Configuration-Read, Configuration-Write Memory-Read, Memory Write Memory-Read-Line Memory-Read-Multiple Zugriff auf den Konfigurationsadressraum (256 Bytes) im Konfigurationszyklus. Quasi-implizite Adressierung. Zugriff auf den Memory-Adressraum. Explizite Adressierung. Einzel- und Blocktransport. Lesen einer (Cache)-Line aus dem Speicher (prefetch bis zum Ende der Cache-Line erlaubt) Lesen mehrerer (Cache)-Lines (The memory read multiple command allows pre-fetch even beyond the end of the current cache line) Memory-Write-and- Invalidate I/O-Read, I/O-Write Interrupt-Acknowledge Special-Cycle Dual-Address-Cycle (Zurück) Schreiben von mindestens einer ganzen (Cache)-Line in den Speicher. (bei Write Back: Cache Lines des Prozessors können auf Invalid gesetzt werden) Zugriff auf Targets, die im IO-Adressraum liegen. Explizite Übertragung der Adresse. (Sonderfall für alten 8259 kompatiblen IR-Controller, Lesezugriff) (Lesen der Vektornummer) Broadcasting einer Nachricht an alle Agenten. 64-Bit-Adressierung im Memory-Adressraum von Targets in zwei Zyklen.

15 Write-Block-Transaction 15 I I FRAME# Signal vom Master, bestimmt Beginn und Ende der Transaktion I I T T DEVSL# Antwort vom Target, Adresse erkannt, Anwahl bestätigt IRDY#, TRDY# Nur wenn wenn Initiator und Target Ready sind, findet ein Datentransfer statt. Ansonsten werden Wartezyklen eingeschoben.

16 Read-Block-Transaction 16 I I T I I T T

17 Beispiel: CEPRA-1X, Prozessor für die zellulare Verarbeitung mit PCI-Interface 17 holt sich einen Datenblock aus dem Hauptspeicher schreibt einen Datenblock in den Hauptspeicher schreibt einen Datenblock in den Grafikspeicher

18 CEPRA-64b 18 Entwickelt von D. Paschka 2007 Hardware: PCI-Einsteckkarte mit Cyclone II FPGA ( Logic Elements, Speicherbits) 64 MB DDR2 DRAM-Speicher FPGA-Configware, entwickelt mit ALTERA- Quartus, Verilog PCI-Interface DDR2-Interface Blocktransfers zwischen dem DDR2-Speicher und den lokalen Speichern auf den FPGA C-Treiber für die Karte unter Linux Cellular Automata Configware Zellgröße: 64 bis 1 Bit Verarbeitungsprinzip: Zeilenpuffer für die letzten zwei Berechnungszeilen, ein Ausgabe- Zeilenpuffer Berechnung von k Generationen, die sich im DDR2-Speicher befinden System-Software zur Kommunikation mit dem Host-PC Filetransfers zwischen DDR2-Speicher und PC über DMA Remotezugriff auf den PC Anwendungssoftware CA-Beispiel-Anwendungen

Hardware PCI, PCIe und Bus-Bridges

Hardware PCI, PCIe und Bus-Bridges Hardware PCI, PCIe und Bus-Bridges Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2010/2011 Hardware PCI, PCIe und Bus-Bridges

Mehr

Busse. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009

Busse. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Busse Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Busse 1/40 2008-10-13 Übersicht 1 Einleitung 2 Bus-Konfiguration

Mehr

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor.

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor. Rechnerstrukturen 6. System Systemebene 1 (Monoprozessor) 2-n n (Multiprozessor) s L1- in der L2- ( oder Motherboard) ggf. L3- MMU Speicher Memory Controller (Refresh etc.) E/A-Geräte (c) Peter Sturm,

Mehr

Serielle Kommunikation mit dem Arduino. Teil 1: Das Serial Peripheral Interface (SPI)

Serielle Kommunikation mit dem Arduino. Teil 1: Das Serial Peripheral Interface (SPI) Serielle Kommunikation mit dem Arduino Teil 1: Das Serial Peripheral Interface (SPI) Axel Attraktor e.v. 4. Juni 2012 Axel (Attraktor e.v.) 5. Arduino-Stammtisch 4. Juni 2012 1 / 25 Serielle Kommunikation

Mehr

11. Die PC-Schnittstelle

11. Die PC-Schnittstelle PC-Schnittstelle Funktion -1. Die PC-Schnittstelle.1. Funktion Die folgenden Angaben gelten ohne Einschränkung für den PC, PC-XT, PC-AT, AT-386, AT-486 und kompatible Rechner. Sie sind nur für jene interessant,

Mehr

Die Leistungsfähigkeit eines Rechners ist nicht von der CPU allein bestimmt, sondern ganz wesentlich auch von anderen Funktionseinheiten.

Die Leistungsfähigkeit eines Rechners ist nicht von der CPU allein bestimmt, sondern ganz wesentlich auch von anderen Funktionseinheiten. 7. Boards, Busse, Chipsätze und das Speichersystem beim PC 7.1 Bus-Systeme Die Leistungsfähigkeit eines Rechners ist nicht von der CPU allein bestimmt, sondern ganz wesentlich auch von anderen Funktionseinheiten.

Mehr

2.2 Rechnerorganisation: Aufbau und Funktionsweise

2.2 Rechnerorganisation: Aufbau und Funktionsweise 2.2 Rechnerorganisation: Aufbau und Funktionsweise é Hardware, Software und Firmware é grober Aufbau eines von-neumann-rechners é Arbeitsspeicher, Speicherzelle, Bit, Byte é Prozessor é grobe Arbeitsweise

Mehr

Lehrveranstaltung Speichersysteme Sommersemester 2009

Lehrveranstaltung Speichersysteme Sommersemester 2009 Lehrveranstaltung Speichersysteme Sommersemester 2009 Kapitel 9: Verbindungstechnologien I André Brinkmann Gliederung Anbindung von I/O an Prozessoren Memory mapped I/O vs. Ported IO Programmed I/O vs.

Mehr

PCI VME Interface SIS1100/SIS3100

PCI VME Interface SIS1100/SIS3100 PCI VME Interface SIS1100/SIS3100 Peter Wüstner Forschungszentrum Jülich, Zentrallobor für Elektronik (ZEL) Designprinzip der im ZEL entwickelten Datenaufnahmesysteme ist es, preiswerte PC Technik mit

Mehr

Inhalt Teil 6 (Busse Allgemein, Busarbitration) aus 5. Busse und Systemstrukturen

Inhalt Teil 6 (Busse Allgemein, Busarbitration) aus 5. Busse und Systemstrukturen Inhalt Teil 6 (Busse Allgemein, Busarbitration) aus 5. Busse und Systemstrukturen 1 5.1 Systemaufbau und Systemstruktur 5.1.1 Einkarten und Ein-Chip-System 5.1.2 Mehrkartensysteme 5.1.3 Ein- und Mehrbussysteme

Mehr

PCI - Peripheral Component Interface

PCI - Peripheral Component Interface Vorlesung Rechnerarchitektur Seite 140 PCI - Peripheral Component Interface Die wichtigsten Eigenschaften des Peripheral Component Interconnect (PCI) Bus: 32 Bit Daten und Adreßbus. Niedrige Kosten durch

Mehr

Protected User-Level DMA in SCI Shared Memory Umgebungen

Protected User-Level DMA in SCI Shared Memory Umgebungen Protected User-Level DMA in SCI Shared Memory Umgebungen Mario Trams University of Technology Chemnitz, Chair of Computer Architecture 6. Halle Chemnitz Seminar zu Parallelverarbeitung und Programmiersprachen

Mehr

Lösung 5. Mikroprozessor & Eingebettete Systeme 1

Lösung 5. Mikroprozessor & Eingebettete Systeme 1 Lösung 5 Mikroprozessor & Eingebettete Systeme 1 WS2015 / 2016 Hinweis: Die folgenden Aufgaben erheben nicht den Anspruch, eine tiefergehende Kenntnis zu vermitteln; sie sollen lediglich den Einstieg in

Mehr

SMP Übung 2 1. Aufgabe

SMP Übung 2 1. Aufgabe SMP Übung 2 1. Aufgabe a) Kilo: K = 2 10 = 1.024 Mega: M = 2 20 = 1.048.576 Giga: G = 2 30 = 1.073.741.824 Tera: T = 2 40 = 1.099.511.627.776 b) Der Prozessor hat 30 Adressleitungen A[31..2], mit denen

Mehr

Ein- Ausgabeeinheiten

Ein- Ausgabeeinheiten Kapitel 5 - Ein- Ausgabeeinheiten Seite 121 Kapitel 5 Ein- Ausgabeeinheiten Am gemeinsamen Bus einer CPU hängt neben dem Hauptspeicher die Peripherie des Rechners: d. h. sein Massenspeicher und die Ein-

Mehr

Rechnerarchitektur. 9. Systemstrukturen

Rechnerarchitektur. 9. Systemstrukturen Rechnerarchitektur 9. Systemstrukturen SS 03 Torsten Braun (Universität Bern): Rechnerarchitektur 2 Inhalt Bussysteme Bustopologien Koppeleinheiten Adressierung von Buskomponenten Systemstrukturen Ein-

Mehr

SPI Serial Peripheral Interface

SPI Serial Peripheral Interface SPI Serial Peripheral Interface Physik- Seminar Universität Koblenz-Landau Christian Büch 27. Juni 2006 Einleitung SPI bedeutet Serial Peripheral Interface zu Deutsch serielle Peripherie Schnittstelle

Mehr

3. PCI-Bus (Peripheral Component Interconnect) www.pcisig.com, www.plxtech.com, www.plda.com

3. PCI-Bus (Peripheral Component Interconnect) www.pcisig.com, www.plxtech.com, www.plda.com 3. PCI-Bus (Peripheral Component Interconnect) www.pcisig.com, www.plxtech.com, www.plda.com 3.1. Einführung Die Rechnerperipherie ist direkt oder über Peripherie-Schnittstellen wie z.b. den SCSI-Bus am

Mehr

Betriebssysteme (BS) PC Bussysteme. Überblick. und deren Programmierung. PCI-basierte PC Systeme. alias Betriebssystembau (BSB)

Betriebssysteme (BS) PC Bussysteme. Überblick. und deren Programmierung. PCI-basierte PC Systeme. alias Betriebssystembau (BSB) Betriebssysteme (BS) alias Betriebssystembau (BSB) PC Bussysteme und deren Programmierung Überblick Rückblick Bussysteme im PC Bus aus Sicht des Betriebssystems Initialisierung, BIOS,... Erweiterungen

Mehr

Übersicht. Busse. Übersicht. Bus, Bridge, I/O-Controller. Einleitung Hersteller-Konfiguration Manuelle Konfiguration Programmierbare Konfiguration

Übersicht. Busse. Übersicht. Bus, Bridge, I/O-Controller. Einleitung Hersteller-Konfiguration Manuelle Konfiguration Programmierbare Konfiguration Übersicht 1 Busse Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 2 Bus-Konfiguration 3 Bus-Arbitrierung Busse 1/40 2008-10-13

Mehr

Teil VIII Von Neumann Rechner 1

Teil VIII Von Neumann Rechner 1 Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only

Mehr

DC-FW400 SE. 3+1 Port IEEE 1394 FireWire TM PCI-Controller

DC-FW400 SE. 3+1 Port IEEE 1394 FireWire TM PCI-Controller DC-FW400 SE 3+1 Port IEEE 1394 FireWire TM PCI-Controller Wichtige Information zur Datensicherheit Vor der Installation und bei Änderungen der Konfiguration des DC-FW400 SE sollte unbedingt eine Datensicherung

Mehr

ZENTRALEINHEITEN GRUPPE

ZENTRALEINHEITEN GRUPPE 31. Oktober 2002 ZENTRALEINHEITEN GRUPPE 2 Rita Schleimer IT für Führungskräfte WS 2002/03 1 Rita Schleimer TEIL 1 - Inhalt Zentraleinheit - Überblick Architekturprinzipien Zentralspeicher IT für Führungskräfte

Mehr

Betriebssystembau (BSB)

Betriebssystembau (BSB) Betriebssystembau (BSB) PC-Bussysteme und deren Programmierung http://ess.cs.tu-.de/de/teaching/ws2013/bsb/ Olaf Spinczyk olaf.spinczyk@tu-.de http://ess.cs.tu-.de/~os AG Eingebettete System Informatik

Mehr

Technische Informatik WS01/02 - I/O Standards

Technische Informatik WS01/02 - I/O Standards Vorüberlegungen Bussysteme Ein Bus kann nach folgenden Konzepten klassifiziert werden: Parallel oder Seriell 2 Geräte oder viele Geräte Bei vielen Geräten: Wie können diese angeschlossen werden (Sternförmig,

Mehr

10. PCI-Busstrukturen 10.1 Allgemeines

10. PCI-Busstrukturen 10.1 Allgemeines 10. PCI-Busstrukturen 10.1 Allgemeines Elegantes "Plug & Play": - Erkennung vorhandener Geräte, - Zuordnung der Interrupts, - Shared Interrupts. Geschwindigkeit: - Bustakt 0.. 33 Mhz (66 MHz), - bei 64

Mehr

Einführung in Peer-To-Peer (P2P) Datenstreaming mit NI FlexRIO

Einführung in Peer-To-Peer (P2P) Datenstreaming mit NI FlexRIO Einführung in Peer-To-Peer (P2P) Datenstreaming mit NI FlexRIO Dipl.-Ing. (FH) Christoph Landmann, M.Sc. Regional Product Engineer Automated Test National Instruments Germany GmbH Agenda Was ist Peer-To-Peer

Mehr

PCTEC14 Seite 1. Abbildung 3.1 Herkömmliches Motherboard mit X-Bus (nach: Intel)

PCTEC14 Seite 1. Abbildung 3.1 Herkömmliches Motherboard mit X-Bus (nach: Intel) PCTEC14 Seite 1 3. Das LPC-Interface 3.1. Grundlagen 3.1.1. Einsatzgebiet LPC = Low Pin Count Interface Specification (= Interface mit geringer Anschlußzahl ). Das LPC-Interface ist ein synchroner Zeitmultiplex-Bus,

Mehr

ISO7816. Spezifiziert die wesentlichen Merkmale von Chipkarten. Unterteilt in:

ISO7816. Spezifiziert die wesentlichen Merkmale von Chipkarten. Unterteilt in: ISO7816 Spezifiziert die wesentlichen Merkmale von Chipkarten. Unterteilt in: Teil 1: Physische Eigenschaften Teil 2: Größe und Anordnung der Kontakte Teil 3: Elektrische Signale (Spannung, Taktfrequenz,

Mehr

Rechnerorganisation. 1. Juni 201 KC Posch

Rechnerorganisation. 1. Juni 201 KC Posch .6.2 Rechnerorganisation. Juni 2 KC Posch .6.2 2 .6.2 Front Side Bus Accelerated Graphics Port 28 MHz Front Side Bus North Bridge RAM idge South Bri IDE USB PCI Bus 3 .6.2 Front Side Bus Front Side Bus

Mehr

Betriebssystembau (BSB)

Betriebssystembau (BSB) Betriebssystembau (BSB) PC-Bussysteme und deren Programmierung Olaf Spinczyk Arbeitsgruppe Eingebettete Systemsoftware Lehrstuhl für Informatik 12 TU Dortmund olaf.spinczyk@tu-dortmund.de http://ess.cs.uni-dortmund.de/~os

Mehr

RAM. Konsistenzprobleme entstehen => CPU - durch Verzögerung in Warteschlange, Umfangreiche Pufferung in den PCI Brücken. lesen. EOP-Signal.

RAM. Konsistenzprobleme entstehen => CPU - durch Verzögerung in Warteschlange, Umfangreiche Pufferung in den PCI Brücken. lesen. EOP-Signal. 11. s 11.1 Pufferspeicher Lesepuffer um vorauszulesen: - erste Leseoperation hat lange Latenzzeit, - Folgedaten vorsorglich schon gelesen, - "prefetch buffer". Schreibpuffer um ein Blockieren des schreibenden

Mehr

Name: ES2 Klausur Thema: ARM 25.6.07. Name: Punkte: Note:

Name: ES2 Klausur Thema: ARM 25.6.07. Name: Punkte: Note: Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 95 min. Name nicht vergessen! Geben Sie alle Blätter ab. Die Reihenfolge der Aufgaben ist unabhängig vom Schwierigkeitsgrad. Erlaubte Hilfsmittel

Mehr

Ressourcenübersicht Rack PC 840, Box PC 840

Ressourcenübersicht Rack PC 840, Box PC 840 Ressourcenübersicht Rack PC 840, Box PC 840 RESOURCE_Rack840 Seite 1 von 5 Belegung der I/O-Adressen: IO-Adresse Größe Bedeutung (hex) von bis byte Grundfunktion mögliche alternative Funktion 0000 000F

Mehr

Single-Ended -Datenübertragung (Asymmetrische Übertragung)

Single-Ended -Datenübertragung (Asymmetrische Übertragung) Datenübertragung 1 Asymmetrische Datenübertragung ( Single ended ) und symmetrische (differenzielle) Datenübertragung Parallele und serielle Übertragung Anhang Topologien Datenübertragungssysteme: Beispiele

Mehr

Anhang 2: Der PCI-Bus

Anhang 2: Der PCI-Bus Anhang 2: Der PCI-Bus Inhaltsverzeichnis Von ISA bis PCI...2 Der MCA-Bus...2 Der EISA-Bus...2 Der VLB-Bus...2 Der PCI-Bus... 2 Die Plug-and-Play (PnP) Funktion des PCI-Bus... 4 Das PCI-Bus Timing Diagram...

Mehr

8 I/O-Datenverkehr: PCI-Varianten, Interrupt-Controller

8 I/O-Datenverkehr: PCI-Varianten, Interrupt-Controller PCI-Bus 2. I/O-Datenverkehr: PCI-Varianten, Interrupt-Controller. PCI-Bus 2. Das Konzept des PCI-Bus benutzt bestimmte Begriffe, die zuerst erklärt werden sollen. Die Programme geben ihre Aufträge an die

Mehr

Mikroprozessor bzw. CPU (Central Processing. - Steuerwerk (Control Unit) - Rechenwerk bzw. ALU (Arithmetic Logic Unit)

Mikroprozessor bzw. CPU (Central Processing. - Steuerwerk (Control Unit) - Rechenwerk bzw. ALU (Arithmetic Logic Unit) Der Demo-Computer besitzt einen 4Bit-Mikroprozessor. Er kann entsprechend Wörter mit einer Breite von 4 Bits in einem Schritt verarbeiten. Die einzelnen Schritte der Abarbeitung werden durch Lampen visualisiert.

Mehr

Hardware-Interfaces für FlexRay und CAN

Hardware-Interfaces für FlexRay und CAN Hardware-Interfaces für FlexRay und CAN FlexRay, das Bussystem für hohe Datenraten im Fahrzeug, stellt sehr hohe Anforderungen an die Hardwareschnittstellen. Nutzen Sie die Vector FlexRay Interfaces für

Mehr

Digital Design Entwicklung der DRAMs. Richard Roth / FB Informatik und Mathematik Speicher 1

Digital Design Entwicklung der DRAMs. Richard Roth / FB Informatik und Mathematik Speicher 1 Entwicklung der DRAMs Richard Roth / FB Informatik und Mathematik Speicher 1 Entwicklung der DRAMs in Zukunft Richard Roth / FB Informatik und Mathematik Speicher 2 DRAM Speicherzelle (Trench Technology)

Mehr

Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur. PCI Express. Dirk Wischeropp. Dresden, 07.06.

Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur. PCI Express. Dirk Wischeropp. Dresden, 07.06. Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur PCI Express Dirk Wischeropp Dresden, 07.06.2011 Gliederung 1 Einleitung 2 Architektur 3 Layering 4 Zusammenfassung

Mehr

Memory-Mapped-IO. Kapitel 4

Memory-Mapped-IO. Kapitel 4 Kapitel 4 Memory-Mapped-IO In dieser Übung soll das bereits von Ihnen entwickelte programmierbare PWM- Modul an den Nios II Prozessor angebunden und dann per Software gesteuert werden. Altera stellt dafür

Mehr

Kapitel II. Computersysteme (1) Einführung: Hardware und Software. Bauteile eines einfachen PCs

Kapitel II. Computersysteme (1) Einführung: Hardware und Software. Bauteile eines einfachen PCs Kapitel II Einführung: Hardware und Software 1 Computersysteme (1) Computer haben viele verschiedene Devices: Input/Output Devices Speicher Prozessor(en) Monitor 2 Bauteile eines einfachen PCs Bus Computersysteme

Mehr

Entwicklung eines Mac OS X Treibers für eine PCI-VME Interface Karte

Entwicklung eines Mac OS X Treibers für eine PCI-VME Interface Karte Entwicklung eines Mac OS X Treibers für eine PCI-VME Interface Karte Matthias Lange Informatikstudent, TU-Dresden 27. September 2005 http://www.matze-lange.de Warum entwickelt jemand einen Treiber für

Mehr

Konzeption und Implementierung einer Videodigitalisierung und Videoausgabe unter Embedded Linux. Kolloquium von Frank Schwanz

Konzeption und Implementierung einer Videodigitalisierung und Videoausgabe unter Embedded Linux. Kolloquium von Frank Schwanz Konzeption und Implementierung einer Videodigitalisierung und Videoausgabe unter Embedded Linux Kolloquium von Frank Schwanz Aufgabenstellung Im Rahmen des Projektes Initiative Intelligente Autonome Systeme

Mehr

eblock, SD-Kartenleser Projektteam: Henrik Esche Tobias Albers Michael Heßling Daniel Lütfrenk Jonas Wieschmann

eblock, SD-Kartenleser Projektteam: Henrik Esche Tobias Albers Michael Heßling Daniel Lütfrenk Jonas Wieschmann eblock, SD-Kartenleser Projektteam: Henrik Esche Tobias Albers Michael Heßling Daniel Lütfrenk Jonas Wieschmann eblock, SD-Kartenleser Zieldefinition: Am 17.06.2009 ist ein eblock betriebsbereit und mit

Mehr

Johann Wolfgang Goethe-Universität

Johann Wolfgang Goethe-Universität Flynn sche Klassifikation SISD (single instruction, single data stream): IS IS CU PU DS MM Mono (Mikro-)prozessoren CU: Control Unit SM: Shared Memory PU: Processor Unit IS: Instruction Stream MM: Memory

Mehr

a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF

a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF ITS Teil 2: Rechnerarchitektur 1. Grundschaltungen der Digitaltechnik a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF b. Zähler (Bsp. 4-Bit Zähler) - Eingang count wird zum Aktivieren

Mehr

Dieses Client-Board dient dazu, alle möglichen Peripherie-Geräte auf einfache Weise mit dem VARAN-Bus auszustatten.

Dieses Client-Board dient dazu, alle möglichen Peripherie-Geräte auf einfache Weise mit dem VARAN-Bus auszustatten. VARAN CLIENT BOARD VEB 011-SPI VARAN Client Board Versatile Automation Random Access Network VEB 011-SPI Dieses Client-Board dient dazu, alle möglichen Peripherie-Geräte auf einfache Weise mit dem VARAN-Bus

Mehr

Einfaches MSI-Writeback-Inval-Protokoll

Einfaches MSI-Writeback-Inval-Protokoll Einfaches MSI-Writeback-Inval-Protokoll Write-Back Cache typischerweise Write-allocate bei einem Write-Miss Zustände Invalid (I): Shared (S): Kopien in einem oder mehreren Caches Dirty or Modified (M):

Mehr

Grundlagen der Rechnerarchitektur

Grundlagen der Rechnerarchitektur Grundlagen der Rechnerarchitektur Ein und Ausgabe Übersicht Grundbegriffe Hard Disks und Flash RAM Zugriff auf IO Geräte RAID Systeme SS 2012 Grundlagen der Rechnerarchitektur Ein und Ausgabe 2 Grundbegriffe

Mehr

Rechner Architektur. Martin Gülck

Rechner Architektur. Martin Gülck Rechner Architektur Martin Gülck Grundlage Jeder Rechner wird aus einzelnen Komponenten zusammengesetzt Sie werden auf dem Mainboard zusammengefügt (dt.: Hauptplatine) Mainboard wird auch als Motherboard

Mehr

Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen

Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen Center for Information Services and High Performance Computing (ZIH) Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen Hochgeschwindigkeitskommunikationen 13. Juli 2012 Andy

Mehr

Festplatten: mechanischer Aufbau. Festplatten: Übersicht. Festplatten: Steuerelektronik. Festplatten: Steuerelektronik

Festplatten: mechanischer Aufbau. Festplatten: Übersicht. Festplatten: Steuerelektronik. Festplatten: Steuerelektronik Festplatten: Übersicht Die ersten Festplatten wurde in den 70 er Jahren hergestellt: Zuerst 14 Zoll bis Mitte 80 er Dann 8 Zoll bis Ende 80 er Dann 5,25 Zoll bis Mitte 90 er (selten auch heute noch) 3,5

Mehr

1 Architektur von Rechnern und Prozessoren Cache-Speicher (11) Ersetzungsstrategie

1 Architektur von Rechnern und Prozessoren Cache-Speicher (11) Ersetzungsstrategie 1.2.4.1 Cache-Speicher (11) Ersetzungsstrategie Welcher Block wird ersetzt? Verschiedene Strategien LSF: Least Frequently Used LRU: Last Recently Used FIFO: First-In First-Out Random: zufällige Auswahl

Mehr

Boundary Scan Days 2009

Boundary Scan Days 2009 Boundary Scan Days 2009 Einsatz von Virtual JTAG (Altera) für Flash - & EEPROM - Programmierung Dammert Tobias & Knüppel Lars Nokia Siemens Networks GmbH & Co. KG Standort Bruchsal Test Engineering 1 Nokia

Mehr

Grundlagen der Rechnerarchitektur. Ein und Ausgabe

Grundlagen der Rechnerarchitektur. Ein und Ausgabe Grundlagen der Rechnerarchitektur Ein und Ausgabe Übersicht Grundbegriffe Hard Disks und Flash RAM Zugriff auf IO Geräte RAID Systeme SS 2012 Grundlagen der Rechnerarchitektur Ein und Ausgabe 2 Grundbegriffe

Mehr

USB Core. Dokumentation. Version 1.0

USB Core. Dokumentation. Version 1.0 USB Core Dokumentation Version 1.0 Usb Core Dokumentation Version 1.0 Seite 2 von 9 Inhalt Inhalt... 2 Änderungen... 2 Allgemeines... 3 LibUsb... 3 Kurze Beschreibung der Signale... 4 Detaillierte Beschreibung

Mehr

Stand: 29.07.94. Anregungen und Verbesserungsvorschläge sind jederzeit willkommen!

Stand: 29.07.94. Anregungen und Verbesserungsvorschläge sind jederzeit willkommen! PC-Slot-Interface V1.1 ECB-SLOT Stand: 29.07.94 Dieses Handbuch soll die Funktionsweise und Anwendung des PC-Slot-Interfaces erklären. Text, Schaltung und Platinenlayout sind urheberrechtlich geschützt

Mehr

Peripherie Komplexe serielle Schnittstellen

Peripherie Komplexe serielle Schnittstellen Peripherie Komplexe serielle Schnittstellen Kennzeichen Aufwändigere Physical Layer Darstellungen Praktisch immer asynchron Blockübertragungen Asynchronität: Taktrückgewinnung nötig Overhead bei Bit-Übertragung

Mehr

Interconnection Networks (Bus)

Interconnection Networks (Bus) Vorlesung Rechnerarchitektur Seite 150 Bus Systems Interconnection Networks (Bus) A special case of a dynamic (switched) interconnection network is a bus. It consists of a bundle of signal lines used for

Mehr

A20_PCI. ARCNET Controller Karte für PCI Bus. Gerätebeschreibung. 2003 TK Systemtechnik GmbH Nr. TK-04-037-F-1.2

A20_PCI. ARCNET Controller Karte für PCI Bus. Gerätebeschreibung. 2003 TK Systemtechnik GmbH Nr. TK-04-037-F-1.2 A20_PCI ARCNET Controller Karte für PCI Bus Gerätebeschreibung 2003 TK Systemtechnik GmbH Nr. TK-04-037-F-1.2 Angaben zur Version Dokument-Nr. Beschreibung Datum TK-04-037-F-1.0 Ausgabe 1 17.04.2001 TK-04-037-F-1.1

Mehr

Wozu dient ein Logikanalysator?

Wozu dient ein Logikanalysator? Wozu dient ein Logikanalysator? Beispiel: Microcontroller Microcontroller kommen vor in Haushaltsgeräten (Waschmaschine,...) in Fahrzeugen (ABS, Motorsteuerung, Radio,...) in Computern (Tastatur, Festplatte,

Mehr

Kurzdokumentation SIO-Board (Hotlink 2) Version 1.1 vom 22.03.2007

Kurzdokumentation SIO-Board (Hotlink 2) Version 1.1 vom 22.03.2007 Kurzdokumentation SIO-Board (Hotlink 2) Version 1.1 vom 22.03.2007 Einleitung Das SIO-Board (SIO: Serial Input/Output) dient zum Anschluss von IPP-eigenen ADC-Crates, bei denen 16-Bit Messdaten seriell

Mehr

Mutterplatine, Hauptplatine, Systemplatine, Systemboard

Mutterplatine, Hauptplatine, Systemplatine, Systemboard Motherboard Motherboard: Synonyme Motherboard: Definition Was ist untergebracht: Mutterplatine, Hauptplatine, Systemplatine, Systemboard Kernstück eines Computers, worauf alle internen Hardwarekomponenten

Mehr

automation technologies GmbH PAD-Card Benutzerhandbuch

automation technologies GmbH PAD-Card Benutzerhandbuch automation technologies GmbH PAD-Card Benutzerhandbuch PAD-Card Benutzerhandbuch Einschränkung der Gewährleistung: Die Angaben und Hinweise in diesem Handbuch sind sorgfältig geprüft und entsprechen den

Mehr

... J. Bussysteme. J.1.1 Einordnung:

... J. Bussysteme. J.1.1 Einordnung: J.1.1 Einordnung: J. Bussysteme Front Side Bus für Pentium 4 - Signale & Leistungsmerkmale. Hierarchische Busarchitektur in PCs. PCI-Bus und Konfigurationsraum. Peripheriebusse (USB, IDE,...). Höhere Informatik

Mehr

Computer: PC. Informationstechnik für Luft-und Raumfahrt Aerospace Information Technology

Computer: PC. Informationstechnik für Luft-und Raumfahrt Aerospace Information Technology Computer: PC Informationstechnik für Luft-und Raumfahrt Ab Morgen nur eingebete Systeme Aber es gibt auch PCs Na gut... dann Heute. dann haben wir es hinter uns Und nicht wenige! PCs in N Jahren Industrie

Mehr

Mikrocontroller-Busse

Mikrocontroller-Busse Mikrocontroller-Busse Projekt Elektronik Mohammed Goni Projekt: Terarriensteuerung WsSe 09 1 Einleitung 2 Microcontroller (MCU) 3 Bussysteme Mohammed Goni (Projekt: Terarriensteuerung) Elektronik WiSe

Mehr

Vortrag zur Seminarphase der PG Solar Doorplate MSP430 Wichtigste Grundlagen von David Tondorf

Vortrag zur Seminarphase der PG Solar Doorplate MSP430 Wichtigste Grundlagen von David Tondorf Vortrag zur Seminarphase der PG Solar Doorplate MSP430 Wichtigste Grundlagen von David Tondorf Technische Daten 16-Bit RISC Architektur bis zu 16 Mhz Vcc: 1,8-3,6V 64 KB FRAM 2 KB SRAM 7 Schlafmodi 5 16-Bit

Mehr

Industrielle Bussysteme : Modbus/TCP

Industrielle Bussysteme : Modbus/TCP Industrielle Bussysteme : Modbus/TCP Dr. Leonhard Stiegler Automation www.dhbw-stuttgart.de Inhalt Modbus/TCP Grundsätze und Versionen Protokollbeschreibung Datenmodell und Datencodierung Adressierung

Mehr

Aufgabe 2 - Erweiterung um PIC und Interrupts

Aufgabe 2 - Erweiterung um PIC und Interrupts Aufgabe 2 - Erweiterung um PIC und Interrupts Dr.-Ing. Volkmar Sieh Department Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS2010/2011 Aufgabe 2 - Erweiterung um

Mehr

Rechnerstrukturen Winter SPEICHER UND CACHE. (c) Peter Sturm, University of Trier 1

Rechnerstrukturen Winter SPEICHER UND CACHE. (c) Peter Sturm, University of Trier 1 9. SPEICHER UND CACHE (c) Peter Sturm, University of Trier 1 Inhalt Grundlagen Speichertypen RAM / ROM Dynamisches RAM Cache- Speicher Voll AssoziaNv n- Wege AssoziaNv Direct Mapping Beispiel: 8 Bit- Register

Mehr

Vorlesung "Struktur von Mikrorechnern" (CBS)

Vorlesung Struktur von Mikrorechnern (CBS) Ziele eines Mehrrechnerkonzeptes - Aufteilung von Aufgaben auf mehrere en kostengünstige Leistungssteigerung -einzelne en können auf privaten und auf gemeinsamen zurückgreifen -en können selbständig agieren

Mehr

Echtzeitbetriebssysteme

Echtzeitbetriebssysteme Speicherverwaltung (Memory Management) Aufgaben der Memory-Management-Unit ist l der Speicherschutz und l die Adressumsetzung Wird durch Hardware unterstützt l Memory Management Unit (MMU) l MMU wird vom

Mehr

Embedded Linux für SoC Applikationen

Embedded Linux für SoC Applikationen Mitglied der Helmholtz-Gemeinschaft Embedded Linux für SoC Applikationen Beispielkonfiguration Virtex4 FX12 23. März 2009 Georg Schardt Embedded Linux für SoC Applikationen Modulaufbau Entwicklungsumgebung

Mehr

Grundlagen der Informatik III Wintersemester 2010/2011 16. Vorlesung Dr.-Ing. Wolfgang Heenes

Grundlagen der Informatik III Wintersemester 2010/2011 16. Vorlesung Dr.-Ing. Wolfgang Heenes Grundlagen der Informatik III Wintersemester 2010/2011 16. Vorlesung Dr.-Ing. Wolfgang Heenes int main() { printf("hello, world!"); return 0; } msg: main:.data.asciiz "Hello, world!".text.globl main la

Mehr

Aufgabe 2 - Erweiterung um PIC und Interrupts

Aufgabe 2 - Erweiterung um PIC und Interrupts Aufgabe 2 - Erweiterung um PIC und Interrupts Rainer Müller Department Informatik 4 Verteilte Systeme und Betriebssysteme Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2014/2015 R. Müller Erweiterung

Mehr

Busarchitekturen im PC. Roland Zenner, 03INF

Busarchitekturen im PC. Roland Zenner, 03INF Busarchitekturen im PC Roland Zenner, 03INF Agenda Einleitung Geschichtliche Entwicklung Ausgewählte Bussysteme ISA/EISA Bus PCI Bus PCI Express USB Quellen Roland Zenner, 03INF 2 Einleitung Definition

Mehr

DC-1394 PCI. IEEE 1394 FireWire TM PCI Card. Windows 2000 / XP / Vista / Server 2003 SP1 oder höher

DC-1394 PCI. IEEE 1394 FireWire TM PCI Card. Windows 2000 / XP / Vista / Server 2003 SP1 oder höher DC-1394 PCI IEEE 1394 FireWire TM PCI Card Wichtige Information zur Datensicherheit Vor der Installation und bei Änderungen der Konfiguration des Controllers sollte unbedingt eine Datensicherung durchgeführt

Mehr

CPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse

CPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse Kapitel 11 Rechnerarchitektur 11.1 Der von-neumann-rechner Wir haben uns bisher mehr auf die logischen Bausteine konzentriert. Wir geben jetzt ein Rechnermodell an, das der physikalischen Wirklichkeit

Mehr

Klausur zur Mikroprozessortechnik

Klausur zur Mikroprozessortechnik Prof. Dr. K. Wüst WS 2001 FH Gießen Friedberg, FB MNI Studiengang Informatik Klausur zur Mikroprozessortechnik Nachname: Vorname: Matrikelnummer: 7.3.2001 Punkteverteilung Aufgabe Punkte erreicht 1 3 2

Mehr

Handbuch CompactPCI-Karten

Handbuch CompactPCI-Karten Handbuch CompactPCI-Karten W&T Typ 1341 1361 Version 1.0 05/004 by Wiesemann & Theis GmbH Irrtum und Änderung vorbehalten: Da wir Fehler machen können, darf keine unserer Aussagen ungeprüft verwendet werden.

Mehr

BEDIENHANDBUCH PCI zu CompactPCI-Umsetzer R&S TS-PSC0

BEDIENHANDBUCH PCI zu CompactPCI-Umsetzer R&S TS-PSC0 BEDIENHANDBUCH PCI zu CompactPCI-Umsetzer R&S TS-PSC0 Bedienhandbuch für ROHDE & SCHWARZ PCI zu CompactPCI-Umsetzer R&S TS-PSC0 1. Ausgabe / 03.06 / D 1157.9091.11 Alle Rechte, auch die Übertragung in

Mehr

5. Digitale Schnittstellen und Vernetzung im Überblick

5. Digitale Schnittstellen und Vernetzung im Überblick 5. Digitale Schnittstellen und Vernetzung im Überblick 5.1 Schnittstellen für Computerperipherie speziell: USB, FireWire 5.2 Drahtgebundene Netztechnologien z.b. Ethernet, ATM 5.3 Drahtlose Netztechnologien

Mehr

Folie 1. Folie 2. FH-Augsburg. FH-Augsburg

Folie 1. Folie 2. FH-Augsburg. FH-Augsburg Folie 1 Inhaltsverzeichnis 1 1. Inhaltsverzeichnis 1-3 4. Anschluss von Speicher und Peripherie 5. Anschluss eines 16-Bit Speichers 6. Anschluss eines 16-Bit Speichers mit Bytezugriff 7. Abbildung Speicherbits

Mehr

AVR-Mikrocontroller in BASCOM programmieren

AVR-Mikrocontroller in BASCOM programmieren jean-claude.feltes@education.lu 1 AVR-Mikrocontroller in BASCOM programmieren Der IC-Bus (TWI-Interface) Allgemeines Spezifikationen des IC-Busses: http://www.nxp.com/acrobat_download/literature/9398/39311.pdf

Mehr

Neben Prozessor ist in einem Rechner das Speichersystem entscheidend für

Neben Prozessor ist in einem Rechner das Speichersystem entscheidend für 1.3 Speicherwerk (1) Neben Prozessor ist in einem Rechner das Speichersystem entscheidend für Leistungsfähigkeit und Kosten eines Rechners Idealvorstellung Ausreichend Kapazität Zugriffszeit kann stets

Mehr

BLIT2008-Board. Uwe Berger

BLIT2008-Board. Uwe Berger 11/2008 (BLIT) 2 Inhalt Was sind Mikrocontroller AVR-Mikrocontroller Werkzeugkasten Prinzipielles zur Programmierung BLIT2008-Board 11/2008 (BLIT) 3 Was sind Mikrocontroller AVR-Mikrocontroller Werkzeugkasten

Mehr

5. PC-Architekturen und Bussysteme

5. PC-Architekturen und Bussysteme Abb. 5.1: Aufbau des klassischen PC-AT Abb. 5.2: Busslot im PC-AT Port-Adresse Verwendung 000h-00fh 1. DMA-Chip 8237A 020h-021h 1. PIC 8259A 040h-043h PIT 8253 060h-063h Tastaturcontroller 8042 070h-071h

Mehr

Alle Speicherplatinen können als Programm- bzw. Arbeitsspeicher

Alle Speicherplatinen können als Programm- bzw. Arbeitsspeicher -1-1. Überblick Das System.009 umfaßt programmierbare binäre Steuereinrichtungen für den industriellen Einsatz. Charakteristisch ist, daß die BOOLEschen Gleichungen, die den konkreten Steueralgorithmus

Mehr

Ihr Benutzerhandbuch HP COMPAQ D230 MICROTOWER DESKTOP PC http://de.yourpdfguides.com/dref/864952

Ihr Benutzerhandbuch HP COMPAQ D230 MICROTOWER DESKTOP PC http://de.yourpdfguides.com/dref/864952 Lesen Sie die Empfehlungen in der Anleitung, dem technischen Handbuch oder der Installationsanleitung für HP COMPAQ D230 MICROTOWER DESKTOP PC. Hier finden Sie die Antworten auf alle Ihre Fragen über die

Mehr

Fachbereich Medienproduktion

Fachbereich Medienproduktion Fachbereich Medienproduktion Herzlich willkommen zur Vorlesung im Studienfach: Grundlagen der Informatik Themenübersicht Rechnertechnik und IT Sicherheit Grundlagen der Rechnertechnik Prozessorarchitekturen

Mehr

T est of 1GBit/s Fiber optical communication interfaces based on FlexRIO R Series

T est of 1GBit/s Fiber optical communication interfaces based on FlexRIO R Series T est of 1GBit/s Fiber optical communication interfaces based on FlexRIO R Series Inhalt 1. Einführung... 2 2. Anforderungen... 2 3. Komponenten... 3 3.1. PXI 7952R... 3 3.2. Fiber Optical Interface Module

Mehr

Convey, Hybrid-Core Computing

Convey, Hybrid-Core Computing Convey, Hybrid-Core Computing Vortrag im Rahmen des Seminars Ausgewählte Themen in Hardwareentwurf und Optik HWS 09 Universität Mannheim Markus Müller 1 Inhalt Hybrid-Core Computing? Convey HC-1 Überblick

Mehr

Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/2013. WebSphere MQ Teil 3

Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/2013. WebSphere MQ Teil 3 UNIVERSITÄT LEIPZIG Enterprise Computing Einführung in das Betriebssystem z/os Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/2013 WebSphere MQ Teil 3 Trigger el0100 Copyright W. G. Spruth,

Mehr

Interconnection Networks (Bus)

Interconnection Networks (Bus) Vorlesung Rechnerarchitektur Seite 134 Systems Interconnection Networks () A special case of a dynamic (switched) interconnection network is a bus. It consists of a bundle of signal lines used for transmission

Mehr

DC-1394 PCIe. IEEE 1394 FireWire TM PCIe Card. Windows 2000 / 2003 / 2008 Windows XP / Vista / 7

DC-1394 PCIe. IEEE 1394 FireWire TM PCIe Card. Windows 2000 / 2003 / 2008 Windows XP / Vista / 7 DC-1394 PCIe IEEE 1394 FireWire TM PCIe Card Wichtige Information zur Datensicherheit Vor der Installation und bei Änderungen der Konfiguration des DC-1394 PCIe sollte unbedingt eine Datensicherung durchgeführt

Mehr

Packetsniffer ( b) for evaluation of receive signal strength

Packetsniffer ( b) for evaluation of receive signal strength Packetsniffer (802.11 b) for evaluation of receive signal strength 03.08.2001 Victorin Kagoué Alexander Kordecki Betreuer: Martin Kubisch TU Berlin, TKN (Telekommunikations Network Group) Inhalt Einleitung

Mehr