Inhalt Teil 8 (PCI-Bus) aus 5. Busse und Systemstrukturen

Save this PDF as:
 WORD  PNG  TXT  JPG

Größe: px
Ab Seite anzeigen:

Download "Inhalt Teil 8 (PCI-Bus) aus 5. Busse und Systemstrukturen"

Transkript

1 Inhalt Teil 8 (PCI-Bus) aus 5. Busse und Systemstrukturen Der PCI-Local-Bus

2 5.6 Der PCI-Local-Bus (Peripheral Component Interconnect Bus) 2 Bridge Prozessor Cache Speicher Memory-Controller PCI-Bus-Controller Busarbitration Datenpuffer PCI-Bus PCI-Slave/Master PCI-Contr. Speicher EA Systembus, unabhängig vom Prozessortyp definiert 1994 Multimasterfähig Blocktransfers Sequentielle Zugriffe der CPU werden von der Bridge automatisch zu einem Burst zusammengesezt Sender u. Empfänger erhöhen gleichzeitig die Adressen Parallele Transfers. Parallel zum Prozessor/Speicherzugriff sind Transfers zwischen den PCI-Komponenten möglich. Synchroner Multiplexbus, 33 oder 66 MHz, 32 oder 64 Bit relativ hohe Busbandbreite zur Versorgung schneller Peripherie (Audio, SCSI-, LAN- Controller, Grafik) 32 Bit Daten, 33 MHz => 4 Byte * 33 MHz, max. 132 MByte/s 64 Bit Daten, 66 MHz => 8 Byte * 66 MHz, max. 528 MByte/s

3 Host-to-PCI-Bridge (Bridge/Memory-Controller) 3 Prozessor kann über die Bridge direkt auf den eigenen Speicher und den PCI-Slave zugreifen. Die Umsetzung der Buszyklen übernimmt die Bridge. Zugriff Prozessor Cache Speicher Prozessor- Buszyklen Bridge Memory-Controller PCI-Bus-Controller Busarbitration PCI-Bus PCI- Buszyklen PCI-Slave/Master PCI-Contr. Speicher EA P2P PCI-Master können direkt auf den Hauptspeicher über die Bridge zugreifen. (ähnlich wie DMA-Transfers) weitere PCI-Komponenten

4 Begriffe 4 Bus Components, Agents, Devices: angeschlossene Komponenten Master (Initiator) : Bus Transaktion wird von einem Master initiiert Slave (Target) : interpretiert Kommando vom Master

5 Zugriffsräume 5 Konfigurationsraum Memory-Adressraum 256 Bytes normaler 32-Bit-Adressraum Zugriff über Aktivierung von IDSEL und Zugriffskommando Informationen Device-ID, Hersteller-ID, Geräteklasse (IO-Adressraum) nur 16-Bit Adressen, wird kaum noch benutzt Maske, die spezifiziert welche Kommandos von dem Device akzeptiert werden z.b. darf Busmaster sein, darf auf dem Memory-Bereich zugreifen, darf auf den IO-Bereich zugreifen 6 Basisadressregister (Anfangsadresse eines Blocktransfers) Statusinformation / Kontrollinformation Paritätsfehler, Abort (vom Target bzw. Master) Device-Select-Time (Reaktionszeit, die zwischen der Adressierung des Device und dezentraler Erkennung (DEVSL) vergeht) Latenzzeit (gibt an, wie lange die Aufforderung zur Rückgabe des Busses ignoriert wird) Interrupt-Nummer

6 Festlegung der Zugriffsräume 6 Adressbereiche, die ein Device im Memory- oder IO-Adressraum belegt, werden durch Basisregister definiert Basisadresse Memory-Adressraum Bit 2,1,0 = 000 Bit 3: Zugriffe sind im Vorgriff erlaubt Die Adressbits [k..4] = 0..0 definieren die Größe des Adressbereichs Die Bits 31..k+1 werden vom BS als Anfangsseitenadresse festgelegt (IO-Adressraum) Bits 1,0 = 00 Die höherwertigen Adressbits definieren die Adressbereich Die PCI-Devices decodieren die Adressen selbst (dezentral) k Adressraum Adressbereich Basisregister

7 Adressierung 7 Zugriff auf den Memory-Adressraum mittels der Wortadresse AD[31:2] und BE (Byte-Enable) AD[1:0] spezifiziert die Adressweiterschaltung Linear-Incrementing: Erhöhung der Adresse um 4 Bytes (32-Bit-Transfer) oder um 8 Bytes nach jeder Datenphase Cacheline-Wrap-Mode: Beginn bei beliebiger Adresse mit wrap-around. Zugriff auf den IO-Adressraum mittels der Wortadresse AD[31:2] Während der Datenphase gibt C/BE an, welches Byte gemeint ist.

8 Slot 1 Slot 2 Slot 3 Slot 4 Busarbitration 8 IDSEL Arbitration Control (Auswahl Master) REQ# GNT Arbitrierung erfolgt "hidden" (überlappend) nach jedem Transfer neue Arbitration PCI HOST AD C/BE# Control Interrupt Control IRQ# 4

9 Busmastering 9 1. Busanforderung Device fordert beim zentralen Arbiter den Bus an (REQ-Signal) Zentraler Arbiter gibt die Buskontrolle ab (GNT) 2. Datenübertragung Device fungiert als Master und generiert die erforderlichen Kontrollsignale und Adressen 3. Busrückgabe Device deaktiviert das REQ-Signal Arbiter bestätigt durch Deaktivierung von GNT Vorzeitige Busrückgabe Arbiter deaktiviert GNT Device gibt Bus nach einer voreingestellten (konfigurierten) Latenzzeit zurück

10 Signale 10 Die wichtigsten Signale AD C/BE# FRAME# IRDY# TRDY# DEVSEL# Multiplexbus, Adressen, Daten (Initiator) Kommandos / Byteauswahl (Initiator) Aktiv vom Beginn bis zum vorletzten Takt der Übertragung (Initiator) Bereit zur Durchführung und Beendigung der Datenphase (Target) Bereit zur Durchführung und Beendigung der Datenphase (Target) Adresse erkannt (selektiert) Alle Signale haben Pullup-Widerstände

11 Signalarten (ausführlich) 11 Signalarten in Input Eingangssignal out Totem Poole Output Ausgangssignal mit hohen Strömen, nur ein Treiber erlaubt. t/s Tristate bidirektionaler Tri-State-Ausgang mit Eingangsport. s/t/s Sustained Tristate 0-aktives EA-Signal, das zu einem Zeitpunkt nur von einem Device aktiviert werden darf. Freigabe durch Setzen auf HIGH für mindestens einen Takt. Frühestens einen Takt noch HIGH darf das Singal wieder 0 werden. Ein zentraler Pullup-Widerstand ist erforderlich. 0/d Open Drain von mehreren Devices nutzbares Aktivierungssignal, Wired-or-Funktion

12 PCI-Schnittstellen-Signale (ausführlich) 12 AD[31:0]# t/s Adress or Data im Multiplexbetrieb. Turnaround bei READ. C/BE[3:0]# t/s Bus Command während der Adressphase oder Byte Enable während der Datenphase PAR t/s Parity: Parität über AD und C/BE FRAME# s/t/s Cycle Frame, aktueller Master zeigt Beginn und Dauer der Transaktion an. IRDY# s/t/s Initiator Ready, Bereitschaft des aktuellen Masters, die aktuelle Datenphase abzuschließen. TRDY# s/t/s Target Ready, Bereitschaft des angewählten Targets, die aktuelle Datenphase abzuschließen STOP# s/t/s Stop: Target signalisiert dem Master, dass es die Transaktion abbrechen möchte. DEVSEL# s/t/s Device Select: Target meldet dem Master, dass es angewählt wurde. IDSEL in Initialisation Device Select: Chip-Select Signal für die Konfigurationsregister REQ# s/t/s Request: Busanforderungssignal von jedem Master zum Arbiter GNT# in Grant: Bus-Grant-Signal vom Arbiter zu jedem Master PERR# s/t/s Parity Error: Datenparitätsfehler bei Bustransaktion, erzeugt vom Datenempfänger SERR# o/d System Error: schwerwiegender Systemfehler RST# in Reset: Initialisierung der PCI-spezifischen Register und Signale CLK in Clock: Bustakt (33/66 MHz)

13 Busoperationen 13 Master sendet Kommandos zum Target. Explizite Adressierung Memory- und IO-Adressraum Kommandos bewirken Lese- oder Schreibzugriffe mit expliziter oder impliziter Adressierung. Implizite Adressierung Konfigurationsregister, Targets, ggf. Interrupt-Controller codiert in C/BE[4]#, Übertragung während der Adressphase 12 der 16 Codierungen werden benutzt.

14 Buskommandos 14 C/BE[4]# Configuration-Read, Configuration-Write Memory-Read, Memory Write Memory-Read-Line Memory-Read-Multiple Zugriff auf den Konfigurationsadressraum (256 Bytes) im Konfigurationszyklus. Quasi-implizite Adressierung. Zugriff auf den Memory-Adressraum. Explizite Adressierung. Einzel- und Blocktransport. Lesen einer (Cache)-Line aus dem Speicher (prefetch bis zum Ende der Cache-Line erlaubt) Lesen mehrerer (Cache)-Lines (The memory read multiple command allows pre-fetch even beyond the end of the current cache line) Memory-Write-and- Invalidate I/O-Read, I/O-Write Interrupt-Acknowledge Special-Cycle Dual-Address-Cycle (Zurück) Schreiben von mindestens einer ganzen (Cache)-Line in den Speicher. (bei Write Back: Cache Lines des Prozessors können auf Invalid gesetzt werden) Zugriff auf Targets, die im IO-Adressraum liegen. Explizite Übertragung der Adresse. (Sonderfall für alten 8259 kompatiblen IR-Controller, Lesezugriff) (Lesen der Vektornummer) Broadcasting einer Nachricht an alle Agenten. 64-Bit-Adressierung im Memory-Adressraum von Targets in zwei Zyklen.

15 Write-Block-Transaction 15 I I FRAME# Signal vom Master, bestimmt Beginn und Ende der Transaktion I I T T DEVSL# Antwort vom Target, Adresse erkannt, Anwahl bestätigt IRDY#, TRDY# Nur wenn wenn Initiator und Target Ready sind, findet ein Datentransfer statt. Ansonsten werden Wartezyklen eingeschoben.

16 Read-Block-Transaction 16 I I T I I T T

17 Beispiel: CEPRA-1X, Prozessor für die zellulare Verarbeitung mit PCI-Interface 17 holt sich einen Datenblock aus dem Hauptspeicher schreibt einen Datenblock in den Hauptspeicher schreibt einen Datenblock in den Grafikspeicher

18 CEPRA-64b 18 Entwickelt von D. Paschka 2007 Hardware: PCI-Einsteckkarte mit Cyclone II FPGA ( Logic Elements, Speicherbits) 64 MB DDR2 DRAM-Speicher FPGA-Configware, entwickelt mit ALTERA- Quartus, Verilog PCI-Interface DDR2-Interface Blocktransfers zwischen dem DDR2-Speicher und den lokalen Speichern auf den FPGA C-Treiber für die Karte unter Linux Cellular Automata Configware Zellgröße: 64 bis 1 Bit Verarbeitungsprinzip: Zeilenpuffer für die letzten zwei Berechnungszeilen, ein Ausgabe- Zeilenpuffer Berechnung von k Generationen, die sich im DDR2-Speicher befinden System-Software zur Kommunikation mit dem Host-PC Filetransfers zwischen DDR2-Speicher und PC über DMA Remotezugriff auf den PC Anwendungssoftware CA-Beispiel-Anwendungen

Hardware PCI-Bus. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg

Hardware PCI-Bus. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg Hardware PCI-Bus Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Hardware PCI-Bus 1/23 2008-08-06 Übersicht Inhalt:

Mehr

Hardware PCI-Bus. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg

Hardware PCI-Bus. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg Hardware PCI-Bus Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2007/2008 Hardware PCI-Bus 1/23 2007-10-26 Übersicht Inhalt:

Mehr

Hardware PCI, PCIe und Bus-Bridges

Hardware PCI, PCIe und Bus-Bridges Hardware PCI, PCIe und Bus-Bridges Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2010/2011 Hardware PCI, PCIe und Bus-Bridges

Mehr

5 Direct Memory Access

5 Direct Memory Access 5 Direct Memory Access oft werden lange Datenströme aus dem Speicher zur Peripherie ausgegeben, bzw. von der Peripherie in den Speicher eingelesen ( unnötige Belastung der CPU mit trivialen Aufgaben: Inkrementieren

Mehr

5 Direct Memory Access (2) 5 Direct Memory Access. 5 Direct Memory Access (3) 5 Direct Memory Access (4)

5 Direct Memory Access (2) 5 Direct Memory Access. 5 Direct Memory Access (3) 5 Direct Memory Access (4) 5 Direct Memory Access oft werden lange Datenströme aus dem Speicher zur Peripherie ausgegeben, bzw. von der Peripherie in den Speicher eingelesen ( unnötige Belastung der CPU mit trivialen Aufgaben: Inkrementieren

Mehr

PCI-to-PCI-Bridge mit sicherheitsrelevanten Eigenschaften

PCI-to-PCI-Bridge mit sicherheitsrelevanten Eigenschaften PCI-to-PCI-Bridge mit sicherheitsrelevanten Eigenschaften Christian Böhme 16.09.2005 Christian Böhme PCI-to-PCI-Bridge 16.09.2005 1 / 32 Geschichte & Philosophie Peripheral

Mehr

Busse. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009

Busse. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Busse Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Busse 1/40 2008-10-13 Übersicht 1 Einleitung 2 Bus-Konfiguration

Mehr

Busse. Dr.-Ing. Volkmar Sieh WS 2005/2006. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg

Busse. Dr.-Ing. Volkmar Sieh WS 2005/2006. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg Einleitung Bus-Konfiguration Bus-Arbitrierung Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Einleitung Bus-Konfiguration Bus-Arbitrierung

Mehr

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor.

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor. Rechnerstrukturen 6. System Systemebene 1 (Monoprozessor) 2-n n (Multiprozessor) s L1- in der L2- ( oder Motherboard) ggf. L3- MMU Speicher Memory Controller (Refresh etc.) E/A-Geräte (c) Peter Sturm,

Mehr

Serielle Kommunikation mit dem Arduino. Teil 1: Das Serial Peripheral Interface (SPI)

Serielle Kommunikation mit dem Arduino. Teil 1: Das Serial Peripheral Interface (SPI) Serielle Kommunikation mit dem Arduino Teil 1: Das Serial Peripheral Interface (SPI) Axel Attraktor e.v. 4. Juni 2012 Axel (Attraktor e.v.) 5. Arduino-Stammtisch 4. Juni 2012 1 / 25 Serielle Kommunikation

Mehr

11. Die PC-Schnittstelle

11. Die PC-Schnittstelle PC-Schnittstelle Funktion -1. Die PC-Schnittstelle.1. Funktion Die folgenden Angaben gelten ohne Einschränkung für den PC, PC-XT, PC-AT, AT-386, AT-486 und kompatible Rechner. Sie sind nur für jene interessant,

Mehr

2.2 Rechnerorganisation: Aufbau und Funktionsweise

2.2 Rechnerorganisation: Aufbau und Funktionsweise 2.2 Rechnerorganisation: Aufbau und Funktionsweise é Hardware, Software und Firmware é grober Aufbau eines von-neumann-rechners é Arbeitsspeicher, Speicherzelle, Bit, Byte é Prozessor é grobe Arbeitsweise

Mehr

Kapitel 18. Externe Komponenten

Kapitel 18. Externe Komponenten Kapitel 18 Externe Komponenten 31.05.11 K.Kraft E:\MCT_Vorlesung\MCT2011\Externe_31\Externe.odt 18-1 Anschluss von externen Komponenten Einfachste Art : Direkt an einem Port Beispiel Ausgabe : 7-Strich

Mehr

Die Leistungsfähigkeit eines Rechners ist nicht von der CPU allein bestimmt, sondern ganz wesentlich auch von anderen Funktionseinheiten.

Die Leistungsfähigkeit eines Rechners ist nicht von der CPU allein bestimmt, sondern ganz wesentlich auch von anderen Funktionseinheiten. 7. Boards, Busse, Chipsätze und das Speichersystem beim PC 7.1 Bus-Systeme Die Leistungsfähigkeit eines Rechners ist nicht von der CPU allein bestimmt, sondern ganz wesentlich auch von anderen Funktionseinheiten.

Mehr

Virtueller Speicher und Memory Management

Virtueller Speicher und Memory Management Virtueller Speicher und Memory Management Speicher-Paradigmen Programmierer ein großer Adressraum linear adressierbar Betriebssystem eine Menge laufender Tasks / Prozesse read-only Instruktionen read-write

Mehr

Lehrveranstaltung Speichersysteme Sommersemester 2009

Lehrveranstaltung Speichersysteme Sommersemester 2009 Lehrveranstaltung Speichersysteme Sommersemester 2009 Kapitel 9: Verbindungstechnologien I André Brinkmann Gliederung Anbindung von I/O an Prozessoren Memory mapped I/O vs. Ported IO Programmed I/O vs.

Mehr

PCI - Peripheral Component Interface

PCI - Peripheral Component Interface Vorlesung Rechnerarchitektur Seite 140 PCI - Peripheral Component Interface Die wichtigsten Eigenschaften des Peripheral Component Interconnect (PCI) Bus: 32 Bit Daten und Adreßbus. Niedrige Kosten durch

Mehr

Teil VIII Von Neumann Rechner 1

Teil VIII Von Neumann Rechner 1 Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only

Mehr

PCI VME Interface SIS1100/SIS3100

PCI VME Interface SIS1100/SIS3100 PCI VME Interface SIS1100/SIS3100 Peter Wüstner Forschungszentrum Jülich, Zentrallobor für Elektronik (ZEL) Designprinzip der im ZEL entwickelten Datenaufnahmesysteme ist es, preiswerte PC Technik mit

Mehr

Inhalt Teil 6 (Busse Allgemein, Busarbitration) aus 5. Busse und Systemstrukturen

Inhalt Teil 6 (Busse Allgemein, Busarbitration) aus 5. Busse und Systemstrukturen Inhalt Teil 6 (Busse Allgemein, Busarbitration) aus 5. Busse und Systemstrukturen 1 5.1 Systemaufbau und Systemstruktur 5.1.1 Einkarten und Ein-Chip-System 5.1.2 Mehrkartensysteme 5.1.3 Ein- und Mehrbussysteme

Mehr

RECHNERARCHITEKTUR 1, HEFT 2: PERIPHERE INTERFACES. Heft 2 Periphere Interfaces - Bildteil

RECHNERARCHITEKTUR 1, HEFT 2: PERIPHERE INTERFACES. Heft 2 Periphere Interfaces - Bildteil Heft 2 Periphere Interfaces - Bildteil (c) Prof. Dr. Wolfgang Matthes 2000 1 2 3. Einige Grundbegriffe RECHNERARCHITEKTUR 1, HEFT 2: PERIPHERE INTERFACES Abbildung 3.1 Interfacewandler (Prinzip) 4. Typische

Mehr

Kopplung Interaktion. TI-Übung 6. Kopplung Datenübergabe. RS232 Datenfluss (1) Teilnehmer. Ein-/Ausgabe. Interaktionsarten

Kopplung Interaktion. TI-Übung 6. Kopplung Datenübergabe. RS232 Datenfluss (1) Teilnehmer. Ein-/Ausgabe. Interaktionsarten Kopplung Interaktion TI-Übung 6 Ein-/Ausgabe Andreas I. Schmied (andreas.schmied@uni-ulm.de) AspectIX-Team Abteilung Verteilte Systeme Universität Ulm WS2005 Teilnehmer Prozessor Coprozessor (Co-)Prozessor

Mehr

Lösung 5. Mikroprozessor & Eingebettete Systeme 1

Lösung 5. Mikroprozessor & Eingebettete Systeme 1 Lösung 5 Mikroprozessor & Eingebettete Systeme 1 WS2015 / 2016 Hinweis: Die folgenden Aufgaben erheben nicht den Anspruch, eine tiefergehende Kenntnis zu vermitteln; sie sollen lediglich den Einstieg in

Mehr

SMP Übung 2 1. Aufgabe

SMP Übung 2 1. Aufgabe SMP Übung 2 1. Aufgabe a) Kilo: K = 2 10 = 1.024 Mega: M = 2 20 = 1.048.576 Giga: G = 2 30 = 1.073.741.824 Tera: T = 2 40 = 1.099.511.627.776 b) Der Prozessor hat 30 Adressleitungen A[31..2], mit denen

Mehr

Protected User-Level DMA in SCI Shared Memory Umgebungen

Protected User-Level DMA in SCI Shared Memory Umgebungen Protected User-Level DMA in SCI Shared Memory Umgebungen Mario Trams University of Technology Chemnitz, Chair of Computer Architecture 6. Halle Chemnitz Seminar zu Parallelverarbeitung und Programmiersprachen

Mehr

Ein- Ausgabeeinheiten

Ein- Ausgabeeinheiten Kapitel 5 - Ein- Ausgabeeinheiten Seite 121 Kapitel 5 Ein- Ausgabeeinheiten Am gemeinsamen Bus einer CPU hängt neben dem Hauptspeicher die Peripherie des Rechners: d. h. sein Massenspeicher und die Ein-

Mehr

Rechnerarchitektur. 9. Systemstrukturen

Rechnerarchitektur. 9. Systemstrukturen Rechnerarchitektur 9. Systemstrukturen SS 03 Torsten Braun (Universität Bern): Rechnerarchitektur 2 Inhalt Bussysteme Bustopologien Koppeleinheiten Adressierung von Buskomponenten Systemstrukturen Ein-

Mehr

1,8V Flash and SRAM 28F3208W30

1,8V Flash and SRAM 28F3208W30 ,8V Flash and SRAM 28F328W3 Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 33,8V Flash and SRAM 28F328W3 BGA-Gehäuse Auf 7x9 mm Fläche 28MBit Flash und 8MBit SRAM Liers - PEG-Vorlesung

Mehr

3. PCI-Bus (Peripheral Component Interconnect) www.pcisig.com, www.plxtech.com, www.plda.com

3. PCI-Bus (Peripheral Component Interconnect) www.pcisig.com, www.plxtech.com, www.plda.com 3. PCI-Bus (Peripheral Component Interconnect) www.pcisig.com, www.plxtech.com, www.plda.com 3.1. Einführung Die Rechnerperipherie ist direkt oder über Peripherie-Schnittstellen wie z.b. den SCSI-Bus am

Mehr

Betriebssysteme (BS) PC Bussysteme. Überblick. und deren Programmierung. PCI-basierte PC Systeme. alias Betriebssystembau (BSB)

Betriebssysteme (BS) PC Bussysteme. Überblick. und deren Programmierung. PCI-basierte PC Systeme. alias Betriebssystembau (BSB) Betriebssysteme (BS) alias Betriebssystembau (BSB) PC Bussysteme und deren Programmierung Überblick Rückblick Bussysteme im PC Bus aus Sicht des Betriebssystems Initialisierung, BIOS,... Erweiterungen

Mehr

Mikroprozessortechnik Grundlagen 1

Mikroprozessortechnik Grundlagen 1 Grundlagen - Grundbegriffe, Aufbau, Rechnerarchitekturen, Bus, Speicher - Maschinencode, Zahlendarstellung, Datentypen - ATMELmega28 Progammierung in C - Vergleich C und C++ - Anatomie eines µc-programmes

Mehr

SPI Serial Peripheral Interface

SPI Serial Peripheral Interface SPI Serial Peripheral Interface Physik- Seminar Universität Koblenz-Landau Christian Büch 27. Juni 2006 Einleitung SPI bedeutet Serial Peripheral Interface zu Deutsch serielle Peripherie Schnittstelle

Mehr

Übersicht. Busse. Übersicht. Bus, Bridge, I/O-Controller. Einleitung Hersteller-Konfiguration Manuelle Konfiguration Programmierbare Konfiguration

Übersicht. Busse. Übersicht. Bus, Bridge, I/O-Controller. Einleitung Hersteller-Konfiguration Manuelle Konfiguration Programmierbare Konfiguration Übersicht 1 Busse Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 2 Bus-Konfiguration 3 Bus-Arbitrierung Busse 1/40 2008-10-13

Mehr

DC-FW400 SE. 3+1 Port IEEE 1394 FireWire TM PCI-Controller

DC-FW400 SE. 3+1 Port IEEE 1394 FireWire TM PCI-Controller DC-FW400 SE 3+1 Port IEEE 1394 FireWire TM PCI-Controller Wichtige Information zur Datensicherheit Vor der Installation und bei Änderungen der Konfiguration des DC-FW400 SE sollte unbedingt eine Datensicherung

Mehr

ZENTRALEINHEITEN GRUPPE

ZENTRALEINHEITEN GRUPPE 31. Oktober 2002 ZENTRALEINHEITEN GRUPPE 2 Rita Schleimer IT für Führungskräfte WS 2002/03 1 Rita Schleimer TEIL 1 - Inhalt Zentraleinheit - Überblick Architekturprinzipien Zentralspeicher IT für Führungskräfte

Mehr

é Er ist software-transparent, d.h. der Benutzer braucht nichts von seiner Existenz zu wissen. Adreßbus Cache- Control Datenbus

é Er ist software-transparent, d.h. der Benutzer braucht nichts von seiner Existenz zu wissen. Adreßbus Cache- Control Datenbus 4.2 Caches é Cache kommt aus dem Französischen: cacher (verstecken). é Er kann durch ein Anwendungsprogramm nicht explizit adressiert werden. é Er ist software-transparent, d.h. der Benutzer braucht nichts

Mehr

Einführung in Peer-To-Peer (P2P) Datenstreaming mit NI FlexRIO

Einführung in Peer-To-Peer (P2P) Datenstreaming mit NI FlexRIO Einführung in Peer-To-Peer (P2P) Datenstreaming mit NI FlexRIO Dipl.-Ing. (FH) Christoph Landmann, M.Sc. Regional Product Engineer Automated Test National Instruments Germany GmbH Agenda Was ist Peer-To-Peer

Mehr

Technische Informatik WS01/02 - I/O Standards

Technische Informatik WS01/02 - I/O Standards Vorüberlegungen Bussysteme Ein Bus kann nach folgenden Konzepten klassifiziert werden: Parallel oder Seriell 2 Geräte oder viele Geräte Bei vielen Geräten: Wie können diese angeschlossen werden (Sternförmig,

Mehr

Technische Informatik WS01/02 - I/O Standards

Technische Informatik WS01/02 - I/O Standards Vorüberlegungen Bussysteme Ein Bus kann nach folgenden Konzepten klassifiziert werden: Parallel oder Seriell 2 Geräte oder viele Geräte Bei vielen Geräten: Wie können diese angeschlossen werden (Sternförmig,

Mehr

SPI-Bus. 282 Ergänzung zu Kapitel 10

SPI-Bus. 282 Ergänzung zu Kapitel 10 282 Ergänzung zu Kapitel 10 10.21. SPI-Bus Allgemeines Beim SPI-Bus (Serial Peripheral Interface) handelt es sich um einen synchronen 3-Draht Bus mit einer zusätzlichen Steuerleitung (/SS) (siehe Abbildung

Mehr

Betriebssystembau (BSB)

Betriebssystembau (BSB) Betriebssystembau (BSB) PC-Bussysteme und deren Programmierung http://ess.cs.tu-.de/de/teaching/ws2013/bsb/ Olaf Spinczyk olaf.spinczyk@tu-.de http://ess.cs.tu-.de/~os AG Eingebettete System Informatik

Mehr

PCTEC14 Seite 1. Abbildung 3.1 Herkömmliches Motherboard mit X-Bus (nach: Intel)

PCTEC14 Seite 1. Abbildung 3.1 Herkömmliches Motherboard mit X-Bus (nach: Intel) PCTEC14 Seite 1 3. Das LPC-Interface 3.1. Grundlagen 3.1.1. Einsatzgebiet LPC = Low Pin Count Interface Specification (= Interface mit geringer Anschlußzahl ). Das LPC-Interface ist ein synchroner Zeitmultiplex-Bus,

Mehr

9. Direct Memory Access 9.1 Programmierte Ein/Ausgabe

9. Direct Memory Access 9.1 Programmierte Ein/Ausgabe PIO = Programmed IO DMA. 9. Direct Memory Access 9.1 Programmierte Ein/Ausgabe Erhebliche Belastung der CPU: - Instruktionen aus dem Speicher holen, - Speicherwort in ein CPU-Register lesen, - CPU-Register

Mehr

Rechnerorganisation. 1. Juni 201 KC Posch

Rechnerorganisation. 1. Juni 201 KC Posch .6.2 Rechnerorganisation. Juni 2 KC Posch .6.2 2 .6.2 Front Side Bus Accelerated Graphics Port 28 MHz Front Side Bus North Bridge RAM idge South Bri IDE USB PCI Bus 3 .6.2 Front Side Bus Front Side Bus

Mehr

ISO7816. Spezifiziert die wesentlichen Merkmale von Chipkarten. Unterteilt in:

ISO7816. Spezifiziert die wesentlichen Merkmale von Chipkarten. Unterteilt in: ISO7816 Spezifiziert die wesentlichen Merkmale von Chipkarten. Unterteilt in: Teil 1: Physische Eigenschaften Teil 2: Größe und Anordnung der Kontakte Teil 3: Elektrische Signale (Spannung, Taktfrequenz,

Mehr

Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur. PCI Express. Dirk Wischeropp. Dresden, 07.06.

Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur. PCI Express. Dirk Wischeropp. Dresden, 07.06. Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur PCI Express Dirk Wischeropp Dresden, 07.06.2011 Gliederung 1 Einleitung 2 Architektur 3 Layering 4 Zusammenfassung

Mehr

Fachbereich Medienproduktion

Fachbereich Medienproduktion Fachbereich Medienproduktion Herzlich willkommen zur Vorlesung im Studienfach: Grundlagen der Informatik I Datenübertragung Parallel z.b. PCI D0... D8 8 parallele Datenleitungen n parallele Steuerleitungen

Mehr

Digital Design Entwicklung der DRAMs. Richard Roth / FB Informatik und Mathematik Speicher 1

Digital Design Entwicklung der DRAMs. Richard Roth / FB Informatik und Mathematik Speicher 1 Entwicklung der DRAMs Richard Roth / FB Informatik und Mathematik Speicher 1 Entwicklung der DRAMs in Zukunft Richard Roth / FB Informatik und Mathematik Speicher 2 DRAM Speicherzelle (Trench Technology)

Mehr

Single-Ended -Datenübertragung (Asymmetrische Übertragung)

Single-Ended -Datenübertragung (Asymmetrische Übertragung) Datenübertragung 1 Asymmetrische Datenübertragung ( Single ended ) und symmetrische (differenzielle) Datenübertragung Parallele und serielle Übertragung Anhang Topologien Datenübertragungssysteme: Beispiele

Mehr

RAM. Konsistenzprobleme entstehen => CPU - durch Verzögerung in Warteschlange, Umfangreiche Pufferung in den PCI Brücken. lesen. EOP-Signal.

RAM. Konsistenzprobleme entstehen => CPU - durch Verzögerung in Warteschlange, Umfangreiche Pufferung in den PCI Brücken. lesen. EOP-Signal. 11. s 11.1 Pufferspeicher Lesepuffer um vorauszulesen: - erste Leseoperation hat lange Latenzzeit, - Folgedaten vorsorglich schon gelesen, - "prefetch buffer". Schreibpuffer um ein Blockieren des schreibenden

Mehr

10. PCI-Busstrukturen 10.1 Allgemeines

10. PCI-Busstrukturen 10.1 Allgemeines 10. PCI-Busstrukturen 10.1 Allgemeines Elegantes "Plug & Play": - Erkennung vorhandener Geräte, - Zuordnung der Interrupts, - Shared Interrupts. Geschwindigkeit: - Bustakt 0.. 33 Mhz (66 MHz), - bei 64

Mehr

Konzeption und Implementierung einer Videodigitalisierung und Videoausgabe unter Embedded Linux. Kolloquium von Frank Schwanz

Konzeption und Implementierung einer Videodigitalisierung und Videoausgabe unter Embedded Linux. Kolloquium von Frank Schwanz Konzeption und Implementierung einer Videodigitalisierung und Videoausgabe unter Embedded Linux Kolloquium von Frank Schwanz Aufgabenstellung Im Rahmen des Projektes Initiative Intelligente Autonome Systeme

Mehr

10. PCI-Busstrukturen 10.1 Allgemeines

10. PCI-Busstrukturen 10.1 Allgemeines 10. PCI-Busstrukturen 10.1 Allgemeines Elegantes "Plug & Play": - Erkennung vorhandener Geräte, - Zuordnung der Interrupts, - Shared Interrupts. Geschwindigkeit: - Bustakt 0.. 33 Mhz (66 MHz), - bei 64

Mehr

Entwicklung eines Mac OS X Treibers für eine PCI-VME Interface Karte

Entwicklung eines Mac OS X Treibers für eine PCI-VME Interface Karte Entwicklung eines Mac OS X Treibers für eine PCI-VME Interface Karte Matthias Lange Informatikstudent, TU-Dresden 27. September 2005 http://www.matze-lange.de Warum entwickelt jemand einen Treiber für

Mehr

Ressourcenübersicht Rack PC 840, Box PC 840

Ressourcenübersicht Rack PC 840, Box PC 840 Ressourcenübersicht Rack PC 840, Box PC 840 RESOURCE_Rack840 Seite 1 von 5 Belegung der I/O-Adressen: IO-Adresse Größe Bedeutung (hex) von bis byte Grundfunktion mögliche alternative Funktion 0000 000F

Mehr

Struktur der CPU (1) Die Adress- und Datenpfad der CPU: Befehl holen. Vorlesung Rechnerarchitektur und Rechnertechnik SS Memory Adress Register

Struktur der CPU (1) Die Adress- und Datenpfad der CPU: Befehl holen. Vorlesung Rechnerarchitektur und Rechnertechnik SS Memory Adress Register Struktur der CPU (1) Die Adress- und Datenpfad der CPU: Prog. Counter Memory Adress Register Befehl holen Incrementer Main store Instruction register Op-code Address Memory Buffer Register CU Clock Control

Mehr

Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen

Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen Center for Information Services and High Performance Computing (ZIH) Theorie und Einsatz von Verbindungseinrichtungen in parallelen Rechnersystemen Hochgeschwindigkeitskommunikationen 13. Juli 2012 Andy

Mehr

Betriebssystembau (BSB)

Betriebssystembau (BSB) Betriebssystembau (BSB) PC-Bussysteme und deren Programmierung Olaf Spinczyk Arbeitsgruppe Eingebettete Systemsoftware Lehrstuhl für Informatik 12 TU Dortmund olaf.spinczyk@tu-dortmund.de http://ess.cs.uni-dortmund.de/~os

Mehr

Name: ES2 Klausur Thema: ARM 25.6.07. Name: Punkte: Note:

Name: ES2 Klausur Thema: ARM 25.6.07. Name: Punkte: Note: Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 95 min. Name nicht vergessen! Geben Sie alle Blätter ab. Die Reihenfolge der Aufgaben ist unabhängig vom Schwierigkeitsgrad. Erlaubte Hilfsmittel

Mehr

STM32 - Schieberegister, SPI - u

STM32 - Schieberegister, SPI - u STM32 - Schieberegister, u23 2013 andy, florob, gordin, ike, meise, tobix, zakx e.v. http://koeln.ccc.de Cologne 2013-11-04 STM32 - Schieberegister, - u23 2013 1 Schieberegister Schieberegister Codebeispiel

Mehr

Peripherie Komplexe serielle Schnittstellen

Peripherie Komplexe serielle Schnittstellen Peripherie Komplexe serielle Schnittstellen Kennzeichen Aufwändigere Physical Layer Darstellungen Praktisch immer asynchron Blockübertragungen Asynchronität: Taktrückgewinnung nötig Overhead bei Bit-Übertragung

Mehr

Rechner Architektur. Martin Gülck

Rechner Architektur. Martin Gülck Rechner Architektur Martin Gülck Grundlage Jeder Rechner wird aus einzelnen Komponenten zusammengesetzt Sie werden auf dem Mainboard zusammengefügt (dt.: Hauptplatine) Mainboard wird auch als Motherboard

Mehr

Hardware-Interfaces für FlexRay und CAN

Hardware-Interfaces für FlexRay und CAN Hardware-Interfaces für FlexRay und CAN FlexRay, das Bussystem für hohe Datenraten im Fahrzeug, stellt sehr hohe Anforderungen an die Hardwareschnittstellen. Nutzen Sie die Vector FlexRay Interfaces für

Mehr

Anhang 2: Der PCI-Bus

Anhang 2: Der PCI-Bus Anhang 2: Der PCI-Bus Inhaltsverzeichnis Von ISA bis PCI...2 Der MCA-Bus...2 Der EISA-Bus...2 Der VLB-Bus...2 Der PCI-Bus... 2 Die Plug-and-Play (PnP) Funktion des PCI-Bus... 4 Das PCI-Bus Timing Diagram...

Mehr

Einfaches MSI-Writeback-Inval-Protokoll

Einfaches MSI-Writeback-Inval-Protokoll Einfaches MSI-Writeback-Inval-Protokoll Write-Back Cache typischerweise Write-allocate bei einem Write-Miss Zustände Invalid (I): Shared (S): Kopien in einem oder mehreren Caches Dirty or Modified (M):

Mehr

Bus: Literatur. Bus: Agenda. Bus: Timeline. Bus: Motivation. 78 Bussysteme PC-Technologie. allgemein, ISA: Motivation für Busse

Bus: Literatur. Bus: Agenda. Bus: Timeline. Bus: Motivation. 78 Bussysteme PC-Technologie. allgemein, ISA: Motivation für Busse Bus: Agenda Motivation für Busse ISA-Bus im PC/XT und PC/AT ISA Plug and Play EISA, MCA, VLB PCI-Bus AGP Bus: Motivation Komponenten direkt verbinden: viele Signale irreguläre Struktur Bus: n-signale plus

Mehr

eblock, SD-Kartenleser Projektteam: Henrik Esche Tobias Albers Michael Heßling Daniel Lütfrenk Jonas Wieschmann

eblock, SD-Kartenleser Projektteam: Henrik Esche Tobias Albers Michael Heßling Daniel Lütfrenk Jonas Wieschmann eblock, SD-Kartenleser Projektteam: Henrik Esche Tobias Albers Michael Heßling Daniel Lütfrenk Jonas Wieschmann eblock, SD-Kartenleser Zieldefinition: Am 17.06.2009 ist ein eblock betriebsbereit und mit

Mehr

Memory-Mapped-IO. Kapitel 4

Memory-Mapped-IO. Kapitel 4 Kapitel 4 Memory-Mapped-IO In dieser Übung soll das bereits von Ihnen entwickelte programmierbare PWM- Modul an den Nios II Prozessor angebunden und dann per Software gesteuert werden. Altera stellt dafür

Mehr

E Mikrocontroller-Programmierung

E Mikrocontroller-Programmierung E Mikrocontroller-Programmierung E Mikrocontroller-Programmierung E.1 Überblick Mikrocontroller-Umgebung Prozessor am Beispiel AVR-Mikrocontroller Speicher Peripherie Programmausführung Programm laden

Mehr

Invalidierungs- und Update-basierte Cache-Kohärenz-Protokolle

Invalidierungs- und Update-basierte Cache-Kohärenz-Protokolle Invalidierungs- und Update-basierte Cache-Kohärenz-Protokolle Architecture of Parallel Computer Systems WS15/16 J.Simon 1 SC mit Write-Back Caches Beweisidee: Behandlung von Reads wie beim Write-Through

Mehr

a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF

a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF ITS Teil 2: Rechnerarchitektur 1. Grundschaltungen der Digitaltechnik a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF b. Zähler (Bsp. 4-Bit Zähler) - Eingang count wird zum Aktivieren

Mehr

BEDIENHANDBUCH PCI zu CompactPCI-Umsetzer R&S TS-PSC0

BEDIENHANDBUCH PCI zu CompactPCI-Umsetzer R&S TS-PSC0 BEDIENHANDBUCH PCI zu CompactPCI-Umsetzer R&S TS-PSC0 Bedienhandbuch für ROHDE & SCHWARZ PCI zu CompactPCI-Umsetzer R&S TS-PSC0 1. Ausgabe / 03.06 / D 1157.9091.11 Alle Rechte, auch die Übertragung in

Mehr

Mikroprozessor bzw. CPU (Central Processing. - Steuerwerk (Control Unit) - Rechenwerk bzw. ALU (Arithmetic Logic Unit)

Mikroprozessor bzw. CPU (Central Processing. - Steuerwerk (Control Unit) - Rechenwerk bzw. ALU (Arithmetic Logic Unit) Der Demo-Computer besitzt einen 4Bit-Mikroprozessor. Er kann entsprechend Wörter mit einer Breite von 4 Bits in einem Schritt verarbeiten. Die einzelnen Schritte der Abarbeitung werden durch Lampen visualisiert.

Mehr

8 I/O-Datenverkehr: PCI-Varianten, Interrupt-Controller

8 I/O-Datenverkehr: PCI-Varianten, Interrupt-Controller PCI-Bus 2. I/O-Datenverkehr: PCI-Varianten, Interrupt-Controller. PCI-Bus 2. Das Konzept des PCI-Bus benutzt bestimmte Begriffe, die zuerst erklärt werden sollen. Die Programme geben ihre Aufträge an die

Mehr

Grundlagen der Rechnerarchitektur

Grundlagen der Rechnerarchitektur Grundlagen der Rechnerarchitektur Ein und Ausgabe Übersicht Grundbegriffe Hard Disks und Flash RAM Zugriff auf IO Geräte RAID Systeme SS 2012 Grundlagen der Rechnerarchitektur Ein und Ausgabe 2 Grundbegriffe

Mehr

Boundary Scan Days 2009

Boundary Scan Days 2009 Boundary Scan Days 2009 Einsatz von Virtual JTAG (Altera) für Flash - & EEPROM - Programmierung Dammert Tobias & Knüppel Lars Nokia Siemens Networks GmbH & Co. KG Standort Bruchsal Test Engineering 1 Nokia

Mehr

Interconnection Networks (Bus)

Interconnection Networks (Bus) Vorlesung Rechnerarchitektur Seite 150 Bus Systems Interconnection Networks (Bus) A special case of a dynamic (switched) interconnection network is a bus. It consists of a bundle of signal lines used for

Mehr

Kapitel II. Computersysteme (1) Einführung: Hardware und Software. Bauteile eines einfachen PCs

Kapitel II. Computersysteme (1) Einführung: Hardware und Software. Bauteile eines einfachen PCs Kapitel II Einführung: Hardware und Software 1 Computersysteme (1) Computer haben viele verschiedene Devices: Input/Output Devices Speicher Prozessor(en) Monitor 2 Bauteile eines einfachen PCs Bus Computersysteme

Mehr

Johann Wolfgang Goethe-Universität

Johann Wolfgang Goethe-Universität Flynn sche Klassifikation SISD (single instruction, single data stream): IS IS CU PU DS MM Mono (Mikro-)prozessoren CU: Control Unit SM: Shared Memory PU: Processor Unit IS: Instruction Stream MM: Memory

Mehr

DC-1394 PCI. IEEE 1394 FireWire TM PCI Card. Windows 2000 / XP / Vista / Server 2003 SP1 oder höher

DC-1394 PCI. IEEE 1394 FireWire TM PCI Card. Windows 2000 / XP / Vista / Server 2003 SP1 oder höher DC-1394 PCI IEEE 1394 FireWire TM PCI Card Wichtige Information zur Datensicherheit Vor der Installation und bei Änderungen der Konfiguration des Controllers sollte unbedingt eine Datensicherung durchgeführt

Mehr

Wozu dient ein Logikanalysator?

Wozu dient ein Logikanalysator? Wozu dient ein Logikanalysator? Beispiel: Microcontroller Microcontroller kommen vor in Haushaltsgeräten (Waschmaschine,...) in Fahrzeugen (ABS, Motorsteuerung, Radio,...) in Computern (Tastatur, Festplatte,

Mehr

USB Core. Dokumentation. Version 1.0

USB Core. Dokumentation. Version 1.0 USB Core Dokumentation Version 1.0 Usb Core Dokumentation Version 1.0 Seite 2 von 9 Inhalt Inhalt... 2 Änderungen... 2 Allgemeines... 3 LibUsb... 3 Kurze Beschreibung der Signale... 4 Detaillierte Beschreibung

Mehr

1 Architektur von Rechnern und Prozessoren Cache-Speicher (11) Ersetzungsstrategie

1 Architektur von Rechnern und Prozessoren Cache-Speicher (11) Ersetzungsstrategie 1.2.4.1 Cache-Speicher (11) Ersetzungsstrategie Welcher Block wird ersetzt? Verschiedene Strategien LSF: Least Frequently Used LRU: Last Recently Used FIFO: First-In First-Out Random: zufällige Auswahl

Mehr

Betriebssysteme (BS) VL 11 PC Bussysteme. Daniel Lohmann. Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebssysteme

Betriebssysteme (BS) VL 11 PC Bussysteme. Daniel Lohmann. Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebssysteme Betriebssysteme (BS) VL 11 PC Bussysteme Daniel Lohmann Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebssysteme Friedrich-Alexander-Universität Erlangen Nürnberg WS 10 19. Januar 2011 Überblick:

Mehr

Dieses Client-Board dient dazu, alle möglichen Peripherie-Geräte auf einfache Weise mit dem VARAN-Bus auszustatten.

Dieses Client-Board dient dazu, alle möglichen Peripherie-Geräte auf einfache Weise mit dem VARAN-Bus auszustatten. VARAN CLIENT BOARD VEB 011-SPI VARAN Client Board Versatile Automation Random Access Network VEB 011-SPI Dieses Client-Board dient dazu, alle möglichen Peripherie-Geräte auf einfache Weise mit dem VARAN-Bus

Mehr

Betriebssystembau (BSB)

Betriebssystembau (BSB) Betriebssystembau (BSB) PC-Bussysteme und deren Programmierung http://ess.cs.tu-dortmund.de/de/teaching/ws2012/bsb/ Olaf Spinczyk olaf.spinczyk@tu-dortmund.de http://ess.cs.tu-dortmund.de/~os AG Eingebettete

Mehr

Vortrag zur Seminarphase der PG Solar Doorplate MSP430 Wichtigste Grundlagen von David Tondorf

Vortrag zur Seminarphase der PG Solar Doorplate MSP430 Wichtigste Grundlagen von David Tondorf Vortrag zur Seminarphase der PG Solar Doorplate MSP430 Wichtigste Grundlagen von David Tondorf Technische Daten 16-Bit RISC Architektur bis zu 16 Mhz Vcc: 1,8-3,6V 64 KB FRAM 2 KB SRAM 7 Schlafmodi 5 16-Bit

Mehr

Grundlagen der Rechnerarchitektur. Ein und Ausgabe

Grundlagen der Rechnerarchitektur. Ein und Ausgabe Grundlagen der Rechnerarchitektur Ein und Ausgabe Übersicht Grundbegriffe Hard Disks und Flash RAM Zugriff auf IO Geräte RAID Systeme SS 2012 Grundlagen der Rechnerarchitektur Ein und Ausgabe 2 Grundbegriffe

Mehr

Kapitel II. Einführung: Hardware und Software. VO Betriebssysteme

Kapitel II. Einführung: Hardware und Software. VO Betriebssysteme Kapitel II Einführung: Hardware und Software V 1 Computersysteme (1) omputer haben viele verschiedene Devices: Input/Output Devices Speicher Prozessor(en) Monitor auteile eines einfachen PCs Bus Computersysteme

Mehr

automation technologies GmbH PAD-Card Benutzerhandbuch

automation technologies GmbH PAD-Card Benutzerhandbuch automation technologies GmbH PAD-Card Benutzerhandbuch PAD-Card Benutzerhandbuch Einschränkung der Gewährleistung: Die Angaben und Hinweise in diesem Handbuch sind sorgfältig geprüft und entsprechen den

Mehr

5. PC-Architekturen und Bussysteme

5. PC-Architekturen und Bussysteme Abb. 5.1: Aufbau des klassischen PC-AT Abb. 5.2: Busslot im PC-AT Port-Adresse Verwendung 000h-00fh 1. DMA-Chip 8237A 020h-021h 1. PIC 8259A 040h-043h PIT 8253 060h-063h Tastaturcontroller 8042 070h-071h

Mehr

Ein kleines Computer-Lexikon

Ein kleines Computer-Lexikon Stefan Edelmann 10b NIS-Klasse Ein kleines Computer-Lexikon Mainboard Die Hauptplatine! Sie wird auch Motherboard genannt. An ihr wird das gesamte Computerzubehör angeschlossen: z.b. Grafikkarte Soundkarte

Mehr

Ein- und Ausgabegeräte

Ein- und Ausgabegeräte Blockorientiert Jeder Block kann unabhängig gelesen und geschrieben werden. Festplatten, CD-ROMs, USB-Sticks, etc. Zeichenorientiert Keine Struktur, nicht adressierbar, Daten werden als Folge von Zeichen

Mehr

... J. Bussysteme. J.1.1 Einordnung:

... J. Bussysteme. J.1.1 Einordnung: J.1.1 Einordnung: J. Bussysteme Front Side Bus für Pentium 4 - Signale & Leistungsmerkmale. Hierarchische Busarchitektur in PCs. PCI-Bus und Konfigurationsraum. Peripheriebusse (USB, IDE,...). Höhere Informatik

Mehr

Anleitung zur Nutzung des SharePort Utility

Anleitung zur Nutzung des SharePort Utility Anleitung zur Nutzung des SharePort Utility Um die am USB Port des Routers angeschlossenen Geräte wie Drucker, Speicherstick oder Festplatte am Rechner zu nutzen, muss das SharePort Utility auf jedem Rechner

Mehr

Grundlagen der Rechnerarchitektur. Ein und Ausgabe

Grundlagen der Rechnerarchitektur. Ein und Ausgabe Grundlagen der Rechnerarchitektur Ein und Ausgabe Übersicht Parallele und Serielle Busse Zugriff auf IO Geräte Parallelität und IO: Raid Systeme Grundlagen der Rechnerarchitektur Ein und Ausgabe 2 Parallele

Mehr

minimon Einfaches CAN-Monitoringtool für Windows

minimon Einfaches CAN-Monitoringtool für Windows Bedienungsanleitung minimon Einfaches CAN-Monitoringtool für Windows Software Version 2.x The expert for industrial and automotive communication IXXAT Hauptsitz Geschäftsbereich USA IXXAT Automation GmbH

Mehr

T est of 1GBit/s Fiber optical communication interfaces based on FlexRIO R Series

T est of 1GBit/s Fiber optical communication interfaces based on FlexRIO R Series T est of 1GBit/s Fiber optical communication interfaces based on FlexRIO R Series Inhalt 1. Einführung... 2 2. Anforderungen... 2 3. Komponenten... 3 3.1. PXI 7952R... 3 3.2. Fiber Optical Interface Module

Mehr

Betriebssysteme (BS) VL 11 PC Bussysteme. Daniel Lohmann. Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebssysteme

Betriebssysteme (BS) VL 11 PC Bussysteme. Daniel Lohmann. Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebssysteme Betriebssysteme (BS) VL 11 PC Bussysteme Daniel Lohmann Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebssysteme Friedrich-Alexander-Universität Erlangen Nürnberg WS 11 18. Januar 2011 Überblick:

Mehr