Cswitch Seminar. HWS 08 Von Andreas Peters. Cswitch Seminar, Andreas Peters

Transkript

1 Cswitch Seminar Von Andreas Peters 1

2 Gliederung Einführung Daten / Anwendungsgebiete Aufbau: Kommunikationsstruktur Vier Tiles Sonstige Features Kleine Zusammenfassung 2

3 Einführung Was ist Cswitch? 3

4 Exceeding Moore's Law 4

5 Einführung Vorteile gegenüber FPGA's, ASIC's 5

6 Daten 2 Ghz schnelle Datenverbindungswege 1 Ghz schnelle, konfigurierbare Packet Engines (CPE) Eingebaute GbE/ 10 GBE/ FC MAC's 1 Ghz schneller, integrierter Speicher High Speed Memory Controller Full Duplex Serdes (Serializer/Deserializer) (1-6.4 Gbps) 6

7 Anwendungsgebiete 40G/100G MAC's 24G 40G Traffic Manager GPON/GePON mit FEC Data Center Load Balancers (Google, Yahoo) Metro Ethernet Switches Deep Packet Inspection Networking Test Equipment 7

8 Grober Aufbau Configurable Switch Array (CSA) Architektur: Speziell gefertigte Verbindungsstruktur Konfigurierbare Logikstrukturen Speicher Interface I/O 8

9 Grober Aufbau Datenflussdiagramm: 9

10 Aufbau 2 Verbindungsstrukturen: DataCrossconnect Network (20 Bit bei 2 Ghz) Timing Lösung Latenz Verwaltung Logische Verbindungsstruktur 10

11 datacrossconnect Network 11

12 Logische Verbindungsstruktur 4 Tiles : Configurable Packet Engine (CPE) Interface Speicher PLB Diese enthalten: 1 DCC Station (außer PLB) spezieller Funktionsblock 12

13 Tile 13

14 Tiles - CPE Configurable Packet Engine (CPE) enthält: 1) PacketParser 2) Rekonfigurierbare CAM (RCAM) Blocks 3) Rekonfigurierbare Arithmetische Einheit (RAU) 14

15 1) PacketParser - CPE Block 16 Bit Prozessor, 800 Mhz 15

16 Beispiel PacketParser Ring 16

17 2) RCAM CPE Block 64x40 Binary, 64x20 ternary look up Maskierung, Priorisierung 17

18 3) RAU CPE Block Programmierbare 8-Bit Elemente (XOR/AND/OR), Register, Multiplexer Anwendungen: CRC, Hashing, Encryption/Decryption und Galois Feld Arithmetik Bearbeitung von Paketen DSP - Anwendungen --> Mathematische Operationen 18

19 Beispiel RAU Anwendung: CRC Funktionsweise CRC: Daten der Länge N, Generatorpolynom p z.b. Daten : , Polynom Polynomdivision. Rest wird an die Daten gehängt. 19

20 Beispiel RAU - Performance 20

21 Datenfluss Diagramm für CPE 21

22 Tiles - Interface 10 Quad MAC/PCS/SERDES(MPS) Blocks: 40 *10/100/1000 Mbps Ethernet oder Interlaken MACs 10 * 10G Ethernet MAC 24 *1G/2G/4G Fibre Channel MACs PCS Blöcke (10/100/1000 Mbps Ethernet, SGMII, XAUI,FirbeChannel + 8B/10B Verschlüsselung) 22

23 Interface Tile 23

24 Quad MAC/PCS/SERDES Interface Block 24

25 Quad MAC/PCS/SERDES Interface Block 25

26 Tiles Interface(2) Integrierter Memory Controller DDR(200 MHz), DDR2(533 MHz), QDR,QDR2, RLDRAM, RLDRAN2. Bis zu 4 Memory Controller 26

27 Tiles - Speicher Speicher Tiles (bis zu 18,400 Kb): Dual-Port RAM(120 *20Kb) Single-Port RAM(10*1280 Kb + 5*640 Kb) Zusätzlicher Speicher(608 Kb): Von RCAM Blöcken Von PLB's 27

28 Flexible I/O's Single-ended (General Purpose I/Os) GPIOs, Datenraten bis zu 1067 Mbps Differenzielle GPIOs,Datenraten bis zu 1000 Mbps Unterstützte I/O Standards: LDT, LVDS, GTLP, HSTL I / II / III (1.5V), LVCMOS (1.5V, 1.8V, 2.5V), SSTL I / II (1.8V, 2.5V) GPIOs enthalten Logikfunktionen, um den Datenpfad zwischen Benutzer Logik und der externen Schnittstelle zu bewahren: Register and Latches, DDR-to-SDR Umwandlungslogik, 16 Stufige FIFOs, ECC Logik, Pipeline Register 28

29 GPIO Block 29

30 Flexible I/O's(2) Bis zu 640 Benutzer I/O Pins verteilt auf 16 I/O Bänke GPIO Bank : Clock bank(16 GPIOs,Verbindung zu Clock Buffers, PLL) Data bank( 48 GPIOs, Quellen synchrone Datenerfassung) Unterstützte serielle Standards: CEI 6G, XAUI, PCI-Express, und Serial ATA 30

31 Sonstige Features Flexible, robuste Clocking Strukturen 16 Clock Trees (glitchless bis 2 Ghz) Clock Buffer with Clock Deviders 4 I/O Clock Domains -> Quellen synchrone Datenerfassungs-Anwendungen. 8 PLL (2GHz Output) 31

32 Sonstige Features Verschiedene Geräte Konfigurationen: Master Serial Slave Serial Slave 8-bit Parallel JTAG 128-bit AES bitstream encryption for design security 90-nm CMOS Fertigung 1.2V Core Spannung 32

33 Zusammenfassung 2 Verbindungsnetzwerke Spezielle CPE's Alle möglichen Protokolle und Anschlüsse 33