Name: ES2 Klausur Thema: ARM Name: Punkte: Note:
|
|
- Katharina Brauer
- vor 5 Jahren
- Abrufe
Transkript
1 Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 45 min. Name nicht vergessen! Geben Sie alle Blätter ab. Die Reihenfolge der Aufgaben ist unabhängig vom Schwierigkeitsgrad. Erlaubte Hilfsmittel sind Taschenrechner und alle Unterlagen. Nicht erlaubt ist die Nutzung fremder Hilfsmittel, sowie die gemeinsame Nutzung von Hilfsmitteln. Der Lösungsweg muss klar ersichtlich und eindeutig nachvollziehbar sein. Eine gut dokumentierte Lösung erlaubt es, auch Teilschritte zu bewerten. Jede Aufgabe hat einen Bewertungsrahmen, für den Sie in Klammern[] die maximal erreichbare Punktzahl ersehen. Wo nicht anders erwähnt, lässt sich jede Teilaufgabe unabhängig lösen. Bitte achten Sie auf eine saubere Form. Nicht leserliches kann nicht bewertet werden
2 Aufgabe1: Register[8] Beschreiben sie die ARM7 Register Einträge nach Rückkehr aus einem Software Interrupt durch Ausfüllen der leeren Kästchen unten. Bei Eintritt des Interrupts war der ARM im User Modus Der letzte Befehl des Software Interrupts lautete MOVS R15, R14 Der Stackpointer hatte vor Eintritt in den Fast Interrupt den Wert 0x00b0f000 Die ursprünglichen Werte der Register R2 und R10 hatten vor dem Eintritt in den Software Interrupt den Wert R2 = 0x und R10 = 0x Die Register wurden bei Eintritt in die Software Interrupt Routine nicht gesichert. Bei Eintritt des Interrupts wurde ein Unterprogramm ausgeführt. Das Unterprogramm wurde durch die Branch Link Routine BL bei Adresse 0x00e44000 eingeleitet. Registerinhalte in der letzten Assemblerzeile der Interrupt Routine R2 0x R10 0x Stack Pointer (R13) 0x00b00000 Link Register(R14) 0x00f34100 PC(R15) 0x00f22000 CPSR SVC Modus SPSR User Registerinhalte unmittelbar nach Rückkehr ins Hauptprogramm R2 0x R10 0x Stack Pointer (R13) 0x00b0f000 Link Register(R14) 0x00e4400x PC(R15) 0x00f3410x CPSR User Modus - 2 -
3 Aufgabe 2: THUMB Instruction Set [4] a) Warum gibt es beim Thumb Befehlssatz (16-bit) keine bedingten Befehle, so wie beim ARM Befehlssatz (32-bit)? [1] - Es wären zusätzliche Bits im Befehlssatz notwendig, die man sparen möchte b) Warum ist der direkte Zugriff auf die Register R0-R7 beschränkt?[1] - Um Bits zu sparen. Um Register R0 bis R7 auszuwählen, braucht es nur 3 bits. Um alle Register auszuwählen bräuchte man mehr Bits c) Nennen sie einen Vorteil und einen Nachteil des Thumb Befehlssatzes und jeweils eine Begründung dafür. [2] V: Thumb Braucht weniger Speicher da nur 16-bit breit N: Ineffizientere Ausführung, da nicht alle Befehle zur Verfügung stehen - 4 -
4 Aufgabe 3: ARM Entwicklungswerkzeuge [7] a) Beschreiben Sie die Vorgänge der JTAG basierenden Fehlerfindung innerhalb des LPC2138 [3] Signalknoten im ARM Core können seriell über die Scan Chain ausgelesen oder geändert werden Der JTAG Controller steuert das Auslesen und Beschreiben der Scan Chain Der Datenaustausch zum Debugger erfolgt über die genormte JTGA Schnittstelle. b) Wie unterscheidet sich die Programmfehlerbeseitigung mit ETM7 (Embedded Trace Macro) zu JTAG hinsichtlich: Zusätzlichem Logikaufwand innerhalb des ucontroller [1] Das ETM benötigt zusätzliche Speicher für die Tracedaten - Ist eine Zusatzmodul mit spezieller Schnittstelle und Steuerung Aus- und Einlesen von Trace Daten [1] - Spezielle I/O pins am Microcontroller. Meist gemultiplext mit anderen Funktionen Wie erreicht ETM Realtime Tracing? [1] - Daten werden zunächst in einem FIFO abgelegt, dann über eine parallel Schnittstelle nach aussen geführt Entwicklungswerkzeuge? [1] Es benötigt einen speziellen ETM Debugger mit standardisierter Schnittstelle - 5 -
5 Aufgabe 4: CPSR[5] a) Welche Bits des CPSR werden für die bedingte Befehle abgefragt [1] N,Z,C,V b) Was versteht man unter einem Nested Interrupt? [1] - Ein Interrupt höherer Priorität kann während der Ausführung einer Interrupt Routinsgeführt werden. c) Welche Bits im CPSR müssen wie geändert werden, damit ein Nested Interrupt ausgeführt werden kann. Punkt nur mit Begründung.[2] Bei Ausführung eines Interrupts müssen das F-bit oder das I-bit gelöscht werden, damit ein nested Interrupt ausgeführt werden kann. d) Wie muss man vom ARM Befehlssatz in den Thumb Befehlssatz wechseln und umgekehrt?[1] Mit dem BX pder BLX Befehl - 6 -
6 Aufgabe 5: Externe Speicherschnittstelle [6] Gezeigt ist ein Speicherzugriff mit einem Wait State (NWS = 1) Die Speicherzugriffszeit ist die Zeit von der fallenden Flanke von RD, bis gültige Daten am Mikrocontroller anliegen. Eine halbe MCKI Taktperiode beträgt 10 ns Füllen Sie die Tabelle unten aus, damit die angegebenen Speicher in möglichst kurzer Zeit und zuverlässig ausgelesen werden können.(signallaufzeiten und Setup Zeiten sind zu vernachlässigen) Speicherzugrifffszeit Wait States bei Normal Read Wait States bei Early Read 15 ns ns ns
7 Aufgabe 6: Memory Accelerator [5] a) Warum benötigt es bei Flash Speichern einen Memory Accelerator (MAM)?[1] Flash Speicher haben lange Zugriffszeiten, die man mit einem MAM umgehen kann. b) Welche drei ARM Busse kennen sie?[1] VPB, AMBA und Local Bus c) An welchen dieser ARM Busse ist der MAM sinnvollerweise angeschlossen und warum? [1] MAM ist am Local Bus angeschlossen, damit Befehle unabhängig von Daten zugegriffen werden können d) Warum werden, bei der MAM Architektur, die vom Prozessor generierten Adressleitungen 0 bis 4 nicht zum Flash Speicher geführt? [1] Die Flash Speicher sind 128 bit breit, es werden immer 32 Bytes aufs Mal an den MAM gegeben e) Warum verschwinden die Vorteile des MAM, wenn der ARM7 Programmcode Adresssprünge über 64 Byte enthält.[1] Da bei einem Sprung über 64 Byte eine neue Flash Page in den Memory Accellerator geladen werden müsste; was Zeit kostet - 8 -
8 Aufgabe 7: Programm Startup [7] Adresse Exception 0x c FIQ 0x IRQ 0x x Programm Signature Data Abort 0x c 0x x x Prefetch Abort Software Interrupt Undefined Instruction Reset a) Geben Sie mögliche Adressbereiche an [7] Anwendung Von Bis Programmcode im uc Flash [1/2] 0x40 0xFFFFF od. 0x3FFF8000 Exception Vector Tabelle [1] 0 0x01c od. 3f Stack im uc Speicher [1/2] 0x x4001 FFFF Externe Bus Schnittstelle [1/2] 0x xDFFF FFFF Vectored Interrupt Controller [1/2] 0xF xFFFF FFFF UART [1/2] 0xE xEFFF FFFF Boot Loader [1/2] 0x7FFF F000 0x Fortsetzung auf nächster Seite --> - 9 -
9 b) Wie findet der ARM Controller heraus, dass der Flash Speicher nicht programmiert ist?[1] Von der Checksumme der Exceptionvektortabelle die als Programmsignatur bei Adresse 0x14 eingetragen ist c) Beschreiben sie die Programmabläufe des ARM Controller, wenn er feststellt, das der Flash nicht programmiert ist?[2] 1.) Das Bootloaderprogram wird nicht verlasse 2.) Das Flash Memory wird nicht im Speicherberei ab 0x0000 eingebunden und der Flashcode wir nicht ausgeführt. 3.) Anstelle wird die Flash loader Utility gestartet und über RS232 der neue Code in das Flash geschrieben. 4.) Das Memory Map Register bindet das Flash Memory wieder ein. d) Wie kann man einen ARM Controller dazu bewegen, die Flash Programm Utility zu starten, egal welcher Inhalt sich im Flash befindet?[1] Über eine externe Leitung e) Wie kann der Entwickler bestimmen, an welche RAM Adresse der Stackpointer gelegt werden soll.[1] Laden der Stack Register durch den Start up code Aufgabe 8: Instruction Pipeline [4] Auf der Horizontalen ist der Programmzählerwert aufgezeigt, auf der Vertikalen die Befehle in der Instruction Pipeline. Füllen Sie die Lücken der Tabelle entsprechend aus. PC 0x3FFF8000 0x3FFF8004 0x3FFF8008 0x3FFF800a Fetch MOVS R0, 0x01 MOVEQ R0, 0x4 MOV R0, 0x8 MOV R1, 0x8 Decode MOVS R0, 0x01 MOVEQ R0, 0x4 MOV R0, 0x8 Execute MOVS R0, 0x01 MOVEQ R0, 0x04 Wie verändert sich der Inhalt von R0 nach jedem Pipeline Transfer Inhalt R0 0xFFFFFFFF 0xFFFFFFFF od. unde 0x x
Name: ES2 Klausur Thema: ARM Name: Punkte: Note:
Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 75 min. Name nicht vergessen! Geben Sie alle Blätter ab. Die Reihenfolge der Aufgaben ist unabhängig vom Schwierigkeitsgrad. Erlaubte Hilfsmittel
MehrName: ES2 Klausur Thema: ARM 25.6.07. Name: Punkte: Note:
Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 95 min. Name nicht vergessen! Geben Sie alle Blätter ab. Die Reihenfolge der Aufgaben ist unabhängig vom Schwierigkeitsgrad. Erlaubte Hilfsmittel
MehrName : Klasse : Punkte : Note :
ESI Semesterendprüfung 15.6.2009 Name : Klasse : Punkte : Note : Zeit: 12.50 bis 13.35 Die Aufgaben sind möglichst direkt auf den Blättern zu lösen (Antworten bitte in ganzen Sätzen!), bei Bedarf die Rückseite
MehrName : Klasse : Punkte : Note :
Name : Klasse : Punkte : Note : Zeit: 08.00 bis 09.30 Es dürfen alle Unterlagen verwendet werden. Die Aufgaben sind möglichst direkt auf den Blättern zu lösen (Antworten bitte in ganzen Sätzen!), bei Bedarf
MehrSelbststudium Informationssysteme - H1102 Christian Bontekoe & Felix Rohrer
Übung RA, Kapitel 1.5 1. Beantworten Sie bitte folgende Repetitionsfragen 1. Beschreiben Sie in eigenen Worten und mit einer Skizze die Schichtung einer Multilevel Maschine. Folie 5, rechte Seite 2. Welche
MehrE Mikrocontroller-Programmierung
E Mikrocontroller-Programmierung E Mikrocontroller-Programmierung E.1 Überblick Mikrocontroller-Umgebung Prozessor am Beispiel AVR-Mikrocontroller Speicher Peripherie Programmausführung Programm laden
MehrÜbungen zu Grundlagen der Rechnerarchitektur und -organisation: Bonusaufgaben Übung 8 und Präsenzaufgaben Übung 9
Übungen zu Grundlagen der Rechnerarchitektur und -organisation: Bonusaufgaben Übung 8 und Präsenzaufgaben Übung 9 Dominik Schoenwetter Erlangen, 30. Juni 2014 Lehrstuhl für Informatik 3 (Rechnerarchitektur)
Mehr32 Bit Konstanten und Adressierung. Grundlagen der Rechnerarchitektur Assembler 78
32 Bit Konstanten und Adressierung Grundlagen der Rechnerarchitektur Assembler 78 Immediate kann nur 16 Bit lang sein Erinnerung: Laden einer Konstante in ein Register addi $t0, $zero, 200 Als Maschinen
MehrAufgabe 1 Entwicklung einer Virtuellen Maschine
Aufgabe 1 Entwicklung einer Virtuellen Maschine Rainer Müller Department Informatik 4 Verteilte Systeme und Betriebssysteme Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2014/2015 R. Müller Entwicklung
MehrMikroprozessortechnik Grundlagen 1
Grundlagen - Grundbegriffe, Aufbau, Rechnerarchitekturen, Bus, Speicher - Maschinencode, Zahlendarstellung, Datentypen - ATMELmega28 Progammierung in C - Vergleich C und C++ - Anatomie eines µc-programmes
Mehr11. Die PC-Schnittstelle
PC-Schnittstelle Funktion -1. Die PC-Schnittstelle.1. Funktion Die folgenden Angaben gelten ohne Einschränkung für den PC, PC-XT, PC-AT, AT-386, AT-486 und kompatible Rechner. Sie sind nur für jene interessant,
MehrLehrveranstaltung: PR Rechnerorganisation Blatt 8. Thomas Aichholzer
Aufgabe 8.1 Ausnahmen (Exceptions) a. Erklären Sie den Begriff Exception. b. Welche Arten von Exceptions kennen Sie? Wie werden sie ausgelöst und welche Auswirkungen auf den ablaufenden Code ergeben sich
MehrMikrocomputertechnik. Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 -
Mikrocomputertechnik Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 - Mikroprozessor-Achritekturen Folie 2 Mikroprozessor-Achritekturen Klassifizierung anhand Wortbreite CPU-Architektur und Busleitungen
MehrMikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen
Mikroprozessoren Grundlagen Aufbau, Blockschaltbild Grundlegende Datentypen AVR-Controller Anatomie Befehlssatz Assembler Speicherzugriff Adressierungsarten Kontrollstrukturen Stack Input / Output (I/O)
MehrName: Vorname: Matr.-Nr.: 4. a) RISC-Architekturen müssen zur Decodierung von Maschinenbefehlen stets ein mikroprogrammierbares Steuerwerk verwenden.
Name: Vorname: Matr.-Nr.: 4 Aufgabe 1 (8 Punkte) Entscheiden Sie, welche der folgenden Aussagen zum Thema CISC/RISC-Prinzipien korrekt sind. a) RISC-Architekturen müssen zur Decodierung von Maschinenbefehlen
Mehr1,8V Flash and SRAM 28F3208W30
,8V Flash and SRAM 28F328W3 Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 33,8V Flash and SRAM 28F328W3 BGA-Gehäuse Auf 7x9 mm Fläche 28MBit Flash und 8MBit SRAM Liers - PEG-Vorlesung
Mehr8. Beschreibung des Prozessors MSP 430
8. Beschreibung des Prozessors MSP 430 8.1 Die Eigenschaften des MSP 430 8.2 Die Register des MSP 430 8.3 Der Aufbau des Speichers 8.4 Interrupts 8.5 Der Watchdog Programmierkurs II Wolfgang Effelsberg
MehrARM: Befehlssatz (Forts.)
ARM: Befehlssatz (Forts.) Befehl SWI zum Auslösen eines Software-Interrupts: Instruktionsformat: Ausführung von SWI überführt CPU in den supervisor mode (nach Retten des PC in r14_svc und des CPSR in SPSR_svc)
MehrARM: Befehlssatz (Forts.)
ARM: Befehlssatz (Forts.) Befehl SWI zum Auslösen eines Software-Interrupts: Instruktionsformat: Ausführung von SWI überführt CPU in den supervisor mode (nach Retten des PC in r14_svc und des CPSR in SPSR_svc)
MehrSicheres C Programmieren in Embedded Systemen ARM I (ARM7TMDI [1] ) Wintersemester 2010-2011
Sicheres C in Embedded Systemen ARM I (ARM7TMDI [1] ) Wintersemester 2010-2011 Dipl. Ing. (FH) Ebrecht Roland, Infineon Technologies AG M.Eng (Electronic Systems) Güller Markus, Infineon Technologies AG
MehrName: DT2 Klausur
Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 60 min. Name nicht vergessen! Geben Sie alle Blätter ab. Erlaubte Hilfsmittel sind Taschenrechner und Zusammenfassungen. Nicht erlaubt ist
MehrSicheres C Programmieren in Embedded Systemen ARM II (ARM7TMDI [1] ) Wintersemester 2010-2011
Sicheres C in Embedded Systemen ARM II (ARM7TMDI [1] ) Wintersemester 2010-2011 Dipl. Ing. (FH) Ebrecht Roland, Infineon Technologies AG M.Eng (Electronic Systems) Güller Markus, Infineon Technologies
MehrNeues vom STRIP Forth-Prozessor
Neues vom STRIP Forth-Prozessor Tagung der Forth-Gesellschaft März 2014 Bad Vöslau/Österreich Willi Stricker -Prozessor Inhalt 1. STRIP-Befehlssatz Bisher: minimaler Befehlssatz neu: erweiterter Befehlssatz
MehrMikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen
Mikroprozessoren Grundlagen Aufbau, Blockschaltbild Grundlegende Datentypen AVR-Controller Anatomie Befehlssatz Assembler Speicherzugriff Adressierungsarten Kontrollstrukturen Stack Input / Output (I/O)
MehrVarioTAP Einführung Hosea L. Busse
VarioTAP Einführung Hosea L Busse GÖPEL electronic GmbH 2013 JTAG/Boundary Scan 1 Überblick Was ist VarioTAP? Prinzipielle Struktur eines µcontrollers VarioTAP Teststruktur VarioTAP Testkategorien VarioTAP
MehrKonzepte von Betriebssystem- Komponenten Ausnahme- / Unterbrechungsbehandlung
Konzepte von Betriebssystem- Komponenten Ausnahme- / Unterbrechungsbehandlung Sommersemester 2005 Uni Erlangen Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebsysteme Tarek Gasmi Tarek.Gasmi@informatik.stud.uni-erlangen.de
MehrAufgabe 2 - Erweiterung um PIC und Interrupts
Aufgabe 2 - Erweiterung um PIC und Interrupts Dr.-Ing. Volkmar Sieh Department Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS2010/2011 Aufgabe 2 - Erweiterung um
MehrFachhochschule Augsburg WS01/02 Mikrocomputertechnik Fachbereich Elektrotechnik Blatt 1/8. Prüfung Mikrocomputertechnik WS 01/02
Fachbereich Elektrotechnik Blatt 1/8 Prüfung Mikrocomputertechnik WS 01/02 Prüfungsfach: Mikrocomputertechnik Prüfer: Prof.Dr.Bayer Prüfungszeit: 90 min Datum: 4.Februar 2002 Hilfsmittel: nicht prog. Taschenrechner
MehrARM Cortex-M Prozessoren. Referat von Peter Voser Embedded Development GmbH
ARM Cortex-M Prozessoren Referat von Peter Voser Embedded Development GmbH SoC (System-on-Chip) www.embedded-development.ch 2 Instruction Sets ARM, Thumb, Thumb-2 32-bit ARM - verbesserte Rechenleistung
MehrAufgabe 2 - Erweiterung um PIC und Interrupts
Aufgabe 2 - Erweiterung um PIC und Interrupts Rainer Müller Department Informatik 4 Verteilte Systeme und Betriebssysteme Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2014/2015 R. Müller Erweiterung
MehrARM-Cortex-M4 / Thumb-2-Befehlssatz Adressierungsarten und arithmetische Operationen
ARM-Cortex-M4 / Thumb-2-Befehlssatz Adressierungsarten und arithmetische Operationen Aufgabenstellung: - das beigefügte Assembler-Programm schrittweise ausführen - sich mit der Handhabung der Entwicklungswerkzeuge
MehrNeue Prozessor-Architekturen für Desktop-PC
Neue Prozessor-Architekturen für Desktop-PC Bernd Däne Technische Universität Ilmenau Fakultät I/A - Institut TTI Postfach 100565, D-98684 Ilmenau Tel. 0-3677-69-1433 bdaene@theoinf.tu-ilmenau.de http://www.theoinf.tu-ilmenau.de/ra1/
MehrNeues vom STRIP Forth-Prozessor
Neues vom STRIP Forth-Prozessor Tagung der Forth-Gesellschaft April 2013 in Garmisch-Partenkirchen Willi Stricker 1 STRIP Forth-Prozessor STRIP32 32 Bit-Version Eigenschaften: Die 32-Bit-Version ist nahezu
MehrARM9 Kern Jiri Spale, Programmierung eingebetteter Systeme 1
ARM9 Kern 2008 Jiri Spale, Programmierung eingebetteter Systeme 1 Architektur des Prozessor-Kerns #1 Wie tiefe Kenntnisse muss der netx-c-programmier haben? Viele Design-Merkmale bereits durch den Compiler
Mehr4.0 Der Atmel AT89LPx052 Mikrocontroller
4.0 Der Atmel AT89LPx052 Mikrocontroller Die ersten beiden Derivate der Atmel LP Familie sind der AT89LP2052 und der AT89LP4052 in verschiedenen Gehäusevarianten mit 2 Kbytes bzw. 4 KBytes Flash. Gegenüber
MehrB1 Stapelspeicher (stack)
B1 Stapelspeicher (stack) Arbeitsweise des LIFO-Stapelspeichers Im Kapitel "Unterprogramme" wurde schon erwähnt, dass Unterprogramme einen so genannten Stapelspeicher (Kellerspeicher, Stapel, stack) benötigen
MehrMini- Mikroprozessor-Experimentier-System. Version 1.0b vom :21. mit einem 8051-Mikrocontroller
Mini- Mikroprozessor-Experimentier-System mit einem 8051-Mikrocontroller Version 1.0b vom 04.10.2004 14:21 Inhalt 1 Einleitung...3 2 Hardware...4 2.1 Übersicht...4 2.2 Mikrocontroller AT89C51RB2...5 2.3
MehrRechnerarchitektur Atmega 32. 1 Vortrag Atmega 32. Von Urs Müller und Marion Knoth. Urs Müller Seite 1 von 7
1 Vortrag Atmega 32 Von Urs Müller und Marion Knoth Urs Müller Seite 1 von 7 Inhaltsverzeichnis 1 Vortrag Atmega 32 1 1.1 Einleitung 3 1.1.1 Hersteller ATMEL 3 1.1.2 AVR - Mikrocontroller Familie 3 2 Übersicht
MehrMikrocomputertechnik. Unterprogramm
Unterprogramm Ein Teilproblem wird entweder zur mehrmaligen Verwendung oder zur Programmstrukturierung als Unterprogramm codiert. Ein Unterprogramm wird von einem übergeordneten Programm (Hauptprogramm)
MehrRechnerorganisation. 1. Juni 201 KC Posch
.6.2 Rechnerorganisation. Juni 2 KC Posch .6.2 2 .6.2 Front Side Bus Accelerated Graphics Port 28 MHz Front Side Bus North Bridge RAM idge South Bri IDE USB PCI Bus 3 .6.2 Front Side Bus Front Side Bus
Mehr2.1 Atmega-Peripherie/Interrupts
2.1 Atmega-Peripherie/Interrupts 2.1.1 Situation Während LED2 fortlaufend blinkt, soll LED2 jederzeit sofort durch Tastendruck von T1 eingeschaltet werden können. Dazu muss man im Programm regelmäÿig nachsehen,
MehrT c) Daten welcher Größenordnung kann ein Register aufnehmen: Byte, kilobytes, megabytes, gigabytes or terabytes?
222 6 MMIXProzessor Verständnisfragen/Aufgaben Allgemein T a) Was ist ein Register? Kleiner aber Schneller Speicher T b) Wo findet man Register in einem ComputerSystem? Prozessor T c) Daten welcher Größenordnung
Mehr2
TINF Interrupts EDT-Referat Jürgen Schwarzbauer 2ANB 1995/96 Inhalt : Was ist ein Interrupt? Zweck von Interrupts Maskierbare und nicht maskierbare Interrupts Aufruf eines Interrupts Anwendung von Interrupts
MehrSystementwurf mit Excalibur
Handout zum Referat von Jan Suhr am 14.07.2001 im Seminar Mikroprozessoren von Norman Hendrich zum Thema: Systementwurf mit Excalibur Im Vergleich zu festverdrahteten Bausteinen wie ASIC's oder ASSP's
MehrEine Familie von gemeinsamen Speichern für MPSoCs
Eine Familie von gemeinsamen Speichern für MPSoCs Abschlussvortrag Diplomarbeit Diplomant: David Austin Betreuer: Prof. Olaf Spinczyk Matthias Meier 1 Themenüberblick Einführung Speicher Familie Implementierung
MehrBefehle zur Verarbeitung von Daten ( data processing ):
ARM: Befehlssatz Befehle zur Verarbeitung von Daten ( data processing ): Register/Register-Befehle: ,, (Achtung! Andere Interpretation: ) Transport-Befehl: MOV ,
MehrÜbungen zu Grundlagen der Rechnerarchitektur und -organisation: Bonusaufgaben Übung 9 und Präsenzaufgaben Übung 10
Übungen zu Grundlagen der Rechnerarchitektur und -organisation: Bonusaufgaben Übung 9 und Präsenzaufgaben Übung 10 Dominik Schoenwetter Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität
MehrApplikationen zur Mikrocontroller-Familie
Applikationen zur 8051- Mikrocontroller-Familie Band 1 Otmar Feger Jürgen Ortmann Siemens Aktiengesellschaft Inhaltsverzeichnis 9 Inhaltsverzeichnis Vorwort zu MC-Tools 13 und MC-Tools 16 5 Inhaltsverzeichnis
MehrCode Composer Studio 4.x
Code Composer Studio 4.x Hands-on Session Sebastian Meisner, sebastian.meisner@upb.de Fachgebiet Technische Informatik 1 Inhalt der Hands-on Sesion Präsentation Code Composer Studio (CCS) Aufgaben 2 Einleitung
MehrRechnerorganisation. Überblick über den Teil 13
Rechnerorganisation Teil 3 9. Juni 2 KC Posch Überblick über den Teil 3 Arbiter: Wie können sich 2 aktive Partner vertragen? Direkter Speicherzugriff: Ein Ko Prozessor zum Daten Schaufeln Die Verbesserung
MehrAssembler-Unterprogramme
Assembler-Unterprogramme Rolle des Stack Prinzipieller Ablauf Prinzipieller Aufbau Unterprogramme void main(void) int sub(int i) { { int i,k; return i*2; i = sub(13); } k = sub(14); } Wie macht man das
MehrVortrag zur Seminarphase der PG Solar Doorplate MSP430 Wichtigste Grundlagen von David Tondorf
Vortrag zur Seminarphase der PG Solar Doorplate MSP430 Wichtigste Grundlagen von David Tondorf Technische Daten 16-Bit RISC Architektur bis zu 16 Mhz Vcc: 1,8-3,6V 64 KB FRAM 2 KB SRAM 7 Schlafmodi 5 16-Bit
MehrTeil VIII Von Neumann Rechner 1
Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only
Mehr, 2014W Übungsgruppen: Mo., Mi.,
VU Technische Grundlagen der Informatik Übung 7: Speichermanagement 183.579, 2014W Übungsgruppen: Mo., 12.01. Mi., 14.01.2015 Aufgabe 1: Cache-Adressierung Ein Prozessor mit einer Adresslänge von 20 Bit
MehrGeräteentwurf mit Mikroprozessoren 1
Geräteentwurf mit Mikroprozessoren 1 Vorlesung am Institut für Elektronik der TU Graz Dipl.-Ing. Dr. Gerhard Stöckler SS 2003 Vorausgesetzte Kenntnisse: Grundlagen der Digitaltechnik Binäre Informationsdarstellung
MehrRechnernetze und Organisation
Framework für Assignment A2 1 Übersicht Framework für Assignment A2 WH: Aufgabenstellung Klassen und Methoden Getting started Erste Instruktion aus Testdaten dekodieren 2 Aufgabenstellung Instruction-Set
MehrPrinzipieller Aufbau und Funktionsweise eines Prozessors
Prinzipieller Aufbau und Funktionsweise eines Prozessors [Technische Informatik Eine Einführung] Univ.- Lehrstuhl für Technische Informatik Institut für Informatik Martin-Luther-Universität Halle-Wittenberg
MehrPraktikum Mikrocomputertechnik. Anleitung
Praktikum Mikrocomputertechnik Anleitung Im Praktikum wird der Mikrocontroller 68332 von Motorola verwendet. Dieser Mikrocontroller besteht aus einer 32-Bit CPU und integrierten Peripheriebausteinen (ser.
MehrAuf einen Blick. Prozessor-Modi. Register. Moduswechsel. Der Prozessor befindet sich zu jedem Zeitpunkt in genau einem Modus.
Trivia Trivia Die -Architektur Praktikum Betriebssysteme Was ist? ist ein Design und kein konkreter Prozessor. Mario Haustein Matthias Werner Jan Richling 1 TU Chemnitz WS 2013/14 Bezeichnung Kenngröße
MehrWie groß ist die Page Table?
Wie groß ist die Page Table? Im vorigen (typischen) Beispiel verwenden wir 20 Bits zum indizieren der Page Table. Typischerweise spendiert man 32 Bits pro Tabellen Zeile (im Vorigen Beispiel brauchten
MehrAtmel AVR für Dummies
Atmel AVR für Dummies fd0@koeln.ccc.de 29.12.2005 Übersicht 1 Hardware Kurzvorstellung Atmega8 Programmierkabel (Eigenbau vs. Kommerzlösung) Alternative: Bootloader (Programmieren via rs232) Software Speicher
MehrTU München, Fakultät für Informatik Lehrstuhl III: Datenbanksysteme Prof. Alfons Kemper, Ph.D.
TU München, Fakultät für Informatik Lehrstuhl III: Datenbanksysteme Prof. Alfons Kemper, Ph.D. Blatt Nr. 07 Übung zur Vorlesung Einsatz und Realisierung von Datenbanksystemen im SoSe16 Moritz Kaufmann
MehrProgrammieren von MiniRISC-Prozessor in Assemblersprache
Programmieren von MiniRISC-Prozessor in Assemblersprache F1. Die integrierte Entwicklungsumgebung des MiniRISC-Prozessors lässt sich auf der Webseite des Faches Digitaltechnik herunterladen. Die Umgebung
Mehr, 2015W Übungsgruppen: Mo., Mi.,
VU Technische Grundlagen der Informatik Übung 6: Befehlssatz, Pipelining 183.59, 2015W Übungsgruppen: Mo., 1.12. Mi., 16.12.2015 Aufgabe 1: Stack Funktionsweise Erläutern Sie die Funktionsweise eines Stacks
MehrSchritt Aktion Erläuterung 1 UBRR auf 25 setzen Baudrate auf 9600 TXEN-Bit von UCSRB auf 1 setzen
Das Attiny-Projekt Unterprogramme in Assembler 1 Unterprogramme Unterprogramme haben wir schon im Zusammenhang mit BASCOM kennen gelernt. Auch Assemblerprogramme können durch Unterprogramme strukturiert
MehrBetriebssysteme Teil 10 B: Fragen rund um Seitenfehler
Betriebssysteme Teil 10 B: Fragen rund um Seitenfehler 1 Überlegungen Wenn wir einige Seiten eines Programms in den Speicher laden, brauchen wir eine Strategie, welche Seiten als nächstes geladen werden
MehrHandbuch Digi-Prog. Revision 1.0. Copyright c Welzel GbR Steinstrasse Giessen
Copyright c Welzel GbR Steinstrasse 56 35390 Giessen 16. August 2003 Inhaltsverzeichnis 1 Einleitung 1 2 Hardware-Beschreibung 1 2.1 Programmierstecker.......................... 2 2.2 SUB-D Buchse............................
MehrMartin Delvai. SPEAR2: Erweiterungskonzept
Martin Delvai SPEAR2: Erweiterungskonzept 10. April 2007 Zusammenfassung Spear2 Prozessorkern kann durch verschiedene System Module, Extension Module und AMBA Module an unterschiedlichen Bedürftnisse angepasst
MehrCoreSight-Zugang auf dem ZedBoard. Alex Bereza
Alex Bereza Dresden, Gliederung 1. Aufgabenstellung 2. Das 3. CoreSight 4. Trace-Pakete 5. Implementierung des IP-Cores 6. Fazit 7. Quellen Folie Nr. 2 von 26 1. Aufgabenstellung ARM-Prozessor des verfügt
MehrVon-Neumann-Architektur
Von-Neumann-Architektur Bisher wichtig: Konstruktionsprinzip des Rechenwerkes und Leitwerkes. Neu: Größerer Arbeitsspeicher Ein- und Ausgabewerk (Peripherie) Rechenwerk (ALU) Steuerwerk (CU) Speicher...ppppp...dddddd..
MehrMusterlösungen Technische Informatik 2 (T2) Prof. Dr.-Ing. D. P. F. Möller
SS 2004 VAK 18.004 Musterlösungen Technische Informatik 2 (T2) Prof. Dr.-Ing. D. P. F. Möller Aufgabenblatt 2.5 Lösung 2.5.1 Befehlszähler (Program Counter, PC) enthält Adresse des nächsten auszuführenden
MehrAdressierung von Speichern und Eingabe- Ausgabegeräten
Adressierung von Speichern und Eingabe- Ausgabegeräten Adressdecodierung Die Busstruktur von Prozessorsystemen verbindet die Bauteile über gemeinsame Leitungen. Auf dem Bus darf zu einer Zeit immer nur
MehrArithmetische und Logische Einheit (ALU)
Arithmetische und Logische Einheit (ALU) Enthält Blöcke für logische und arithmetische Operationen. n Bit Worte werden mit n hintereinander geschalteten 1 Bit ALUs bearbeitet. Steuerleitungen bestimmen
MehrDevice Treiber für FlexPath- Netzwerkprozessoren
Device Treiber für FlexPath- Netzwerkprozessoren Michael Meitinger Rainer Ohlendorf Dr. Thomas Wild Prof. Dr. Andreas Herkersdorf 1 Übersicht Übersicht FlexPath Einsatz von Device Treibern in der FlexPath
MehrSelf-aware Memory: Hardware-Prototyp eines Prozessorknotens
Self-aware Memory: Hardware-Prototyp eines Prozessorknotens Robert Schelkle Universität Karlsruhe (TH) Institut für Technische Informatik (ITEC) Lehrstuhl für Rechnerarchitektur 24. März 2009 Robert Schelkle
MehrTeil 1: Prozessorstrukturen
Teil 1: Prozessorstrukturen Inhalt: Mikroprogrammierung Assemblerprogrammierung Motorola 6809: ein einfacher 8-Bit Mikroprozessor Mikrocontroller Koprozessoren CISC- und RISC-Prozessoren Intel Pentium
MehrMikrocomputertechnik
J. Walter Mikrocomputertechnik mit der 8051-Controller-Familie Hardware, Assembler, C Mit 146 Abbildungen und 50 Tabellen Springer-Verlag Berlin Heidelberg New York London Paris Tokyo Hong Kong Barcelona
MehrMikrocomputertechnik. 6. Exceptionhandling ( Ausnahmebearbeitung)
6. Exceptionhandling ( Ausnahmebearbeitung) Exception: Exception ist eine besondere Situation, auf die der Prozessor mit einem speziellen Programm (Exceptionroutine) reagieren muss. Das gerade ablaufende
MehrStack, Stackpointer, Unterprogramm HP: 0 * 1 * 2 * 3 CAL UP1 4 * 5 * 6 CAL UP2 7 *... UP1: 30 * 33 RET UP2: 40 * 41 CAL UP1 42 * 43 RET
Stack, Stackpointer, Unterprogramm HP: 0 * 1 * 2 * 3 CAL UP1 4 * 5 * 6 CAL UP2 7 *... UP1: 30 * 33 RET UP2: 40 * 41 CAL UP1 42 * 43 RET Stack, Stackpointer, UP Stack (Stapel, FIFO) wird benötigt UP-Ruf:
MehrStruktur der CPU (1) Die Adress- und Datenpfad der CPU: Befehl holen. Vorlesung Rechnerarchitektur und Rechnertechnik SS Memory Adress Register
Struktur der CPU (1) Die Adress- und Datenpfad der CPU: Prog. Counter Memory Adress Register Befehl holen Incrementer Main store Instruction register Op-code Address Memory Buffer Register CU Clock Control
MehrMikrocomputertechnik mit der 8051-Controller-Familie
Mikrocomputertechnik mit der 8051-Controller-Familie Hardware, Assembler, C Bearbeitet von Jürgen Walter Neuausgabe 2008. Buch. xiii, 311 S. ISBN 978 3 540 66758 2 Format (B x L): 15,5 x 23,5 cm Weitere
MehrÜbung Verwenden der show-befehle des Routers
Übung 3.1.4 Verwenden der show-befehle des Routers Lernziel Kennenlernen der grundlegenden show-befehle des Routers Abrufen der aktuellen Konfiguration des Routers aus dem RAM mit show running-config Anzeigen
MehrAtmega Interrupts. Rachid Abdallah Gruppe 3 Betreuer : Benjamin Bös
Atmega Interrupts Rachid Abdallah Gruppe 3 Betreuer : Benjamin Bös Inhaltsverzeichnis Vorbereitung Was Sind Interrupts Interruptvektoren Software Interrupts Hardware Interrupts Quellen 2 Vorbereitung Rechner
MehrHochschule Düsseldorf University of Applied Sciences HSD RISC &CISC
HSD RISC &CISC CISC - Complex Instruction Set Computer - Annahme: größerer Befehlssatz und komplexere Befehlen höhere Leistungsfähigkeit - Möglichst wenige Zeilen verwendet, um Aufgaben auszuführen - Großer
MehrDOSEMU. Vortrag im Hauptseminar Konzepte und Techniken virtueller Maschinen und Emulatoren. Matthias Felix FAU. 13.
DOSEMU Vortrag im Hauptseminar Konzepte und Techniken virtueller Maschinen und Emulatoren Matthias Felix filo@icip.de FAU 13. Juni 2007 Matthias Felix (FAU) DOSEMU 13. Juni 2007 1 / 22 Inhalt 1 Einführung
MehrPrüfungsklausur Entwicklungswerkzeuge und Software-Architektur Ergebnis der Klausur
Fakultät für Mathematik und Informatik Elektronische Schaltungen 58084 Hagen 02331 987 1166 Prüfungsklausur Entwicklungswerkzeuge und Software-Architektur 21781 Datum: 12. März 2011 (Bearbeitungszeit 120
MehrCS-Zusammenfassung für Prüfung 2 vom
CS-Zusammenfassung für Prüfung 2 vom 15. 4. 2002 Instruction Level Parallelism (ILP) Von intel und HP entwickelt. Bei einem out of order processor ist der Abschluss von Befehlen in einer Reihenfolge, die
Mehr4 Der Von-Neumann-Rechner als Grundkonzept für Rechnerstrukturen
4 Der Von-Neumann-Rechner als Grundkonzept für Rechnerstrukturen Ein Rechner besteht aus den folgenden Bestandteilen: Rechenwerk Rechenoperationen wie z.b. Addition, Multiplikation logische Verknüpfungen
MehrIntelligenter Modemadapter für den PC
Intelligenter Modemadapter für den PC Jürgen Hasch, DG1SCR, Meisenstr. 23, 73066 Uhingen Motivation Möchte man an einem PC mehrere Modems betreiben, so hat man die Wahl zwischen einer quasi-passiven Lösung
MehrARM-Rechnerarchitekturen für System-on-Chip-Design
2008 AGI-Information Management Consultants May be used for personal purporses only or by libraries associated to dandelon.com network. Steve Furber ARM-Rechnerarchitekturen für System-on-Chip-Design Übersetzung
MehrRechnerstrukturen. 5. Speicher. Inhalt. Vorlesung Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1.
Rechnerstrukturen 5. Speicher 5.1 Motivation Speichertypen RAM / ROM Dynamisches RAM Inhalt Cache-Speicher Voll Assoziativ n-wege Assoziativ Direct Mapping 5.2 (c) Peter Sturm, Universität Trier 1 Der
MehrOffenbar hängt das Ergebnis nur von der Summe der beiden Argumente ab...
0 1 2 0 2 1 1 2 0 2 1 0 Offenbar hängt das Ergebnis nur von der Summe der beiden Argumente ab... 0 1 2 0 1 2 1 1 3 2 2 3 212 Um solche Tabellen leicht implementieren zu können, stellt Java das switch-statement
MehrKlausur Betriebssysteme
Prof. Dr. Michael Jäger FB MNI Klausur Betriebssysteme 5.2.2016 Die Dauer der Klausur beträgt 90 Minuten. Es sind keine Unterlagen und Hilfsmittel erlaubt. Bitte bearbeiten Sie die Aufgaben soweit wie
MehrMikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen
Mikroprozessoren Grundlagen Aufbau, Blockschaltbild Grundlegende Datentypen AVR-Controller Anatomie Befehlssatz Assembler Speicherzugriff Adressierungsarten Kontrollstrukturen Stack Input / Output (I/O)
MehrSchriftliche Prüfung
OTTO-VON-GUERICKE-UNIVERSITÄT MAGDEBURG FAKULTÄT FÜR INFORMATIK Schriftliche Prüfung im Fach: Rechnersysteme Studiengang: Bachelor (PF CSE / IF; WPF CV / WIF) am: 30. Juli 2008 Bearbeitungszeit: 120 Minuten
MehrMikrocomputertechnik
Mikrocomputertechnik Bernd-Dieter Schaaf Mit Mikrocontrollern der Familie 8051 ISBN 3-446-40017-6 Inhaltsverzeichnis Weitere Informationen oder Bestellungen unter http://www.hanser.de/3-446-40017-6 sowie
Mehr