Von der Einbettung in Anlagen zur Einbettung in Geräte

Transkript

1 Aufbau- und Funktionsmerkmale von Mikrocontrollern Strukturvergleich Eingebetteter Systeme Universelles Computersystem Eingebetteter Industrie-Computer mit Ausgliederung der I/O-Komponenten Mikro- Prozessor Host Interface USB Interface LAN Interface Grafik Interface I/Ocontrol Memorycontrol Chipsatz PCI Interface Mem Interface IDE /ATA Interface Memory Von der Einbettung in Anlagen zur Einbettung in Geräte Mikro- Prozessor zentrale Prozessor-Einheit Memory- Control Feldbus (z.b. PROFIBUS) dezentrale I/O-Einheiten (racks=rahmen) mit I/O-Modulen Dig. Ein/ Aus Dig. Ein/ Aus Memory (Hauptspeicher) I/O- Control Analog Analog Eingabe Ausgabe Dig. Ein/ Aus Seriell Ein/ Aus Mikrocontroller Prozessor- Einheit Memory Eingebetteter Industrie-Computer mit kompakter Modularisierung der I/O-Komponenten Dig. Ein/ Aus Dig. Ein/ Aus I/Ocontrol Analog Eingabe Analog Ausgabe Dig. Ein/ Aus Seriell Ein/ Aus CPU Dig. Ein/ Aus Dig. Ein/ Aus Hutschienen-Bus Mikro- Prozessor Memory Analog Eingabe Analog Ausgabe

2 Interne Mikrocontroller-Struktur I/O-Port A Memory Prozessor Einheit I/O-Port B... interner Datenbus... I/O-Port M timer control Einheit Interrupt control Einheit I/O-Port N Alle internen Einheiten transferieren ihre Daten über einen einzigen internen Datenbus. Signale von und zur umgebenden Schaltung wirken über Ports mit je 8 Einzelsignalen, deren Funktion (in, out, analog, digital) eingestellt werden kann. Die Interrupt-control-Einheit ist im µc, weil die wichtigsten Interrupt- Requests im µc entstehen. Dazu gehört besonders die Timercontrol-Einheit, die zeitbezogene Ereignisse erzeugen kann.

3 Das Adressierungsproblem I/O-Port A Program Memory Data Memory Prozessor Einheit I/O-Port B I/O-Port M timer control Einheit Interrupt control Einheit I/O-Port N Nur eine einzige Einheit kann adressieren: die Prozessoreinheit. Es wird zwischen Program- Memory und Data-Memory unterschieden. Im Data-I/O-Memory werden die Register des Prozessor-Registersatzes, die I/O-Register (I/O-Ports, timer-control, interrupt-control) und die Speicherzellen für die Variablen (Data Memory = RAM) zusammengefasst. Die bisher beschriebenen Merkmale gelten für alle Mikrocontroller. Die folgenden vertiefen die AVR-Architektur, speziell den ATmega69.

4 Die Adressierung des Data-I/O-Memory Der Mikrocontroller ATmega69 ist ein 8Bit-Controller, d.h. die Register und die SRAM-Speicherwörter haben 8 Bit. Die grundsätzliche Zuordnung erfasst zuerst 3 general purpose Register und darauf folgend eine Basisgruppe von 64 I/O-Registern. Bei diesem Typ folgt dann die Zuordnung von 60 (extended) I/O-Registern und darauf folgend 04 Speicherwörter des internen SRAM. Bei den Standard-Prozessoren werden die Prozessor-Register nicht in den allgemeinen Adressraum eingeordnet. Das ist aber bei Mikrocontrollern sinnvoll, wie sich gleich zeigt. Die Zuordnung der I/O-Register entspricht dem memory-mapped-i/o der Standard-Prozessoren.

5 Die Adressierung des Program-Memory Immer dann, wenn die Programmablaufsteuerung mit Hilfe des Instruction-Pointer zum Memory zugreift, gibt sie einem Auswahlsignal den Wert, der Program-Memory auswählt, sonst den Wert, der Data-I/O-Memory auswählt. Die Trennung ist notwendig, weil Programme und Daten unterschiedlich gespeichert werden, die einen in Flash-Memories, die anderen in SRAMs. Man muss nun nicht die Speicherwortbreite beim Befehlszugriff gleich derjenigen beim Datenzugriff machen. Tatsächlich ist hier die Wortbreite beim Zugriff zum Program-Memory 6 Bit. Die Maschinenbefehle sind 6 Bit oder 3 Bit lang, brauchen also oder zwei Speicherzugriffe. Der Adressraum umfasst 8K Adressen (3 Bit Instruction Pointer) und einen Speicherraum von 6 KByte Flash-Memory.

6 Flash-Memory - im System wieder programmierbar Sharp Grundstruktur wie beim NMOS-Transistor, aber am Gate ist zwischen der Gateglasschicht (insulator) und einer zusätzlichen Glasschicht (tunnel oxide) eine Zwischenschicht eingezogen. Diese ist im Grundzustand elektrisch neutral. Beim Schreiben (program) wird der Zustand nur in den Zellen in den geladenen Zustand geändert, die den zum neutralen Zustand entgegen gesetzten Zustand haben sollen. Man muss also einen Flash zuerst vollkommen löschen (erase), bevor man ihn neu programmiert. Für den Flash im ATmega69 werden 0000 Write/Erase-Zyklen angegeben. Beim Programmieren treibt man mit Hilfe der angelegten Spannungen Elektronen in die Zwischenschicht, die dort bleiben, solange man die normalen Spannungen anlegt.

7 EEPROM getrennt von Program- und Data-Memory Außer dem nicht-flüchtigen Flash-Program-Memory gibt es noch einen nicht-flüchtigen EEPROM-Speicher von 5 Byte. Er ist über vier spezielle I/O-Register erreichbar: das EEPROM-Control-, das EEPROM- Daten- und die beiden EEPROM-Adress-Register. Sobald beim Speicherzugriff das EEPROM-Adressregister verwendet wird, wird das Auswahlsignal für den EEPROM-Speicher erzeugt; die Adressbits können als normale Adresssignale angelegt werden, die für den Zugriff zum Data-Memory verwendet werden. Für das Löschen und Programmieren des Flashs oder des EEPROMs werden spezielle Befehle verwendet, da die beiden Vorgänge nichts mit dem normalen Lesen oder Schreiben zu tun haben. Im Folgenden wird das Mapping aller Basis-I/O-Register zusammengestellt.

8 Die Basis-I/O-Register - mapping Prozessor-Status Stackpointer Microcontroller Control Unit On Chip Debug Related Register Analog Comparator Control Serial Peripheral Interface Timer/Counter0 EEPROM-Adressierung

9 Die Basis-I/O-Register - mapping Interrupt-Controller Port G Port F Port E Port D Port C Port B Port A

10 Der Überblick über die Einheiten der I/O-Basisregister ATmega69 I/O-Port F I/O-Port A I/O-Port C Analog Digital Program Memory Data Memory timer control Einheit serial peripheral Interface Prozessor Einheit Interrupt control Einheit I/O-Port E I/O-Port B I/O-Port D I/O-Port G

11 Data Memory SRAM Adressen Instruction fetch Program Flash Program Counter Instruction Register Instruction Decoder Stack Pointer General purpose Register X Y Z ALU Daten Wenn der Instruction Pointer (hier Program Counter) die Adresse beim Speichzugriff liefert, wird der Program Flash selektiert und liefert oder 6Bit-Wörter in das Instruction Register. Der Instruction Decoder erzeugt die internen Steuersignale für die ausführenden Schaltungen (Adressierung der general-purpose- Register, Einstellung der arithmetisch-logischen Einheit, usw.). Processing Unit Status Register

12 Program Flash Program Counter Instruction Register Instruction Decoder Data Memory SRAM Stack Pointer General purpose Register X Y Z 5 3 Adressen Daten Instruction execute Das Holen der Operanden erfolgt: als Konstante aus dem Befehl (), durch Registerauswahl aus den general purpose Registern (), durch direkte Adressierung mit der Adresse im Befehl (3), durch indirekte Adressierung mit den Adressen in den Registern X oder Y oder Z (4), durch den Stack-Pointer (5). Die Speicherzugriffe selektieren das Data-Memory (SRAM). ALU 4 Das Ergebnis einer Operation (Ausgang der ALU) wird in den ersten Operanden transferiert. Processing Unit Status Register Das Statusregister wird gemäß dem Ergebnis eingestellt.

13 General Purpose Registersatz Der Entwurf des Mikrocontrollers erfolgte nach dem Prinzip des Reduced Instruction Set (RISC). Dabei werden die Befehle in ihrer Komplexität so begrenzt, dass sie möglichst in einem einzigen Prozessortakt ausgeführt werden können. Ein wichtiger Beitrag dazu wird von der Zugriffstechnik zum Registersatz geleistet, wenn sie das Liefern des/der Operanden und die Übernahme des Ergebnisses in einem Takt schafft, was eine schaltungstechnische Optimierung bedeutet für folgende Zugriffsfälle: einen 8Bit-Operanden liefern und ein 8Bit-Ergebnis speichern, zwei 8Bit-Operanden liefern und ein 8Bit-Ergebnis speichern, zwei 8Bit-Operanden liefern und ein 6Bit-Ergebnis speichern, einen 6Bit-Operanden liefern und ein 6Bit-Ergebnis speichern. Das bedeutet auch, dass die ALU ihre Operation in einem Takt schafft. Die General-Purpose-Register bekommen die niederwertigen Adressen im allgemeinen Daten-I/O-Adressraum. Das bedeutet nicht, dass sie im SRAM realisiert sind. Sie sind Prozessor-Register.

14 General Purpose Registersatz Die letzten Register R6 bis R3 haben zu ihrer allgemeinen Funktion noch eine besondere: sie können als 6Bit-Pointer- Register verwendet werden, um zum Data- Memory (SRAM) zuzugreifen. Nur mit ihnen kann man zum SRAM zugreifen. Sie werden X-, Y- und Z- Register genannt.

15 Data Memory SRAM Adressen AVR-Architektur Program Flash Daten Program Counter Instruction Register Instruction Decoder Stack Pointer General purpose Register X Y Z ALU Interrupt Unit SPI Unit Watchdog Timer Analog Comparator I/O Modul I/O Modul n Die zentralen Funktionen werden ergänzt: Interrrupt-Controller-Unit, Serial Peripheral Interface für einen synchronen bitseriellen Datentransfer hoher Übertragungsgeschwindigkeit, Timer-Unit für Zähler mit Takten, deren Perioden skalierbar sind, und I/O- Modulen für die digitale Einoder Ausgabe. Processing Unit Status Register

16 Befehlssatz des ATmega69 Im Folgenden werden die wichtigsten Befehle für den ATmega69 vorgestellt. Der vollständige Befehlssatz wird in den Übungsunterlagen bereitgestellt. Er ist eine Untermenge der Befehle, die insgesamt für die AVR-Architektur gelten. Beim Erlernen des Befehlssatzes ist es wichtig, dass man dessen grundsätzliche Struktur erkennt und aus diesem Wissen die Befehlsform assoziiert. Dann kann man sich bei der Anwendung an das Prinzip erinnern, wenn man unsicher ist. Also merkt man sich die grundsätzliche Gliederung in die Operationsgruppen und merkt sich dazu die Prinzipien der Adressierung, die für jede Operationsgruppe gelten. Deshalb werden im Folgenden die Befehle in einer Matrix vorgestellt. Die Spalten geben die Operationsgruppen wieder. Diese sind in den Zeilen gemäß ihren Adressierungsmöglichkeiten gegliedert. Die Operationen der Befehle sind englische Kürzel, die eigentlich sehr einprägsam sind. Hier wird die Funktion aber deutsch beschrieben, um die Funktion ohne Übersetzung schneller erfassen zu können. Besonders bei den verknüpfenden Befehlen erkennt man die Ungleichartigkeit der Adressierungsmöglichkeiten. Es wäre zum Lernen einfacher, wenn (wie beim Standardprozessor) überall die gleichen Adressierungen möglich wären. Beim Controller- Entwurf hätte das sicher seine Kosten bezogen auf das RISC-Konzept gehabt. Die Ungleichartigkeit erzwingt mehr Übung, um damit sicher umzugehen. Prägen Sie sich zuerst die Prinzipien ein, bevor Sie mit der Anwendung loslegen.

17 Adressierung bei Transferbefehlen LDS Rd, k6 LD Rd, Rp LD Rd,Rp+ SRAM indirekt mit decrement Rp zuvor, Rp = X/Y/Z LDD Rd, Rp+k6 STS Rd, k6 ST Rp, Rd SRAM indirekt mit Rp = X/Y/Z LD Rd,-Rp SRAM direkt ST Rp+, Rd SRAM indirekt mit increment Rp hinterher, Rp = X/Y/Z ST Rp, Rd SDD Rp+k6, Rd SRAM indirekt mit displacement- Konstante, Rp = Y/Z Der Befehlssatz des Mikrocontrollers ist darauf ausgelegt, dass man mit den internen Registern arbeitet. Man erkennt bei jedem Befehl rechts unten die Taktzahl, die der Befehl benötigt. Wenn das SRAM nicht beteiligt ist bzw. keine 6Bit-Operation verwendet wird, braucht ein Befehl nur einen Taktzyklus. Was man bei Standardprozessoren als wichtiges Merkmal hat (nämlich die Flexibilität beim Adressieren), ist hier nicht gefragt. Hier geht es u.a. um einfach verifizierbare kurze Ablaufzeiten, die man anhand von Befehl-Abzählen = Takt-Abzählen feststellen kann. Variable im SRAM müssen für die Verarbeitung mit einem Ladebefehl gezielt in ein Register geladen werden bzw. nach der Verarbeitung aus dem Register in das SRAM gespeichert werden. LD für Load, ST für Store, 0<k6<65535, 0<k6<63. MOV Rd,Rr IN Rd, port OUT port, Rd POP Rd PUSH Rd Register-Register-Transfer, 0<r<3, 0<d<3, 0<port<63

18 LDS Rd, k6 LD Rd, Rp LD Rd,Rp+ LD Rd,-Rp LDD Rd, Rp+k6 STS Rd, k6 ST Rp, Rd ST Rp+, Rd ST Rp, Rd SDD Rp+k6, Rd MOV Rd,Rr IN Rd, port OUT port, Rd POP Rd PUSH Rd Funktion der Transferbefehle lade Register Rd direkt-adressiert aus dem Datenspeicher, Pointer = k6 lade Register Rd indirekt adressiert aus dem Datenspeicher, Pointer = Rp = X/Y/Z lade Register indirekt adressiert aus dem Datenspeicher, Pointer = Rp = X/Y/Z, inkrementiere danach Rp dekrementiere zuerst Rp, lade dann Register Rd indirekt adressiert aus dem Datenspeicher, Pointer = Rp = X/Y/Z lade Register Rd indirekt adressiert aus dem Datenspeicher, Pointer=Rp + k6,rp =Y/Z speichere das Register Rd direkt adressiert in den Datenspeicher, Pointer = k6 speichere das Register Rd indirekt adressiert in den Datenspeicher, Pointer = Rp = X/Y/Z speichere das Register Rd indirekt adressiert in den Datenspeicher, Pointer = Rp = X/Y/Z, inkrementiere dann Rp dekrementiere zuerst Rp, lade dann Register Rd indirekt adressiert aus dem Datenspeicher, Pointer = Rp = X/Y/Z speichere Register Rd indirekt adressiert in den Datenspeicher, Pointer = Rp + k6, Rp = Y/Z kopiere Register Rr in das Register Rd lade das I/O-Register port in das Register Rd speichere Register Rd in das I/O-Register port hole Register Rd vom Stack lade Register Rd auf den Stack

19 Adressierung bei arithmetisch/logischen Befehlen ADD Rd,Rr SUB Rd,Rr CP Rd,Rr AND Rd,Rr OR Rd,Rr EOR Rd,Rr ADC Rd,Rr SBC Rd,Rr CPC Rd,Rr Register-Register-Adressierung, 0<d<3, 0<r<3 SUBI Rd,K8 CPI Rd,K8 ANDI Rd,K8 ORI Rd,K8 SBCI Rd,K8 ADIW Rp,K6 SBIW Rp,K6 Register/Registerpaar-Konstante Adressierung 4<p<30, 6<d<3, 0<K6<63, 0<K8<55 INC Rd DEC Rd TST Rd COM Rd NEG Rd Register-Adressierung, 0<d<3 Die folgende Notation der Funktion legt die Verknüpfung und den Transfer des Ergebnisses fest.

20 ADD Rd,Rr ADC Rd,Rr ADIW Rp,K6 INC Rd SUB Rd,Rr SBC Rd,Rr SUBI Rd,K8 SBCI Rd,K8 SBIW Rp,K6 DEC Rd CP Rd,Rr CPC Rd,Rr CPI Rd, K8 AND Rd,Rr ANDI Rd,K8 TST Rd OR Rd,Rr ORI Rd,K8 EOR Rd,Rr COM Rd NEG Rd Rd Rd + Rr Rd Rd + Rr +C Rd+:Rd Rd+:Rd + K6, 0<K6<63, Rp= high-byte:low-byte = Rd+:Rd Rd Rd + Rd Rd - Rr Rd Rd Rr -C Rd Rd K8, 0<K8<55 Rd Rd K8 -C, 0<K8<55 Rd+:Rd Rd+:Rd - K6, 0<K6<63, Rp= high-byte:low-byte = Rd+:Rd Rd Rd - Rd Rr, Flags zeigen >/</= 0 Rd Rr -C, Flags zeigen >/</= 0 Rd K8, 0<K8<55, Flags zeigen >/</= 0 Rd Rd UND Rr Rd Rd UND K8, 0<K8<55 Rd UND Rd Rd Rd ODER Rr Rd Rd ODER K8, 0<K8<55 Rd Rd Exklusiv-ODER Rr Rd Inversion von Rd, -Komplement Rd Inversion von Rd +, -Komplement

21 Schieben und Multiplizieren LSL Rd LSR Rd ASR Rd ROL Rd ROR Rd SWAP Rd logical shift left logical shift right arithmetic shift right rotate left rotate right swap nibbles Register-Adressierung 0<d<3 MUL Rd, Rr mul unsigned MULS Rd,Rr mul signed MULSU Rd,Rr mul signed with unsigned Register-Register-Adressierung 6<d<3, 6<r<3

22 Adressierung bei Verzweigungsbefehlen Unbedingte Verzweigungen RJMP k RCALL k 3 PC (6 Bit) + k (Bit) relativ: -048<k<+047 IJMP ICALL indirekt mit Z 3 PC (6 Bit) Z (6 Bit) indirekt mit Z RET RETI 4 4 Fragen: Welche Zahlendarstellung liegt der relativen Adresse zugrunde? Worin unterscheiden sich RET und RETI?

23 Adressierung bei Verzweigungsbefehlen Bedingte Verzweigungen Bedingtes Überspringen eines Befehls BR xx k7 : Verzweige (Branch), wenn Bedingung xx erfüllt, nach PC PC + k7 +, sonst PC PC +, -64<k<+63 SBxx: Überspringe (Skip) nächsten Befehl, wenn Bedingung xx erfüllt, sonst nicht; 0<port<63, 0<b<7, 0<d<3, 0<r<3 xx=eq: equal NE: not equal CS carry set CC carry cleared SH same/higher LO lower MI minus PL plus GE greater/equal 0 LT less than 0 usw.!/ SBRC Rd, b: Skip, wenn Bit b in Rd gleich 0 SBRS Rd, b: Skip, wenn Bit b in Rd gleich SBIC port, b: Skip, wenn Bit b in port gleich 0 SBIS port, b: Skip, wenn Bit b in port gleich CPSE Rd, Rr : Vergleiche durch Rd Rr und Skip, wenn Rd = Rr!//3 Ausnahmen zur normalen Ablaufsteuerung NOP SLEEP WDR No Operation Warten auf Interrupt-Request Watchdog Rücksetzen

24 Setzen und Rücksetzen von Statusbits I: Global Interrupt Enable T: Copy Storage H: Half Carry Flag S: Sign SEi, wobei für i der Flag-Name einzusetzen ist, bedeutet: Setzen des Flags. CLi bedeutet Clearen des Flags. SER Rd CLR Rd LDI Rd,K8 SBR Rd, K8 CBR Rd, K8 SBI port, b CBI port, b V: -Complement Overflow N: Negative Z: Zero Bits in Registern Setzen bzw. Rücksetzen Rd 55, alle Bits in Rd setzen Rd 0, alle Bits in Rd 0 setzen Rd K8 Rd Rd ODER K8 Setze die Bits, die in K8 sind, in Rd auf. Rd Rd UND (Inversion von K8) Setze die Bits, die in K8 sind, in Rd auf 0. Setze Bit b in port auf Setze Bit b in port auf 0 0<K8<55, 6<d<3 6<d<3, 0<K8<55 0<port<63, 0<b<7 C: Carry

25 Mikrocontroller für die Einstiegsübungen Die ersten Übungen sollen Sie mit dem Befehlssatz vertraut machen. Dazu testen Sie die von Ihnen entwickelten Programme mit einem Simulator, der den Programmablauf mit allen Zustandsänderungen des Controllers und Speichers nachbildet. Die Simulation einer strukturell einfachen Version des Mikrocontrollers, die befehlskompatibel zum ATmega69 ist, garantiert beim Test einen schnellen Überblick. Deshalb fiel die Wahl auf den AT90S33, der alle Befehle wie vorgestellt enthält, bis auf die Multiplikationsbefehle. Der Strukturplan gibt den Überblick: die Vereinfachung der Struktur liegt in weniger I/O-Funktionen und geringeren Speicherräumen.

26 Das Register-Mapping des Mikrocontrollers AT90S33 Prozessor-Status Stackpointer Interrupt-Controller Microcontroller Control Unit Timer/Counter0 Timer/Counter Timer/Counter Watchdog

27 Das Register-Mapping des Mikrocontrollers AT90S33 EEPROM-Adressierung Port B Port D UART Analog Comparator Control Die Zuordnung zwischen den I/O-Registern und dem Daten-I/O-Adressbereich ist für die einzelnen Typen der AVR-Architektur unterschiedlich. Die Struktur und Funktion der Register für die einzelnen Funktionseinheiten ist aber gleich. Solange man die symbolischen Namen für die Register verwendet, kann der Übersetzer die Adressen einsetzen, die für den jeweiligen Typ gelten. Ansonsten muss man sich selbst die Mühe der Anpassung machen.