von Erich Herbst 5 HNA 97/98

Transkript

1 GUG C:\icube\input\Analogschalter.rtf :49 ( :49) 3538 Byte Normal.dot 1 / 1 Analogschalter von Erich Herbst 5 HNA 97/98.I.Guggenberg Wilhelm 1

2 Inhaltsverzeichnis 1 GRUNPRINZIP: FELEFFEKTTRANSISTOR ALS WIERSTAN:... 3 TRANSMISSION GATE: EIGENSCHAFTEN VON CMOS-SCHALTERN: EIN-WIERSTANSVERHALTEN VON FET-SCHALTERN: FEHLER ZWISCHEN AUS- UN EINGANGSSPANNUNG: SCHALTKAPAZITÄTEN: VERGLEICH ZWISCHEN N-JFET, P-MOS UN CMOS: LATCHUP-EFFEKT: EFINITION: THYRISTOR (VIERSCHICHTELEMENT): PARASITÄRE TRANSISTOREN IM CMOS SWITCH: SCHUTZMAßNAHMEN: IOENSCHUTZSCHALTUNG (LATCH-UP SCHUTZ): EINGANGSSTROMSCHUTZSCHALTUNG FÜR CMOS-SCHALTER: KENNATENBEISPIELE: QUELLENANGABE:... 1.I.Guggenberg Wilhelm

3 3 1 Grundprinzip: Vsig Vout R Abb.1.1 Prinzipschaltung eines Analogschalters as Grundprinzip eines Analogschalters ist, ein Eingangssignal zwischen Ein- und Ausgang niederohmig zu verbinden oder sie hochohmig zu trennen. Beim eingeschalteten Zustand, soll die Ausgangsspannung möglichst gleich wie die Eingangsspannung sein. ie bei einem Analogschalter zu berücksichtigen Parameter sind urchlaßdämpfung Sperrdämpfung Analog-Spannungsbereich Schaltzeiten a sich ein Feldeffekttransistor bei kleinem U S wie ein ohm scher Widerstand verhält, der mit U GS um mehrere Zehnerpotenzen verändert werden kann, ist er sehr gut als Schalter geeignet. 1.1 FELEFFEKTTRANSISTOR ALS WIERSTAN: I ohm'scher Bereich I Abschnürgrenze Sättigungsbereich I SS AP U GS0 U GS U GS U P U GS0 U S Abb Ausgangskennlinienfeld eines Feldeffekttransistors er ohm sche Bereich ist jener Bereich, wo der Kanal des Fets nicht abschnürt. In diesem Bereich kann man den Fet als steuerbaren Widerstand verwenden. Bei kleinem U S befindet man sich im ohm schen Bereich. Hier berechnet sich der Widerstand mit r S = du S / di (Steigung). Bei kleinem U S ist die Steigung dieselbe, wie die Steigung im Arbeitspunkt (du GS / di ). eshalb geht man folgendermaßen vor:.i.guggenberg Wilhelm 3

4 4 β I = ( UGS UP) g m di = = β ( UGS UP ) du GS β = I U SS P durch Umformung der 1.Formel I UGS = UP ( 1+ ) I SS r ds 1 UP = = g U m GS I SS( 1 ) U P g g m m I SS = U P I I = I I U P SS SS Mit zunehmender Gatespannung wird r ds größer, um schließlich bei U GS =U P, wenn der Kanal abgeschnürt ist, unendlich groß zu werden. Transmission Gate: +15V B Vsig T S +15V -15V B -15V T1 OFF ON +15V -15V Abb..1 Transmission Gate amit man den Schalter leitend macht, muß man das Gate-Potential des n-kanal MosFet s auf V + und das Gate-Potential des p-kanal MosFet s auf V - legen. Bei mittlerer Signalspannung sind beide Fet s leitend. Bei größerer positiver Eingangsspannung verringert sich das Gate-Potential von T1, d.h. T1 wird hochohmiger. as macht jedoch nichts, weil gleichzeitig das Gate-Potential von T negativer und damit wird T niederohmiger. ie Signalspannung darf jeden Wert zw. V+ und V- annehmen. g S = 1 r S.I.Guggenberg Wilhelm 4

5 5 g S n-mos p-mos Vsig [V] Abb.. g S beider MosFet s in Abhängigkeit von der Signalspannung Bei Standard-CMOS Schaltern darf die Signalspannung nicht außerhalb des Bereiches liegen, sonst kann es zum Latch-Up Effekt kommen(siehe Kapitel 4.). Bei diesem Effekt beginnt nämlich eine Kanal-Substrat iode zu leiten und überschwemmt das Substrat mit Ladungsträgern. as kann parasitäre Bauelemente dazu Bewegen die Versorgungsspannung kurzzuschließen. Wegen dieser Probleme sind viele integrierte CMOS-Schalter mit zusätzlichen Schutz-strukturen versehen die den Strom begrenzen. 3 Eigenschaften von CMOS-Schaltern: 3.1 EIN-WIERSTANSVERHALTEN VON FET-SCHALTERN: r S [Ohm] PMOS NMOS CMOS 30 JFET Vsig [V] Abb Ein-Widerstand (r son) in Abhängigkeit von der Eingangsspannung In Abbildung sieht man den Vergleich von vier Fet-Schaltern. Es wird der Ein-Widerstand (rson) in Abhängigkeit von der Eingangsspannung gezeigt. NMOS n-kanal-mosfet als Schalter PMOS p-kanal-mosfet als Schalter JFET J-FET als Schalter CMOS CMOS-Schalter (Transmission Gate, PMOS//NMOS).I.Guggenberg Wilhelm 5

6 6 3. FEHLER ZWISCHEN AUS- UN EINGANGSSPANNUNG: R L =1 M R L =00 k R L =100 k r S [Ohm] ,001% 0,01% 0,1% 1% Fehler zw. U1 und U R L =50 k R L =10 k Abb.3..1 r S in Abhängigkeit vom maximalen Fehler zwischen Ein- und Ausgangsspannung ie Kurven in Abbildung 3..1 zeigen den maximalen rson den man verwenden kann um den vorgegebenen Fehler zwischen Aus- und Eingangsspannung(bei gegebenem Lastwiderstand) nicht zu überschreiten. Bsp.: Bei einem Lastwiderstand von 00kΩ und einem Fehler zwischen Aus- und Eingangsspannung von maximal 0,1%, darf r Son einen Wert von 00Ω annehmen..i.guggenberg Wilhelm 6

7 7 3.3 SCHALTKAPAZITÄTEN 1 : r S Vsig Vout R L C S C Abb Schaltkapazitäts Ersatzschaltbild bei offenem Schalter r S Vsig Vout R L C S C Abb 3.3. Schaltkapazitäts Ersatzschaltbild bei geschloßenem Schalter r S Vsig C S C Vout C Streu Abb Schaltkapazitäts Ersatzschaltbild mit berücksichtigter Streukapazität bei offenem Schalter r S Vsig Vout R L C S C C Streu Abb Schaltkapazitäts Ersatzschaltbild mit berücksichtigter Streukapazität bei geschloßenem Schalter 1 Ersatzschaltbilder aus Siliconix Low Power iscretes ata Book.I.Guggenberg Wilhelm 7

8 8 ie obigen Ersatzschaltbilder sollen zeigen, daß man bei verschiedenen Anwendungen mit eventuellen Fehlern rechnen muß. Wie man in den Abbildungen sehen kann, lädt sich CL (CL=C//CStreu) beim Einschaltzyklus über rs auf. Während des Ausschaltzyklus lädt sich CL wieder über RL ab. Bsp.: Unser Schalter hat ein C=CS=3pF. Mit diesem Schalter benötigen wir einen Fehler der maximal 0.1 % groß ist. amit wir aber einen Fehler von maximal 0,1 % haben, muß RL=1000rS sein (siehe Abb.3..1). ie Ausschaltzeit dauert 1000mal solange wie die Einschaltzeit. Weiters soll die Umschaltzeit nicht größer als 5µs sein. Eine typische Streukapazität (z.b. CIN von einem OPV) ist 7pF groß. ie Zeit die ein RC-Glied braucht um in den 0.1 % Bereich des Endwertes zu kommen dauert 6.9 Zeitkonstanten (6.9*RC). In der untenstehenden Tabelle ist ersichtlich, daß RL nicht größer als 7kΩ gewählt werden darf, sonst wird die Ausschaltzeit zu groß. RL[kΩ] rs[ω] CL[pF] ton[ns] toff[µs] Es bildet sich schon eine Streukapazität, beim Hinausführen der Anschlußdrähte aus dem IC-Gehäuse. Weiters kann man sagen, daß die Kapazitäten proportional der aktiven Fläche im Chip sind. Folglich braucht man dann ein kleines r S um die Schaltzeiten klein zu halten. och das hat den Nachteil, daß man die aktive Fläche im Chip vergrößern muß und damit vergrößern sich auch die Kapazitäten. Grundsätzlich gilt: Je kleiner die Schaltkapazitäten, desto schneller sind die Schaltzeiten und desto besser ist die Hochfrequenzstabilität. 3.4 VERGLEICH ZWISCHEN N-JFET, P-MOS UN CMOS: Typ Signalbereich rs rs I od IS P-MOS (U - -U GS (th)) < VSig groß groß klein N-JFET (U - -U GS (off)) < VSig klein klein klein CMOS U - < U Sig < U + mittel mittel klein U -...negative Versorgungsspannung U +...positive Versorgungsspannung U GS(th) und U GS(OFF) sind negative Spannungen.I.Guggenberg Wilhelm 8

9 9 4 Latchup-Effekt: 4.1 EFINITION: as Phänomen Latch-Up tritt auf, wenn am Ein- oder Ausgangspin einer CMOS Schaltung, eine Spannung anliegt, die entweder größer als V + oder kleiner als V - (GN) ist. urch parasitäre Halbleiterelemente, passiert es das V + und V - kurzgeschlossen werden. Wenn der Versorgungsstrom nicht begrenzt ist, zerstört der hohe Strom den Schalter. 4. THYRISTOR (VIERSCHICHTELEMENT): Anode A A Katoden-Gate (p-gate) Katode p n p n K Anoden-Gate (n-gate) G K I GK T1 I GA G A T K Abb Thyristortetrode urch die Hintereinanderschaltung von vier Halbleiterschichten mit jeweils abwechselnden Leitfähigkeitstyp entsteht eine Vierschichtdiode mit insgesamt drei pn-übergängen. Wenn jetzt die Anode positiver als die Katode ist, sperrt der mittlere pn-übergang. Ist es umgekehrt, so sperren die beiden äußeren pn-übergänge. Bei Überschreitung einer gewissen Grenzspannung kommt es jedoch zum urchbruch der Sperrschichten. Am einfachsten ist es, sich den Thyristor als Kombination eines npn- und pnp- Transistor vorzustellen. Liegt ein niedriges UAK an, so ist es egal welche Polarität die Spannung hat, der Thyristor bleibt immer gesperrt. Wenn man jetzt eine bestimmte Grenzspannung in positiver Richtung überschritten wird, nimmt der Kollektor-Sperrstrom von T1 stark zu, sodaß T angesteuert wird. Ist das Produkt der beiden Stromverstärkungen β1 * β > 1, so kommt es zu einer Mitkopplung die zu einem urchschalten der beiden Transistoren führt. ies nennt man auch Zünden des Thyristors. ie Spannung bricht dann bis auf etwa 1 V zusammen, sodaß der Strom stets durch einen Vorwiderstand begrenzt werden muß. Wenn die beiden Basen von T1 und T jetzt einen Anschluß bekommen (Gate), kann man den Thyristor steuern. Es genügt wenn man bei positivem UAK einen kurzzeitigen Zündstrom IGA oder IGK einprägt, um den Thyristor leitend zu machen. etailiertere Information siehe Erwin Böhmer: Elemente der angewandten Elektronik 9. Aufl. S.34/35.I.Guggenberg Wilhelm 9

10 PARASITÄRE TRANSISTOREN IM CMOS SWITCH : G S Vcc Vss G p+ p+ n- p- n+ n+ R B1 R B p-zone n-substrat Abb CMOS Halbleiter ESB Vcc S p+ p+ R B1 R B n+ n+ S V SS Abb Schaltung zum zugehörigen CMOS-ESB des parasitären Thyristors er Latch-Up Effekt kann sich nur ereignen, wenn die Eingangsspannung größer als V oder kleiner als V SS ist. as parasitäre CMOS-Halbleiter Ersatzschaltbild sieht man in Abb.4..1, die dazugehörige Schaltung in Abb urch den npn- und den pnp- Transistor im CMOS - Halbleiter ESB ensteht ein pnpn Übergang. Wie im Kap.4. besprochen nennt man dies einen Thyristor. Ist die Eingangsspannung des Schalters jetzt um eine iodenspannung größer als V oder um eine iodenspannung kleiner als V SS, dann schaltet einer der beiden Transistoren durch. Von der Versorgung über R BX beginnt dann Strom zu fließen der Thyristor wird gezündet (Gate-Strom, siehe auch Kap.4.). Ist der Thyristor gezündet, wird der Strom zwischen V und V SS nur noch durch die Kollektorwiderstände der zwei Transistoren, die sehr klein sein können, begrenzt. Ersatzschaltbilder aus Analog evices System Application Guide.I.Guggenberg Wilhelm 10

11 11 5 Schutzmaßnahmen: 5.1 IOENSCHUTZSCHALTUNG (LATCH-UP SCHUTZ) 3 : Vcc S p+ p+ R B1 R B n+ n+ S V SS Abb iodenschutzschaltung (Latch-Up Schutz) Um Latch-Up zu vermeiden, wird normalerweise die iodenschutzchaltung verwendet. Im Falle einer zu großen, oder zu negativen Eingangsspannung,haben die ioden die Aufgabe, den Gatestrom des Thyristors abzublocken. Im Normalfall haben die beiden Transistoren (ESB) eine sehr kleine Stromverstärkung (üblicherweise <10), sodaß man einen verhältnismäßig großen Strom braucht um den Thyristor zu zünden. ie ioden beschränken den Gate-Sperrstrom so, daß der Thyristor nicht gezündet werden kann. er Nachteil dieser Schutzschaltung ist, daß sich der Eingangsspannungsbereich um xu BE (Flußspannung der iode) verringert. 5. EINGANGSSTROMSCHUTZSCHALTUNG FÜR CMOS-SCHALTER 4 : V R LIMIT CMOS-Schalter R L V SS 3 Schaltung aus Analog evices System Application Guide ( wird in Analog evices Schalter eingebaut) 4 Schaltung aus Analog evices System Application Guide ( wird nicht eingebaut, wegen dem großen Lastwiderstand).I.Guggenberg Wilhelm 11

12 1 Abb Eingangsstromschutzschaltung Analogschalter müssen auch noch gegen hohe Ströme geschütz werden. ies macht man durch Einbauen eines Serienwiderstandes( s. Abb. 5..1). er Widerstand (R LIMIT 400Ω) beschränkt den Strom in einem sicheren Bereich, normalerweise <5mA. iese Methode kann man abernatürlich nur bei einem hochohmigen Lastwiderstand (R L >> 400Ω) verwenden, weil sonst ein Großteil der Spannung an R LIMIT abfällt. 6 Kenndatenbeispiele: Typ Hersteller Funktion Ein-Wid. Analog-Bereich P Verlust Schaltzeit Schnell schaltend ( 100 ns) 74 HC 4316 Phillips 4 x Ein 65Ω ± 5 V 10 µw 0 ns G 611 Siliconix 4 x Aus 18 Ω ± 5 V 0 µw 15 ns HI 01 HS Harris 4 x Aus 30 Ω ± 15 V 10 mw 30 ns Niedrige Verlustleistung ( 100 µw) und Niederohmig ( 100 Ω) G 405 Siliconix 4 x Ein 0 Ω ± 15 V 10 µw 100 ns G 411 Harris 4 x Ein 30 Ω ± 15 V 30 µw 150 ns AG 511 Anal. ev. 4 x Aus 30 Ω ± 0 V 0 µw 00 ns Niederohmig ( 100 Ω) G 71 Siliconix 4 x Aus 3 Ω ± 15 V 10 mw 50 ns HI 5049 Harris 4 x Aus 50 Ω ± 15 V mw 300 ns CG 11 Teledyne 4 x Aus 40 Ω ± 10 V 50 mw 00 ns Hoher Analogbereich ( ± 30 V) HV 348 Supertex x Aus 35 Ω ± 50 V 10 mw 500 ns Hohe Sperrdämpfung ( 40 db bei 100 MHz) G 540 Siliconix 4 x Ein 30 Ω ± 6 V 60 mw 30 ns HI Harris x Ein 35 Ω ± 15 V 75 mw 90 ns CG 5341 Teledyne x Ein 100 Ω ± 10 V 100 µw 10 ns 7 Quellenangabe: Siliconix: Texas Instr.: Low Power iscretes ata Book TL 776 Application Report HCMOS: Electronic Components and Applications Vol.7, No. 3 Tietze /. Schenk: Halbleiterschaltungstechnik E. Böhmer: Elemente der angewandten Elektronik Intersil: Analog evices Application Handbook System Application Guide.I.Guggenberg Wilhelm 1