ARBEITSWEISE VON CACHES: ALLGEMEINES SCHEMA
|
|
- Erna Weiß
- vor 6 Jahren
- Abrufe
Transkript
1 Vorleung 3 ARBEITSWEISE VON CACHES: ALLGEMEINES SCHEMA Raumänderung: Übungen ab ofort im M3! 24 CACHES UND SPEICHERHIERARCHIEN it ein kleiner chneller Speicher, der zichen Hauptpeicher und Prozeor eingefügt ird enthält eine Kopie von Teilen der im Hauptpeicher abgelegten Daten, die vom Prozeor al Worte geleen erden Kopie ird al ganzer Block (og cache line) geladen -Kontrolle ird vom Prozeor abgekoppelt und vom cache controller beerktelligt e 1 MOTIVATION: Prozeorgechindigkeit ächt ehr chnell Speicherzugriff-Gechindigkeit ächt ebenfall, edoch viel langamer Diee Aueinanderdriften erchert die volle Aunutzung der Prozeor-Performance Die Zugriffzeiten von (kleinen) ind idr um ca eine Größenordnung geringer al die de (großen) Hauptpeicher Slide 3 Prozeor Wort Block Hauptpeicher IDEE VON CACHES: Benutzung eine kleinen -Speicher, um die Zugriff-Gechindigkeit zu erhöhen Controller e 2 UMSETZUNG DER CACHE-IDEE: Ein Teil de Hauptpeicher ird in den geladen/kopiert Die vom Programm benötigten Daten ollten ich zum Zeitpunkt de Zugriff möglicht im befinden Beim Suchen eine Datum: im gefunden = -Treffer = hit im nicht gefunden = -Fehler = mi -Veraltung: Strategien zum Nachladen bz Aulagern, um mie zu minimieren Problem der Konitenz/Kohärenz für Werte eine Datum: Wert im Hauptpeicher v Wert im Werte in zeier/mehrerer Prozeoren Speicher und (evtl mehrtufige) Speicherhierarchie DIE CACHE-PROBLEMATIK BEFASST SICH MIT: ➀ Entickeln effizienter Aktualiierung- und Nachladetrategien ➁ Garantieren der Datenkonitenz/Kohärenz Slide 4 C ACHE CONTROLLER controller macht folgende: Beim hit ird da Wort dem Prozeor übergeben Beim mi ird ein neuer Block in den geladen (ein alter evtl augelagert) Für den Prozeor läuft alle tranparent ab: er ieht nur den Unterchied in Zugriffzeiten zichen hit- und mi-situationen Der Zeitunterchied kommt daher, daß da Laden de Blocke eentlich länger dauert al der -Zugriff Während de Warten kann der Prozeor andere Berechnungen durchführen, für die die Operanden vorhanden ind (durch mehrere FU und andere Möglichkeiten, iehe Vorl 2) Trotz dieer Berechnungen führen viele Nachlade- Operationen idr zu niedriger Performance c 26 BY SERGEI GORLATCH UNI MÜNSTER PARALLELE SYSTEME VORLESUNG 3 1 c 26 BY SERGEI GORLATCH UNI MÜNSTER PARALLELE SYSTEME VORLESUNG 3 2
2 LOKALITÄT DER SPEICHERZUGRIFFE BEISPIEL: AUSNUTZUNG DER LOKALITÄT Die -Effizienz (hit/mi ratio) ird beeinflußt durch: Hardare: die Nachladetrategie it vorgegeben Softare: da Speicherzugriff-Verhalten de augeführten Programm kann vom Programmierer beeinflußt erden for (i=; i<n; ++i) for (=; <N; ++) for (k=; k<n; ++k) c[i][] += a[i][k] * b[k][]; der Laufzeiten (von R Lechtchinky): e 5 Da für da -Nachladen relevante Speicherzugriff- Verhalten eine Programm ird Lokalität genannt: Räumliche Lokalität: zu aufeinanderfolgenden Zeitpunkten greift da Programm auf räumlich benachbarte Speicherzellen zu Da Konzept von blöcken tützt ich auf die räumliche Lokalität vieler Anendungprogramme Zeitliche Lokalität: auf dieelbe Speicherzelle ird zu dicht aufeinanderfolgenden Zeitpunkten zugegriffen Slide 7 /* Zei Schleifen vertauchen */ for (i=; i<n; ++i) for (k=; k<n; ++k) for (=; <N; ++) c[i][] += a[i][k] * b[k][]; Beachte da Zugriffmuter von b[k][] in beiden Fällen: palteneie in Verion 1 und zeileneie in Verion 2 Array ind in C zeileneie gepeichert (in Fortran palteneie) CACHE- BZW CACHEBLOCKGRÖSSE e 6 BEIDE ARTEN DER LOKALITÄT SIND WICHTIG geringe räumliche Lokalität: e ird auf nur einen Wert eine block zugegriffen = die anderen Werte urden unnötig geladen geringe zeitliche Lokalität: nach dem Laden ird nur einmal auf eine Speicherzelle zugegriffen bevor ie au dem entfernt ird; = beim neuen Zugriff muß der Block neu geladen erden! E gibt pezielle Verfahren/Rezepte, die die Lokalität von Programmen erhöhen, oohl beim Programmieren al auch beim Kompilieren (iehe einfache Beipiel nächte Folie) Slide 8 VOR- UND NACHTEILE EINES GRÖSSEREN CACHES: + : eniger Nachladeoperationen : die Zugriffzeit auf ebene teigt : mehr Chipfläche verbraucht, it teuerer Typich für erter Stufe (am näheten zum Prozeor) ind 1K 512 K Worte (e Bit) VOR- UND NACHTEILE GRÖSSERER CACHEBLÖCKE: + : der Tranfer eine Block mit x Worten kotet eniger al x Einzeltranporte : eniger Blöcke paen in den müen chneller eretzt erden Typiche Blockgröße: 4 8 Speicherorte c 26 BY SERGEI GORLATCH UNI MÜNSTER PARALLELE SYSTEME VORLESUNG 3 3 c 26 BY SERGEI GORLATCH UNI MÜNSTER PARALLELE SYSTEME VORLESUNG 3 4
3 i i i e 9 CACHE-ASSOZIATIVITÄT Blöcke erden im in og Blockrahmen abgelegt ILLUSTRATIONSBEISPIEL: Hauptpeicher: n Blöcke, n = 2 : m Blockrahmen, m = 2 r, r << Block bz Blockrahmen: l Worte, l = 2 DIE WICHTIGSTEN ASSOZIATIVITÄTS-MÖGLICHKEITEN: ➀ direct-mapped cache: eder Speicherblock kann bei Bedarf nur in einem betimmten Blockrahmen abgelegt erden ➁ aociative cache: eder Speicherblock kann bei Bedarf in edem Blockrahmen abgelegt erden ➂ k-ay aociative cache (zichen direct und aociative): eder Speicherblock kann in einer fetgelegten Anzahl von Blockrahmen, k = m/v, abgelegt erden; Mengen: S 1,,S v TYPISCH VERWENDETE ASSOZIATIVITÄTEN: k = 2: to-ay aociative cache; k = 4: four-ay aociative cache Slide 11 VOLL-ASSOZIATIVER CACHE Speicherblock ird in beliebigem Blockrahmen abgelegt Speicheradree Wort cache mi + Rahmen B Rahmen B Hauptpeicher + : hohe Flexibilität beim Laden : die Markierungen/ ind lang: Bit : beim Zugriff müen alle unterucht erden DIREKT ABGEBILDETER CACHE K-FACH ASSOZIATIVER CACHE Speicherblock ird immer im gleichen Blockrahmen abgelegt, zb im Blockrahmen B i, gd i = mod m in v Mengen unterteilt, d Bit lang, obei d = logv Beipiel: B auf Rahmenmenge S i abgebildet gd i = mod v 1 Speicheradree Rahmen Wort -r r Legende: 2 Bloecke e 2 Worte 2 r Blockrahmen cache mi + -r Rahmen B Rahmen B Hauptpeicher + : einfach zu realiieren : zei oft benutzte Speicherblöcke, enn auf einen Blockrahmen abgebildet, erden hin- und hergechoben Slide 12 + Speicheradree Menge Wort -d d -d cache mi Rahmen B Rahmen B Hauptpeicher Spezialfälle: k = 1 direkt abgebildeter; k = m voll-aoziativer c 26 BY SERGEI GORLATCH UNI MÜNSTER PARALLELE SYSTEME VORLESUNG 3 5 c 26 BY SERGEI GORLATCH UNI MÜNSTER PARALLELE SYSTEME VORLESUNG 3 6
4 BLOCKERSETZUNGS-STRATEGIEN Strategien zur Auahl de Block, der augelagert erden oll 13 Sind nur für aociative und et-aociative relevant (arum?) LRU-Strategie (leat-recently ued): Für eden Block muß der Zeitpunkt der letzten Benutzung abgepeichert und bei edem Zugriff aktualiiert erden Für to-ay aociative relativ einfach: oder 1 LFU (leat-frequently ued): Ein Zähler muß für eden Block veraltet erden Round Robin: in fetgelegter Reihenfolge eretzen; kleiner Mehraufand, keine Qualitätgarantie! Slide 15 RÜCKSCHREIBEN BEIM CACHE-FEHLER (mi) Schreiboperation betrifft einen Block de Hauptpeicher, der nicht im vorliegt Zei Strategien: rite-allocate: Da Datum ird zunächt in den geholt und dort aktualiiert rite-no-allocate: Da Datum ird nur im Hauptpeicher aktualiiert, ohne e in den zu holen Die erte Strategie ird voriegend benutzt Random (zufällige Auahl): kein Mehraufand, keine Qualitätgarantie! RÜCKSCHREIBESTRATEGIEN ANZAHL DER CACHES Frage: Ein Wort ird im verändert Wann kann bz muß eine Kopie im Hauptpreicher aktualiiert erden? Zur Erinnerung: Prozeor greift oohl auf Daten, al auch auf da Programm zu ZWEI STRATEGIEN DES RÜCKSCHREIBENS BEIM CACHE-TREFFER: 1Stufe 14 rite-through: Der frühetmögliche Zeitpunkt, dh bei der Aktualiierung im ird auch Hauptpeicher erneuert + : der Wert im Hauptpeicher it garantiert korrekt, kann von I/O (und anderen Prozeoren) benutzt erden : evtl Wartezeiten (rite tall), Abhilfe durch Schreibpuffer rite-back: Der pätetmögliche Zeitpunkt, dh ert bei Entfernung de Block au dem Dazu dient da Modifizierungbit (dirty bit) de block + : eniger Schreiboperationen im Hauptpeicher : I/O kann nicht unabhängig durchgeführt erden (Abhilfe: I/O-Speicherbereiche nicht im aufheben) Slide 16 Prozeor 2Stufe Intruktion- Hauptpeicher Ein eparater Intruktioncache erlaubt größere Flexibilität: eder arbeitet unabhängig (Parallelität auf!) Jede -Stufe kann uu ander aufgebaut ein (Aoziativität, Größe, Strategien, etc) c 26 BY SERGEI GORLATCH UNI MÜNSTER PARALLELE SYSTEME VORLESUNG 3 7 c 26 BY SERGEI GORLATCH UNI MÜNSTER PARALLELE SYSTEME VORLESUNG 3 8
5 17 MEHRSTUFIGE CACHES Allgemeiner Trend: zei- und mehrtufige L1-: auf dem Prozeorchip; Aoziativität vorgegeben L2-: auf einem Extrachip, auf Architektur anpaßbar zb Pentium III: zei auf dem Prozeorchip zb Cray T3E: L1: e ein für Daten und Intruktionen; beide direkt abgebildet; e 8 KB groß L2: 3-fach aoziativ, Eretzung nach Round-Robin, 32 KB groß, ca 5-mal langamer al L1 4 Worte pro Blockrahmen Strategien: Write-Back, Write-Allocate Speicher in modernen Computerytemen beteht idr au, lokalen und globalen Speichermodulen und ird dehalb al Speicherhierarchie bezeichnet und betrachtet Slide 19 WAS HABEN WIR HEUTE GELERNT bechleunigen den Speicherzugriff -Effizienz (Relation von Hit zu Mie) ird durch geeignete Strategien geährleitet Beim -Aufbau gibt e Alternativen: -Größe und ihre Anzahl Aoziativität: volle, k-fache, einfache Blockeretzung- und Rückchreibetrategien Lokalität (zeitliche und räumliche) pielt eine ichtige Rolle und kann oft vom Programmierer verbeert erden Aublick: Ein ichtige und anpruchvolle Thema it die Korrektheit (Kohärenz) mehrerer Kopien eine Werte in den mehrerer Prozeoren Diee Thema erden ir demnächt behandeln TYPISCHE SPEICHERHIERARCHIEN [CULLER - FIG 52] P 1 Pn Sitch ( interleaved ) Firt-level P 1 P n Interconnection netork ( interleaved ) Main memory ( a ) Shared cache ( c ) Dancehall 18 P 1 Bu Pn P 1 P n I/O device ( b ) Bu-baed hared memory Interconnection netork ( d ) Ditributed-memory Varianten a) -c) ind ymmetrich, d) nichtymmetrich a), b) für SMP und Dektop: Skalierbarkeit ird durch gemeinamen oder Bu erchert c), d) für größere, kalierbare Syteme Kombinationen möglich, zb verteilter Speicher mit SMP-Knoten c 26 BY SERGEI GORLATCH UNI MÜNSTER PARALLELE SYSTEME VORLESUNG 3 9 c 26 BY SERGEI GORLATCH UNI MÜNSTER PARALLELE SYSTEME VORLESUNG 3 1
é Er ist software-transparent, d.h. der Benutzer braucht nichts von seiner Existenz zu wissen. Adreßbus Cache- Control Datenbus
4.2 Caches é Cache kommt aus dem Französischen: cacher (verstecken). é Er kann durch ein Anwendungsprogramm nicht explizit adressiert werden. é Er ist software-transparent, d.h. der Benutzer braucht nichts
MehrGrundlagen der Rechnerarchitektur
Grundlagen der Rechnerarchitektur Speicher Übersicht Speicherhierarchie Cache Grundlagen Verbessern der Cache Performance Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 2 Speicherhierarchie
MehrGrob-Struktur des Prozessor-Speichersystems
2.3.2 Speicherstruktur (1) Grob-Struktur des Prozessor-Speichersystems Chipsatz (Erklärung s. später, Folie 104) 22.4.-27.5.2013, Folie 52 2.3.2 Speicherstruktur (2) Zugriff Prozessor zumeist auf schnelle
MehrQuiz. Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset.
Quiz Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset 32 Bit Adresse 31 3 29... 2 1 SS 212 Grundlagen der Rechnerarchitektur
MehrGrundlagen der Informatik III Wintersemester 2010/ Vorlesung Dr.-Ing. Wolfgang Heenes
Grundlagen der Informatik III Wintersemester 2010/2011 15. Vorlesung Dr.-Ing. Wolfgang Heenes int main() { printf("hello, world!"); return 0; } msg: main:.data.asciiz "Hello, world!".text.globl main la
MehrWie groß ist die Page Table?
Wie groß ist die Page Table? Im vorigen (typischen) Beispiel verwenden wir 20 Bits zum indizieren der Page Table. Typischerweise spendiert man 32 Bits pro Tabellen Zeile (im Vorigen Beispiel brauchten
MehrSchreiben von Pages. Schreiben einer Page in den Swap Space ist sehr teuer (kostet millionen von CPU Zyklen).
Schreiben von Pages Schreiben einer Page in den Swap Space ist sehr teuer (kostet millionen von CPU Zyklen). Write Through Strategie (siehe Abschnitt über Caching) ist hier somit nicht sinnvoll. Eine sinnvolle
MehrIn heutigen Computern findet man schnellen/teuren als auch langsamen/billigen Speicher
Speicherhierarchie In heutigen Computern findet man schnellen/teuren als auch langsamen/billigen Speicher Register Speicherzellen, direkt mit der Recheneinheit verbunden Cache-Speicher Puffer-Speicher
MehrCache Blöcke und Offsets
Cache Blöcke und Offsets Ein Cache Eintrag speichert in der Regel gleich mehrere im Speicher aufeinander folgende Bytes. Grund: räumliche Lokalität wird wie folgt besser ausgenutzt: Bei Cache Miss gleich
MehrSpeicher. Speicher. Speicherhierarchie. Speicher. Interessante Zahlen:
Übersicht 1 Einleitung Hauptspeicher 2 Hauptspeicher 3 Caches, Cache-Kohärenz Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009
MehrGLEICHES BEISPIEL, write-back STRATEGIE
GLEICHES BEISPIEL, write-back STRATEGIE e 1 Vorlesung 4 2.4.3. CACHE-KOHÄRENZ UND SPEICHER-KONSISTENZ Einfache aber wichtige Eigenschaft des (sequentiellen) Computerspeichers: Beim Lesen einer Speicherzelle
MehrAlgorithm Engineering. Alexander Kröller, Abteilung Algorithmik, IBR
#7 Terminchaos Nächste Vorlesungen: 27. 5. Vertretung durch Prof. Fekete 3. 6. Exkursionswoche 10. 6. Vertretung durch N.N. 17. 6. back to normal... Experiment Durchlaufe zwei gleichgrosse Arrays: Sortierte
MehrTutorium Rechnerorganisation
Woche 11 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu
MehrBesprechung des 8. Übungsblattes Einführung in Caches Cache-Organisation Cache-Ersetzungsstrategien Aufgaben (an der Tafel) Testklausur
Themen heute Besprechung des 8. Übungsblattes Einführung in Caches Cache-Organisation Cache-Ersetzungsstrategien Aufgaben (an der Tafel) Testklausur Besprechung des 8. Übungsblattes Aufgabe 2.6. In diesem
MehrRAM. Konsistenzprobleme entstehen => CPU - durch Verzögerung in Warteschlange, Umfangreiche Pufferung in den PCI Brücken. lesen. EOP-Signal.
11. s 11.1 Pufferspeicher Lesepuffer um vorauszulesen: - erste Leseoperation hat lange Latenzzeit, - Folgedaten vorsorglich schon gelesen, - "prefetch buffer". Schreibpuffer um ein Blockieren des schreibenden
MehrVirtueller Speicher und Memory Management
Virtueller Speicher und Memory Management Speicher-Paradigmen Programmierer ein großer Adressraum linear adressierbar Betriebssystem eine Menge laufender Tasks / Prozesse read-only Instruktionen read-write
MehrTutorium Rechnerorganisation
Woche 10 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu
MehrKonzepte und Methoden der Systemsoftware. Aufgabe 1: Polling vs Interrupts. SoSe bis P
SoSe 2014 Konzepte und Methoden der Systemsoftware Universität Paderborn Fachgebiet Rechnernetze Präsenzübung 3(Musterlösung) 2014-05-05 bis 2014-05-09 Aufgabe 1: Polling vs Interrupts (a) Erläutern Sie
MehrÜbung zu Einführung in die Informatik # 10
Übung zu Einführung in die Informatik # 10 Tobias Schill tschill@techfak.uni-bielefeld.de 15. Januar 2016 Aktualisiert am 15. Januar 2016 um 9:58 Erstklausur: Mi, 24.02.2016 von 10-12Uhr Aufgabe 1* a),
MehrGrundlagen: Algorithmen und Datenstrukturen
Grundlagen: Algorithmen und Datentrukturen Prof. Dr. Hanjo Täubig Lehrtuhl für Effiziente Algorithmen (Prof. Dr. Ernt W. Mayr) Intitut für Informatik Techniche Univerität München Sommeremeter H. Täubig
MehrVirtueller Speicher. SS 2012 Grundlagen der Rechnerarchitektur Speicher 44
Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 44 Die Idee Virtuelle Adressen Prozess 1 Speicherblock 0 Speicherblock 1 Speicherblock 2 Speicherblock 3 Speicherblock 4 Speicherblock
MehrSpeicherarchitektur (16)
Zuweisungsstrategien für Cacheblocks: direct-mapped Speicherarchitektur (16) voll-assoziativ mengen-assoziativ Beispiel: Vorlesung Rechnersysteme SS `09 E. Nett 15 Speicherarchitektur (16) Konfigurationsmöglichkeiten
MehrRO-Tutorien 15 und 16
Tutorien zur Vorlesung Rechnerorganisation Tutorienwoche 10 am 29.06.2011 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft
Mehr2.5. VERBINDUNGSNETZWERKE GESTALTUNGSKRITERIEN DER NETZWERKE TOPOLOGIE ALS GRAPH. Vorlesung 5 TOPOLOGIE: DEFINITIONEN : Sei G = (V, E) ein Graph mit:
Vorlesung 5.5. VERBINDUNGSNETZWERKE Kommunikation zwischen den einzelnen Komponenten eines arallelrechners wird i.d.r. über ein Netzwerk organisiert. Dabei unterscheidet man zwei Klassen der Rechner: TOOLOGIE:
Mehr1 Organisationsaspekte RISC- und CISC-Prozessoren Ausnutzen von Cache-Effekten
McFarling [1989] konnte Cache Misses um 75% in 8KB direkt abbildenden Caches durch Softwaremaßnahmen senken. Instruktionen Umordnen im Speicher, um Conflict-Misses zu reduzieren Profiling : spezielle Konfliktvermeidungsmaßnahmen
MehrDATENSTRUKTUREN UND ALGORITHMEN
DATENSTRUKTUREN UND ALGORITHMEN 2 Ist die Datenstruktur so wichtig??? Wahl der Datenstruktur wichtiger Schritt beim Entwurf und der Implementierung von Algorithmen Dünn besetzte Graphen und Matrizen bilden
MehrCache II. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011
Cache II Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011 Cache II 1/14 2012-02-29 Schreibstrategien Es sind verschiedene Fälle
Mehr2. Ansatzpunkt: Reduktion der Penalty Early Restart und critical word first
2. Ansatzpunkt: Reduktion der Penalty 2.1. Early Restart und critical word first Beide Techniken basieren darauf, die Wartezeit der CPU auf das Mindestmaß zu beschränken. Early restart lädt den Block wie
MehrCache. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011
Cache Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011 Cache 1/53 2012-02-29 Einleitung Hauptspeicherzugriffe sind langsam die
MehrEinführung in die technische Informatik
Einführung in die technische Informatik Christopher Kruegel chris@auto.tuwien.ac.at http://www.auto.tuwien.ac.at/~chris Betriebssysteme Aufgaben Management von Ressourcen Präsentation einer einheitlichen
MehrInvalidierungs- und Update-basierte Cache-Kohärenz-Protokolle
Invalidierungs- und Update-basierte Cache-Kohärenz-Protokolle Architecture of Parallel Computer Systems WS15/16 J.Simon 1 SC mit Write-Back Caches Beweisidee: Behandlung von Reads wie beim Write-Through
MehrRechnerarchitektur SS 2012
Rechnerarchitektur SS 2012 Cachekohärenz Michael Engel TU Dortmund, Fakultät für Informatik Teilweise basierend auf Material von Gernot A. Fink und R. Yahyapour 11. Juni 2013 Speicher in MP-Systemen Zentrales
Mehr, 2014W Übungsgruppen: Mo., Mi.,
VU Technische Grundlagen der Informatik Übung 7: Speichermanagement 183.579, 2014W Übungsgruppen: Mo., 12.01. Mi., 14.01.2015 Aufgabe 1: Cache-Adressierung Ein Prozessor mit einer Adresslänge von 20 Bit
MehrRechnerarchitektur SS 2012
Rechnerarchitektur SS 2012 Cachekohärenz TU Dortmund, Fakultät für Informatik XII Literatur: Hennessy/Patterson: Computer Architecture, 3. Auflage, 2003, Abschnitte 6.2, S. 549ff und 6.5, S. 576ff. Huang:
Mehr(Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl
Übung zur Vorlesung Grundlagen Betriebssysteme und Systemsoftware (Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl (gbs-ws11@mailschlichter.informatik.tu-muenchen.de) http://www11.in.tum.de/veranstaltungen/grundlagenbetriebssystemeundsystemsoftwarews1112
MehrEinfaches MSI-Writeback-Inval-Protokoll
Einfaches MSI-Writeback-Inval-Protokoll Write-Back Cache typischerweise Write-allocate bei einem Write-Miss Zustände Invalid (I): Shared (S): Kopien in einem oder mehreren Caches Dirty or Modified (M):
MehrAlgorithmen II Vorlesung am
Algorithmen II Vorlesung am 31.01.2013 Algorithmen für externen Speicher INSTITUT FÜR THEORETISCHE INFORMATIK PROF. DR. DOROTHEA WAGNER KIT Universität des Landes Baden-Württemberg und Algorithmen nationales
MehrAbiturprüfung Mathematik 2014 Baden-Württemberg Allgemeinbildende Gymnasien Wahlteil Analytische Geometrie / Stochastik Aufgabe B 1 - Lösungen
1 Abiturprüfung Mathematik 214 Baden-Württemberg Allgemeinbildende Gymnaien Wahlteil Analytiche Geometrie / Stochatik Aufgabe B 1 - Löungen klau_mener@eb.de.elearning-freiburg.de Wahlteil 214 Aufgabe B
MehrBesprechung des 9. Übungsblattes Virtuelle Speicherverwaltung Aufgaben
Themen heute Besprechung des 9. Übungsblattes Virtuelle Speicherverwaltung Aufgaben Besprechung des 9. Übungsblattes Aufgabe 2 Ist in einer Aufgabe wie hier keine explizite Wortbreite angegeben, nicht
MehrDigital Design Entwicklung der DRAMs. Richard Roth / FB Informatik und Mathematik Speicher 1
Entwicklung der DRAMs Richard Roth / FB Informatik und Mathematik Speicher 1 Entwicklung der DRAMs in Zukunft Richard Roth / FB Informatik und Mathematik Speicher 2 DRAM Speicherzelle (Trench Technology)
MehrLösungsvorschlag zur 6. Übung
rof. Frederik Armknecht Sascha Müller Daniel Mäurer Grundlagen der Informatik 3 Wintersemester 9/1 Lösungsvorschlag zur 6. Übung 1 räsenzübungen 1.1 Schnelltest a) Caches und virtueller Speicher können
MehrTeil 2: Speicherstrukturen
Inhalt Teil 2: Speicherstrukturen Hauptspeicher Cache Assoziativspeicher Speicherverwaltungseinheit ( Memory Management Unit ) 1 Virtueller Speicher Trennung von virtuellem Adreßraum (mit virtuellen Adressen)
MehrSystemsoftware (SYS) Fakultät für Informatik WS 2007/2008 Christian Baun. Übungsklausur
Hochschule Mannheim Systemsoftware (SYS) Fakultät für Informatik WS 2007/2008 Christian Baun Übungsklausur Aufgabe 1: Definieren Sie den Begriff der Systemsoftware. Nennen Sie die Aufgaben und Komponenten
MehrDas Konzept der Speicherhierarchie
Das Konzept der Speicherhierarchie Small is fast, daher sind kleine Speicher schneller (und kosten mehr pro Byte). Vergrößerung von Speichern und schnellerer Zugriff sind aber Schlüsselfunktionen in der
MehrSpeicherorganisation
Speicherorganisation John von Neumann 1946 Ideal wäre ein unendlich großer, undendlich schneller und undendlich billiger Speicher, so dass jedes Wort unmittelbar, d.h. ohne Zeitverlust, zur Verfügung steht
MehrThemen der Übung. Rekursion. Dateien einlesen Sudokus. Assertions
Themen der Übung Rekurion CoMa-Übung X TU Berlin.0.0 Themen heute Evaluation Aertion Einleen von Dateien Queue und Breitenuche Rekurion Wegrekontruktion Tiefenuche Backtracking Evaluation Diee Woche bekommt
MehrTechnische Informatik I. Übung 3 Speicherhierarchie. v t d 0 d 1 d 2 d 3 0 1 2 3. Technische Informatik I Übung 3. Technische Informatik I Übung 3
Institut für Kommunikationsnetze und Rechnersysteme Technische Informatik I Paul J. Kühn, Matthias Meyer Übung 3 Speicherhierarchie Inhaltsübersicht Aufgabe 3.1 Daten-Cache Aufgabe 3.2 Virtueller Speicher
Mehr2 Rechnerarchitekturen
2 Rechnerarchitekturen Rechnerarchitekturen Flynns Klassifikation Flynnsche Klassifikation (Flynn sche Taxonomie) 1966 entwickelt, einfaches Modell, bis heute genutzt Beschränkung der Beschreibung auf
MehrOSNet Übung 9. Adrian Schüpbach Systems Group, ETH Zürich
c Sytem Group Department of Computer Science ETH Zürich 24.05.2012 OSNet Übung 9 Adrian Schüpbach adrian.chuepbach@inf.ethz.ch Sytem Group, ETH Zürich 24.05.2012 Sytem Group Department of Computer Science
MehrSpeicherverwaltung (Swapping und Paging)
Speicherverwaltung (Swapping und Paging) Rückblick: Segmentierung Feste Einteilung des Speichers in einzelne Segmente 750k 0 Rückblick: Segmentierung Feste Einteilung des Speichers in einzelne Segmente
Mehr1. räumliche Lokalität - Nach dem Zugriff auf eine bestimmte Adresse erfolgt in naher Zukunft ein erneuter Zugriff auf ein dazu benachbartes Datum.
Aufgabe 1 a) Warum besitzen nahezu alle modernen Prozessoren einen Cache? Zur Überbrückung der Prozessor-Speicher-Lücke. Geschwindigkeit des Arbeitsspeichers ist nicht in gleichem Maße gestiegen wie die
MehrTeil VIII Von Neumann Rechner 1
Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only
Mehrtechnische universität dortmund fakultät für informatik informatik 12 Speicherhierarchie Peter Marwedel Informatik /05/18
Speicherhierarchie Peter Marwedel Informatik 3/5/8 Kontext Prozessor Leitwerk Rechenwerk Speicherarchitektur Externe Kommunikation Interne Kommunikation, 3 - - Die Realität: Kosten/Mbyte und Zugriffszeiten
MehrWeitere Verbesserungen
Weitere Verbesserungen Welcher Cache liefert aktuellen Block falls mehrere Caches Block im Zustand S halten? Lösung: Einführung eines weiteren Zustands O (Owner) Zustand O besagt: Eigentümer des Blocks
MehrLösungsvorschlag zur 5. Übung
Prof. Frederik Armknecht Sascha Müller Daniel Mäurer Grundlagen der Informatik 3 Wintersemester 09/10 Lösungsvorschlag zur 5. Übung 1 Präsenzübungen 1.1 Schnelltest a) Welche Aussagen über Caches sind
MehrBetriebssysteme (BTS)
.Vorlesung Betriebssysteme (BTS) Christian Baun cray@unix-ag.uni-kl.de Hochschule Mannheim Fakultät für Informatik Institut für Betriebssysteme..007 Organisatorisches zur Übung Verteilung auf die beiden
MehrEinführung in die Programmiersprache C
Einführung in die Programmiersprache C 6 Cache-freundliche Programmierung (1) Alexander Sczyrba Robert Homann Georg Sauthoff Universität Bielefeld, Technische Fakultät Quadratische Matrizen Musterlösung
Mehr6 Exkurs: Assoziativspeicher (2) 6 Exkurs: Assoziativspeicher. 7.1 Speicherhierarchie. 7 Caches
6 Exkurs: Assoziativspeicher alternative Möglichkeit der Speicherung von Informationen in einem Computer: Assoziativspeicher (inhaltsadressierbarer Speicher bzw. CAM = Content Addressable Memory) : bei
Mehr1. Welche Speichereinheiten werden belegt, wenn die folgenden Strategien eingesetzt werden?
Sommersemester 009 Konzepte und Methoden der Systemsoftware Universität Paderborn Fachgebiet Rechnernetze Hausübung 05 Abgabe am 0.07.009 (Kästen D) Aufgabe : Speicherzuteilung (6++=8 Punkte) Es sei der
MehrFigurierte Zahlen, Urnen und Kugelfarben
Figurierte Zahlen, Urnen und Kugelfarben KLAUS-ULRICH UDER, Lüneburg HANS HUMENBERER und BERTHOLD SCHUPPAR, Dortmund Zuammenfaung: Bei einem elementaren tochatichen Problem (Ziehung von zei Kugeln au einer
MehrMehrprozessorarchitekturen
Mehrprozessorarchitekturen (SMP, UMA/NUMA, Cluster) Arian Bär 12.07.2004 12.07.2004 Arian Bär 1 Gliederung 1. Einleitung 2. Symmetrische Multiprozessoren (SMP) Allgemeines Architektur 3. Speicherarchitekturen
MehrVorlesung "Verteilte Systeme" Sommersemester 1999. Verteilte Systeme. Adreßraum. Rechner. Verteilte Systeme, Sommersemester 1999 Folie 19.
Verteilte Systeme 19. Distributed Shared Memory Sharing!! No Sharing! Sharing? Evolution der Berechnungsmodelle Vergangenheit Gemeinsamer Speicher Einzelrechner Gegenwart Nachrichtenkommunikation Verteilte
Mehr(Cache-Schreibstrategien)
Übungsblatt 2 Aufgabe 1 (Digitale Datenspeicher) 1. Nennen Sie einen digitalen Datenspeicher, der mechanisch arbeitet. 2. Nennen Sie zwei rotierende magnetische digitale Datenspeicher. 3. Nennen Sie zwei
MehrFreispeicherverwaltung Martin Wahl,
Freispeicherverwaltung Martin Wahl, 17.11.03 Allgemeines zur Speicherverwaltung Der physikalische Speicher wird in zwei Teile unterteilt: -Teil für den Kernel -Dynamischer Speicher Die Verwaltung des dynamischen
MehrSysteme 1: Architektur
slide 1 Vorlesung Systeme 1: Architektur Prof. Dr. Ulrich Ultes-Nitsche Forschungsgruppe Departement für Informatik Universität Freiburg slide 2 Prüfung 18. Februar 2004 8h00-11h40 13h00-18h20 20 Minuten
MehrVerteilte Systeme. Replikation & Konsistenz I. Prof. Dr. Oliver Haase
Verteilte Systeme Replikation & Konsistenz I Prof. Dr. Oliver Haase 1 Überblick Replikation & Konsistenz I Ziele von Replikation Replikationsmodelle datenzentriert Client-zentriert Replikation & Konsistenz
Mehr4.2 Verbesserung der Leistungsfähigkeit von Caches
12 4.2 Verbesserung der Leistungsfähigkeit von Caches Peter Marwedel Informatik 12 TU Dortmund 2014/05/02 Cache-Performanz Bewertungsmaß für die Leistungsfähigkeit einer Speicherhierarchie: Mittlere Zugriffszeit
MehrPaging. Einfaches Paging. Paging mit virtuellem Speicher
Paging Einfaches Paging Paging mit virtuellem Speicher Einfaches Paging Wie bisher (im Gegensatz zu virtuellem Speicherkonzept): Prozesse sind entweder ganz im Speicher oder komplett ausgelagert. Im Gegensatz
MehrTU München, Fakultät für Informatik Lehrstuhl III: Datenbanksysteme Prof. Alfons Kemper, Ph.D.
TU München, Fakultät für Inforatik Lehrstuhl III: Datenbanksystee Prof. Alfons Keper, Ph.D. Blatt Nr. 11 Übung zur Vorlesung Grundlagen: Datenbanken i WS15/16 Harald Lang, Linnea Passing (gdb@in.tu.de)
MehrInhalt Teil 10 (Caches) aus 6. Speicherorganisation
Inhalt Teil 10 (Caches) aus 6. Speicherorganisation 1 6.2 Caches 6.2.1 Systemstrukturen 6.2.2 Laden des Cache 6.2.3 Cache-Strukturen Vollassoziativer Cache Direkt zuordnender Cache N-fach assoziativer
Mehr183.579, WS2012 Übungsgruppen: Mo., 07.01. Do., 10.01.2013
VU Technische Grundlagen der Informatik Übung 7: Speicher, Peripherie 183.579, WS2012 Übungsgruppen: Mo., 07.01. Do., 10.01.2013 Aufgabe 1: Ihre Kreativität ist gefragt! Um die Qualität der Lehrveranstaltung
MehrU4-1 Aufgabe 3: einfache malloc-implementierung
U4 3. Übung U4 3. Übung Besprechung der Aufgabe 2: wsort Aufgabe 3: malloc-implementierung Ziele der Aufgabe Zusammenhang zwischen "nacktem Speicher" und typisierten bereichen verstehen Funktion aus der
Mehr5 Speicherverwaltung. bs-5.1 1
5 Speicherverwaltung bs-5.1 1 Pufferspeicher (cache) realer Speicher Primärspeicher/Arbeitsspeicher (memory) Sekundärspeicher/Hintergrundspeicher (backing store) (Tertiärspeicher/Archivspeicher) versus
Mehrwichtigstes Betriebsmittel - neben dem Prozessor: Speicher
Speicherverwaltung Aufgaben der Speicherverwaltung wichtigstes Betriebsmittel - neben dem Prozessor: Speicher Sowohl die ausführbaren Programme selbst als auch deren Daten werden in verschiedenen Speicherbereichen
MehrSysteme I: Betriebssysteme Kapitel 8 Speicherverwaltung
Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung Version 21.12.2016 1 Inhalt Vorlesung Aufbau einfacher Rechner Überblick: Aufgabe, Historische Entwicklung, unterschiedliche Arten von Betriebssystemen
MehrRechnergrundlagen SS Vorlesung
Rechnergrundlagen SS 2007 13. Vorlesung Inhalt Cache Lesen Schreiben Überschreiben Memory Management Unit (MMU) Translation Lookaside Buffer (TLB) Klausurvorbereitung Inhalte der Klausur Rechnergrundlagen
MehrOpenCL Implementierung von OpenCV Funktionen
Multi-Core Architectures and Programming OpenCL Implementierung von OpenCV Funktionen julian.mueller@e-technik.stud.uni-erlangen.de Hardware/Software Co-Design August 18, 2011 1 Table of content 1 OpenCL
MehrKapitel 8: Physischer Datenbankentwurf
8. Physischer Datenbankentwurf Seite 1 Kapitel 8: Physischer Datenbankentwurf Speicherung und Verwaltung der Relationen einer relationalen Datenbank so, dass eine möglichst große Effizienz der einzelnen
MehrTechnische Informatik 1 - HS 2017
Institut für Technische Informatik und Kommunikationsnetze Prof. L. Thiele Technische Informatik 1 - HS 2017 Übung 11 Datum: 21. 22. 12. 2017 Virtueller Speicher 1 Performanz Gehen Sie von einem virtuellen
MehrFreispeicherverwaltung
Freispeicherverwaltung Allgemeine Techniken und Anwendung unter Linux Martin Wahl, 17.11.03 Freispeicherverwaltung 1 Überblick Allgemeines Suchstrategien Verwaltungsstrategien externer / interner Verschnitt
MehrModel Checking für finite state systems. Computergestützte Verifikation Verteilte Systeme Unabhängigkeitsrelation I zwischen Aktionen:
Model Checking für finite tte ytem Computergetützte Verifiktion 17.5.2002 explizit: 3.1: Tiefenuche Kpitel 3 ymbolich: Kpitel 4 3.2: LTL-Model Checking 3.3: CTL-Model Checking 3.4: Firne 4.1: BDD-bierte
MehrAlgorithmen II Vorlesung am
Algorithmen II Vorlesung am 24.01.2013 Online Algorithmen INSTITUT FÜR THEORETISCHE INFORMATIK PROF. DR. DOROTHEA WAGNER KIT Universität des Landes Baden-Württemberg und Algorithmen nationales Forschungszentrum
MehrÜbungen zur Vorlesung. Datenbanken I. WS 2002/2003 Blatt 4 MUSTERLÖSUNG
Prof. Dr. S. Böttcher Adelhard Türling Übungen zur Vorlesung Datenbanken I WS 2002/2003 Blatt 4 MUSTERLÖSUNG Aufgabe 4.1: Bestimmen Sie zu den folgenden Transaktions-Schedules, ob diese (konflikt-) serialisierbar
MehrAufgabe 2.4: Temposünder?
Idee, Aufgabenentwurf und Foto: Barbara Mathea, Ferdinand Weber Weil da Radargerät defekt war, filmte die Polizei in einer 30-km-Zone alle vorbeifahrenden Auto. Von 4 Auto ind je 5 aufeinander folgende
MehrTU München, Fakultät für Informatik Lehrstuhl III: Datenbanksysteme Prof. Alfons Kemper, Ph.D.
TU München, Fakultät für Informatik Lehrstuhl III: Datenbanksysteme Prof. Alfons Kemper, Ph.D. Blatt Nr. 07 Übung zur Vorlesung Einsatz und Realisierung von Datenbanksystemen im SoSe16 Moritz Kaufmann
MehrSpeicher- und Cacheverwaltung unter Linux. Ralf Petring & Guido Schaumann
Speicher- und Cacheverwaltung unter Linux Ralf Petring & Guido Schaumann Übersicht Virtueller Adressraum Virtuelle Speicheraufteilung Reale Speicheraufteilung Speicherverwaltung Speicherzugriff Auslagerungsstrategien
MehrRechnerorganisation. 1. Juni 201 KC Posch
.6.2 Rechnerorganisation. Juni 2 KC Posch .6.2 2 .6.2 Front Side Bus Accelerated Graphics Port 28 MHz Front Side Bus North Bridge RAM idge South Bri IDE USB PCI Bus 3 .6.2 Front Side Bus Front Side Bus
MehrMehrwegbäume Motivation
Mehrwegbäume Motivation Wir haben gute Strukturen (AVL-Bäume) kennen gelernt, die die Anzahl der Operationen begrenzen Was ist, wenn der Baum zu groß für den Hauptspeicher ist? Externe Datenspeicherung
MehrEntwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme
Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme R. Merker, Technische Universität Dresden, Fakultät ET und IT J. Kelber, Fachhochschule Schmalkalden, ET Gliederung
MehrStatitik für Kommunikationienchaftler Winteremeter 010/011 Vorleung Prof. Dr. Nicole Krämer Übung Nicole Krämer, Cornelia Oberhauer, Monia Mahling Löung Thema 5 Homepage zur Verantaltung: http://.tatitik.lmu.de/~kraemer/k10/index.html
Mehrzu 6: Ausbildung eines echten Integralverhaltens
Univerität Stuttgart ntitut für Leitungelektronik und Elektriche Antriebe Prof. Dr.-ng. J. Roth-Stielo zu 6: Aubildung eine echten ntegralverhalten Betrachtete Regelytem: Die n Eigenchaft-Parameter ind
MehrEffizientes Peer-to-Peer-Distributionssystem für multimediale Inhalte
Effiziente Peer-to-Peer-Ditributionytem für multimediale Inhalte Thorten Strufe 0 Gliederung Da -Paradigma Auftretende Skizze de Sytem Zuammenfaung und Aublick Thorten Strufe 1 Warum tun wir da überhaupt?
Mehrccnuma Unterstützung Zustandsübergangsdiagramm MESIF
ccnuma Unterstützung Einführung eines neuen Zustandes Forward (F) Cache mit Block im F-Zustand antwortet auf BusRd, Caches mit Block im S-Zustand müssen nichts machen Nach einem BusRd mit Teilhaber wandert
MehrIn diesem Abschnitt wollen wir uns mit der Architektur von Datenbank Managements Systemen beschäftigen.
1 In diesem Abschnitt wollen wir uns mit der Architektur von Datenbank Managements Systemen beschäftigen. Zunächst stellt sich die Frage: Warum soll ich mich mit der Architektur eines DBMS beschäftigen?
Mehr5.1 Verteilung von Aktualisierungshinweisen
5.1 Verteilung von Aktualisierungshinweisen Verteilung von Nachrichten über eine Aktualisierung lokaler Datenspeicher erfährt, dass Aktualisierung stattfand z.b. Invalidierungsnachricht vgl. erste DSM-Implementierung
MehrGrundlagen Rechnerarchitektur und Betriebssysteme
Grundlagen Rechnerarchitektur und Betriebssysteme Johannes Formann Definition Computer: Eine Funktionseinheit zur Verarbeitung von Daten, wobei als Verarbeitung die Durchführung mathematischer, umformender,
MehrKorrekturanweisungen für die Mathematikaufgaben 2009
Korrekturaneiungen für die Mathematikaufgaben 2009 Erläuterungen zu den Korrekturaneiungen Die Korrekturaneiungen ermöglichen eine eindeutige Klaifikation der Schülerantorten in richtig und und damit eine
MehrBeobachten und Messen mit dem Mikroskop
Phyikaliche Grundpraktikum Veruch 006 Veruchprotokolle Beobachten und een mit dem ikrokop Aufgaben 1. Betimmen de ildungmaßtabe der vorhandenen ektive mit Hilfe eine echraubenokular. Vergleich mit den
MehrDie Sicht eines Sysadmins auf DB systeme
Die Sicht eines Sysadmins auf DB systeme Robert Meyer 21. Oktober 2016 Robert Meyer Die Sicht eines Sysadmins auf DB systeme 21. Oktober 2016 1 / 20 Inhaltsverzeichnis 1 Einleitung 2 IO unter Linux typische
Mehr