*DE A *

Größe: px
Ab Seite anzeigen:

Download "*DE A *"

Transkript

1 (19) *DE A * (10) DE A (12) Offenlegungsschrift (21) Aktenzeichen: (22) Anmeldetag: (43) Offenlegungstag: (71) Anmelder: Universität Rostock, Rostock, DE (74) Vertreter: Gulde & Partner Patent- und Rechtsanwaltskanzlei mbb, Berlin, DE (51) Int Cl.: H03K 5/14 ( ) (72) Erfinder: Salomon, Ralf, Prof. Dr., Rostock, DE; Joost, Ralf, Dr., Kühlungsborn, DE (56) Ermittelter Stand der Technik: DE B4 DE A1 US B1 Prüfungsantrag gemäß 44 PatG ist gestellt. Die folgenden Angaben sind den vom Anmelder eingereichten Unterlagen entnommen. (54) Bezeichnung: Signalverarbeitungsvorrichtung und Messvorrichtung zur hochpräzisen Laufzeitmessung zweier Signale (57) Zusammenfassung: Die vorliegende Erfindung betrifft eine Signalverarbeitungsvorrichtung zur hochpräzisen Laufzeitmessung zweier Signale, insbesondere betrifft die vorliegende Erfindung eine Messvorrichtung zur hochpräzisen Laufzeitmessung mindestens zweier digitaler Signale. Es ist Aufgabe der vorliegenden Erfindung, eine Signalverarbeitungsvorrichtung und eine Messvorrichtung zur hochpräzisen Laufzeitmessung zweier Signale anzugeben, die eine höhere zeitliche Auflösung unter Beibehaltung der einfachen und preiswerten Implementierungsmöglichkeit ermöglicht. Die erfindungsgemäße Signalverarbeitungsvorrichtung umfasst: einen ersten Signalspeicher (100) mit einem ersten Signaleingang (1) für ein erstes Eingangssignal (S1), einem zweiten Signaleingang (2) für ein zweites Eingangssignal (S2), einem ersten Signalausgang (13) für ein erstes Ausgangssignal (Q) und einem zweiten Signalausgang (23) für ein zweites Ausgangssignal (Q), wobei der erste Signalspeicher (100) ausgebildet ist, einen ersten Zustand einzunehmen, bei dem der logische Wert des ersten Ausgangssignals (Q) komplementär zum logischen Wert des zweiten Ausgangssignals (Q) ist, einen zweiten Signalspeicher (200) mit einem Signaleingang (41) für ein Eingangssignal (Q1), einem Signalausgang (4) für ein Ausgangssignal (Q2), wobei der zweite Signalspeicher (200) ausgebildet ist, ein Eingangssignal (Q1) zu speichern und am Signalausgang (4) als Ausgangssignal (Q2) bereitzustellen, wobei der Signaleingang (41) des zweiten Signalspeichers (200) mit den Signalausgängen (13, 23) des ersten Signalspeichers (100) gekoppelt ist, wobei der erste Signalspeicher (100) weiterhin ausgebildet ist, einen zweiten Zustand einzunehmen, bei dem der logische Wert des ersten Ausgangssignals (Q) dem logischen Wert des zweiten Ausgangssignals (Q) entspricht.

2 Beschreibung Technisches Gebiet [0001] Die vorliegende Erfindung betrifft eine Signalverarbeitungsvorrichtung zur hochpräzisen Laufzeitmessung zweier Signale, insbesondere betrifft die vorliegende Erfindung eine Messvorrichtung zur hochpräzisen Laufzeitmessung mindestens zweier digitaler Signale. Stand der Technik [0002] Die Laufzeitmessung ist eines der Schlüsselverfahren für die Implementation von Lokalisierungsalgorithmen. Laufzeitunterschiede von Signalen müssen heutzutage mit hoher zeitlicher Auflösung bestimmt werden, beispielsweise bei der Auswertung von Tomografiesignalen. Zudem spielt die Laufzeitmessung eine wichtige Rolle bei der Untersuchung verschiedenster physikalischer Effekte. [0003] Grobe Laufzeitmessung für große Zeitdifferenzen erfolgt vorrangig mit zählerbasierten Verfahren, wobei die Auflösung der Laufzeitmessung durch die Taktrate des Zählers begrenzt ist. Feine Laufzeitmessungen für kleine Zeitdifferenzen werden entweder mit analogen Verfahren oder unter Verwendung sogenannter Tapped Delay Lines (TDLs) durchgeführt. TDLs bieten den Vorteil einer rein digitalen und somit preiswerten Umsetzung. [0004] Eine TDL wird gewöhnlich als Kette von Verzögerungsgliedern ( TDL elements ), welchen jeweils ein Flip-flop zugeordnet ist, realisiert. Eine solche TDL ist in Abb. 1 dargestellt. Die Dateneingänge D der Flip-flops werden mit einem dem jeweiligen Flipflop zugeordneten Abgriffpunkt ( tab ) der Kette von Verzögerungsgliedern verbunden. Der Eingang der Kette von Verzögerungsgliedern wird mit einem ersten Signaleingang für ein erstes Messsignal S1 verbunden. Die Takteingänge CLK aller Flip-flops der TDL werden direkt mit einem zweiten Signaleingang für ein zweites Messsignal S2 verbunden. Vorzugsweise weist jedes Verzögerungsglied dieselbe Verzögerungszeit τ auf. [0005] Erreicht das erste Messsignal S1 den Dateneingang D eines Flip-flops, bevor das zweite Messsignal S2 den Takteingang CLK desselben Flip-flops erreicht, wird das Flip-flop in dem Moment, in dem das zweite Messsignal S2 den Takteingang CLK erreicht, den logischen Pegel des ersten Messsignals S1, der an seinem Eingang D anliegt, laden und auf seinem Ausgang Q [0...5] ausgeben. Im umgekehrten Fall, also wenn das zweite Messsignal S2 den Takteingang CLK erreicht, bevor das erste Messsignal S1 am Eingang D des Flip-flops anliegt, wird das Flipflop die logische Inverse ausgeben. Dadurch trifft der Ausgangswert des Flip-flops eine Aussage darüber, welches der beiden Messsignale S1, S2 zuerst am Flip-flop eingetroffen war. [0006] Da nun das erste Messsignal S1 aufgrund der sich bei Durchlaufen der Kette von Verzögerungsgliedern erhöhenden Gesamtverzögerung am Dateneingang D jedes Flip-flops zu einer anderen Zeit erscheint (siehe die Darstellung der zeitlichen Verhältnisse von Beispielsignalen S1, S2 oberhalb der TDL in Abb. 1), kann eine zeitliche Verzögerung ΔT des zweiten Messsignals S2 gegenüber dem ersten Messsignal S1 bestimmt werden, indem die Ausgangswerte Q [0...5] aller Flip-flops der TDL betrachtet werden. [0007] Das in Abb. 1 gezeigte Beispiel einer TDL kann eine Verzögerung nur bestimmen, wenn S2 später den logischen Pegel wechselt als S1. Eine TDL kann jedoch auch so modifiziert werden, dass eine Bestimmung eines Verzögerungswertes möglich ist, wenn das erste Messsignal S1 gegenüber dem zweiten Messsignal S2 verzögert ist. [0008] Die Genauigkeit der Messung ist durch die Verzögerungszeit τ eines Verzögerungsgliedes vorgegeben und beträgt bei gängigen Implementierungen ca. 50 ps. Der in Abb. 1 gezeigte Ergebnisvektor [111100] würde also einer Verzögerung des zweiten Messsignals S2 gegenüber dem ersten Messsignal S1 von ca. 200 ps entsprechen. Die Messgenauigkeit (Zeitauflösung) von ca. 50 ps ist für viele Anwendungen zu gering. [0009] Es ist deshalb Aufgabe der vorliegenden Erfindung, eine Signalverarbeitungsvorrichtung und eine Messvorrichtung zur hochpräzisen Laufzeitmessung zweier Signale anzugeben, die eine höhere zeitliche Auflösung unter Beibehaltung der einfachen und preiswerten Implementierungsmöglichkeit von einfachen Logikelementen wie beispielsweise Flip-flops ermöglicht. Offenbarung der Erfindung [0010] Erfindungsgemäß wird daher eine Signalverarbeitungsvorrichtung zur Verarbeitung von digitalen Signalen offenbart, umfassend: einen ersten Signalspeicher mit einem ersten Signaleingang für ein erstes Eingangssignal, einem zweiten Signaleingang für ein zweites Eingangssignal, einem ersten Signalausgang für ein erstes Ausgangssignal und einem zweiten Signalausgang für ein zweites Ausgangssignal, wobei der erste Signalspeicher ausgebildet ist, einen ersten Zustand einzunehmen, bei dem der logische Wert des ersten Ausgangssignals komplementär zum logischen Wert des zweiten Ausgangssignals ist, einen zweiten Signalspeicher mit einem Signaleingang für ein Eingangssignal, einem Signalausgang für ein Ausgangssignal, wobei der zweite Signalspeicher ausgebildet ist, ein Eingangssi- 2/13

3 gnal zu speichern und am Signalausgang als Ausgangssignal bereitzustellen, wobei der Signaleingang des zweiten Signalspeichers mit den Signalausgängen des ersten Signalspeichers gekoppelt ist, wobei der erste Signalspeicher weiterhin ausgebildet ist, einen zweiten Zustand einzunehmen, bei dem der logische Wert des ersten Ausgangssignals dem logischen Wert des zweiten Ausgangssignals entspricht. [0011] Die Idee der vorliegenden Erfindung besteht darin, dass zwei Signalspeicher derart miteinander gekoppelt sind, dass ein transienter Übergangszustand des ersten Signalspeichers, der nur dann auftritt, wenn der erste Signalspeicher aus einem ungültigen Zustand bei einem hochgradig gleichzeitigen Umschalten beider Eingangssignale in einen gültigen Zustand übergeht, durch den zweiten Signalspeicher gespeichert wird. Somit kann für den Fall, dass ein transienter Übergangszustand des ersten Signalspeichers gespeichert wird, auf eine hochgradige Gleichzeitigkeit der beiden Eingangssignale geschlossen werden, die mit einer Zeitspanne korrespondiert, innerhalb der beide Eingangssignale umschalten müssen, damit ein transienter Übergangszustand entsteht. [0012] Da ein transienter Übergangszustand dann entstehen kann, wenn der erste Signalspeicher aus einem ungültigen Zustand bei einem hochgradig gleichzeitigen Umschalten beider Eingangssignale in einen gültigen Zustand übergeht, ist es erfindungsgemäß vorgesehen, dass der ungültige Zustand des ersten Signalspeichers auch dessen Grundzustand ist, d. h. derjenige Zustand, den der erste Signalspeicher einnimmt, sofern keines der zu detektierenden Eingangssignale anliegt. [0013] Da ein transienter Übergangszustand aufgrund der hohen Schaltgeschwindigkeiten von Signalspeichern (Logikgattern) lediglich im Falle eines höchst gleichzeitigen Umschaltens beider Eingangssignal ausgebildet werden kann, ist das Zeitfenster, in dem beide Eingangssignale umschalten, also eingehen müssen, entsprechend kurz, so dass die erfindungsgemäße Signalverarbeitungsvorrichtung die Gleichzeitigkeit der beiden Eingangssignale mit einfachen Mitteln sehr hoch auflösen kann. [0014] Das Zeitfenster, in dem zur Erzeugung eines transienten Übergangszustands beide Eingangssignale eingehen müssen, wird insbesondere durch die Leitungswege innerhalb des Signalspeichers bzw. durch die Leitungswege zwischen den im Signalspeicher verwendeten Logikgattern bestimmt. Da sich die beiden Eingangssignale durch den Signalspeicher (d. h. beispielsweise durch die Logikgatter des Signalspeichers und zwischen den Logikgattern) mit hoher Geschwindigkeit ausbreiten, ist das Zeitfenster, in dem zur Erzeugung eines transienten Übergangszustands beide Eingangssignale eingehen müssen, entsprechend kurz. [0015] Mit der erfindungsgemäßen Signalverarbeitungsvorrichtung kann das Zeitfenster, in dem zur Erzeugung eines transienten Übergangszustands beide Eingangssignale eingehen müssen, auf 10 bis 100 Pikosekunden (ps) reduziert werden, d. h. dass ein zuerst eingehendes Eingangssignal den Signalspeicher bereits nach 10 bis 100 ps in einen gültigen Zustand schaltet, ohne dass ein transienter Übergangszustand entsteht, sofern nicht das später eingehende Eingangssignal ebenfalls innerhalb dieser kurzen Zeitspanne eingeht. [0016] Gemäß einer bevorzugten Ausführungsvariante sind die Logikgatter des ersten Signalspeichers direkt nebeneinander angeordnet, sodass ein Rückkopplungs-Leitungsweg für die Rückkopplung zwischen den Logikgattern möglichst gering ist. [0017] Gemäß einer bevorzugten Ausführungsvariante ein zwischen den Signalspeichern angeordnetes Logikgatter mit einem ersten Signaleingang, einem zweiten Signaleingang und einem Signalausgang für ein Ausgangssignal vorgesehen. Dieses Logikgatter ist vorzugsweise ausgebildet, ein (eindeutiges) logisches Signal in Abhängigkeit eines transienten Übergangszustands zu erzeugen, d. h. das logische Ausgangssignal des Logikgatters unterscheidet sich im Falle eines transienten Übergangszustands vom logischen Ausgangssignal bei allen anderen Zuständen. Vorzugsweise sind der erste Signaleingang mit dem ersten Signalausgang des ersten Signalspeichers, der zweite Signaleingang mit dem zweiten Signalausgang des ersten Signalspeichers und der Signalausgang mit dem Signaleingang des zweiten Signalspeichers verbunden. Vorzugsweise ist das zwischen den Signalspeichern angeordnetes Logikgatter als UND Gatter ausgebildet. [0018] Gemäß einer bevorzugten Ausführungsvariante weist der zweite Signalspeicher einen Steuereingang zum Zurücksetzen des zweiten Signalspeichers auf. Dies ist vorteilhaft, weil der zweite Signalspeicher einen einmal erzeugten transienten Übergangszustand dauerhaft speichert. Um die Signalverarbeitungsvorrichtung wiederholt nutzen zu können, ist es jedoch vorteilhaft, die Speicherung des einmal erzeugten transienten Übergangszustands zurücksetzen zu können. [0019] Gemäß einer bevorzugten Ausführungsvariante ist der zweite Signalspeicher ausgebildet, lediglich einen transienten Übergangszustand des ersten Signalspeichers zu speichern. Dies ist vorteilhaft, weil andere Zustände des ersten Signalspeichers (egal ob gültige oder ungültige Zustände) nicht gespeichert werden, so dass lediglich ein hochgleichzeitiges Eintreffen beider Eingangssignale am ersten Signalspei- 3/13

4 cher zu einer Speicherung im zweiten Signalspeicher führen können. Damit ist eine Auswertung eines im zweiten Signalspeicher gespeicherten Signals besonders einfach zu realisieren, da nicht zwischen unterschiedlichen gespeicherten Signalen unterschieden werden muss. [0020] Gemäß einer bevorzugten Ausführungsvariante umfasst der erste Signalspeicher ein erstes Logikgatter und ein zweites Logikgatter, wobei das erste Logikgatter einen ersten Signaleingang, einen zweiten Signaleingang und einen Signalausgang aufweist und das zweite Logikgatter ebenfalls einen ersten Signaleingang, einen zweiten Signaleingang und einen Signalausgang aufweist. [0021] Gemäß einer bevorzugten Ausführungsvariante umfasst der zweite Signalspeicher ein viertes Logikgatter und ein fünftes Logikgatter, wobei das vierte Logikgatter einen ersten Signaleingang, einen zweiten Signaleingang und einen Signalausgang aufweist und das fünfte Logikgatter einen ersten Signaleingang, einen zweiten Signaleingang und einen Signalausgang aufweist. [0022] Das zwischen den Signalspeichern angeordnete Logikgatter wird in diesem Zusammenhang als drittes Logikgatter interpretiert. [0023] Gemäß einer bevorzugten Ausführungsvariante ist ein Signaleingang des ersten Logikgatters mit dem ersten Signaleingang des ersten Signalspeichers verbunden. Gemäß einer bevorzugten Ausführungsvariante ist der Signalausgang des zweiten Logikgatters mit den anderen Signaleingang des ersten Logikgatters verbunden ist, Gemäß einer bevorzugten Ausführungsvariante ist ein Signaleingang des zweiten Logikgatters mit dem zweiten Signaleingang des ersten Signalspeichers verbunden. Gemäß einer bevorzugten Ausführungsvariante ist der Signalausgang des ersten Logikgatters mit dem anderen Signaleingang des zweiten Logikgatters verbunden ist. [0024] Gemäß einer bevorzugten Ausführungsvariante ist der Signalausgang des vierten Logikgatters mit einem Signaleingang des fünften Logikgatters verbunden, wobei der andere Signaleingang des fünften Logikgatters mit dem Steuereingang verbunden ist. [0025] Gemäß einer bevorzugten Ausführungsvariante ist der Signalausgang des fünften Logikgatters mit demjenigen Signaleingang des vierten Logikgatters verbunden, der nicht mit dem Signalausgang des dritten Logikgatters verbunden ist. [0026] Gemäß einer bevorzugten Ausführungsvariante ist der Signalausgang des ersten Logikgatters mit einem ersten Signalinverter gekoppelt. [0027] Gemäß einer bevorzugten Ausführungsvariante ist der Signalausgang des zweiten Logikgatters mit einem zweiten Signalinverter gekoppelt. [0028] Gemäß einer bevorzugten Ausführungsvariante ist der Signalausgang des vierten Logikgatters mit einem dritten Signalinverter gekoppelt. [0029] Gemäß einer bevorzugten Ausführungsvariante ist der Signalausgang des fünften Logikgatters mit einem vierten Signalinverter gekoppelt. [0030] Gemäß einer bevorzugten Ausführungsvariante ist sind das erste Logikgatter, das zweite Logikgatter, das vierte Logikgatter und das fünfte Logikgatter als ODER Gatter ausgebildet. [0031] Gemäß einer bevorzugten Ausführungsvariante weist die erfindungsgemäße Signalverarbeitungsvorrichtung eine Auswerteeinheit auf, die ausgebildet ist, aus dem im zweiten Signalspeicher gespeicherten Ausgangssignal einen maximalen Laufzeitunterschied zwischen dem ersten Eingangssignal und dem zweiten Eingangssignal zu bestimmen. [0032] Die erfindungsgemäße Messvorrichtung zur hochpräzisen Laufzeitmessung mindestens zweier digitaler Eingangssignale kann die zeitlich hohe Auflösung der Signalverarbeitungsvorrichtung bezüglich der Gleichzeitigkeit der beiden Eingangssignale vorteilhaft nutzen, indem eine Vielzahl von erfindungsgemäßen Signalverarbeitungsvorrichtungen entlang zweier (das erste und das zweite Eingangssignal) führenden Signalleitungen gekoppelt werden, wobei sich die Eingangssignale in den Signalleitungen in entgegengesetzter Richtung ausbreiten. In einem dem ersten Messeingang nächstgelegenen Bereich wird das erste Eingangssignal deutlich vor dem zweiten Eingangssignal in die jeweilige Signalverarbeitungsvorrichtung eingehen, sodass dort beim Umschalten vom Grundzustand (ungültiger Zustand) in einen gültigen Zustand (aufgrund des zuerst eintreffenden ersten Eingangssignals) kein transienter Übergangszustand hervorgerufen wird, während in einem dem zweiten Messeingang nächstgelegenen Bereich das zweite Eingangssignal deutlich vor dem ersten Eingangssignal in die jeweilige Signalverarbeitungsvorrichtung eingehen wird, sodass auch dort beim Umschalten vom Grundzustand (ungültiger Zustand) in einen gültigen Zustand (aufgrund des zuerst eintreffenden zweiten Eingangssignals) kein transienter Übergangszustand hervorgerufen wird. Lediglich in demjenigen Bereich, in dem beide Signale höchst gleichzeitig (also mit extrem geringen Laufzeitunterschieden) in die jeweilige Signalverarbeitungsvorrichtung eingehen, wird im ersten Signalspeicher kurzzeitig ein transienter Übergangszustand erzeugt, der dann durch den zweiten Signalspeicher gespeichert und als Ausgangssignal für die Auswerteeinheit zur Verfügung gestellt wird. Die Auswerte- 4/13

5 einheit kann dann bestimmen, bei welchen Signalverarbeitungsvorrichtung(en) jeweils beide Eingangssignale innerhalb eines sehr kurzen Zeitfensters eingegangen sind. Aus der Position derjenigen Signalverarbeitungsvorrichtung(en), die eine Gleichzeitigkeit signalisieren, kann dann präzise auf den Laufzeitunterschied geschlossen werden. [0033] Dazu weist die Messvorrichtung zur hochpräzisen Laufzeitmessung mindestens zweier digitaler Eingangssignale einen ersten Messeingang mit einer Signalleitung für ein erstes Eingangssignal und einen zweiten Messeingang mit einer Signalleitung für ein zweites Eingangssignal auf, wobei eine Vielzahl von erfindungsgemäßen Signalverarbeitungsvorrichtungen vorgesehen sind, wobei jeweils der erste Signaleingang der Signalverarbeitungsvorrichtungen mit der Signalleitung für das erste Eingangssignal und jeweils der zweite Signaleingang der Signalverarbeitungsvorrichtungen mit der Signalleitung für das zweite Eingangssignal verbunden sind, und die jeweiligen Signaleingänge der Signalverarbeitungsvorrichtungen die Signalleitungen jeweils nacheinander kontaktieren, wobei die Signalausbreitungsrichtung der Signalleitung für das erste Eingangssignal entgegengesetzt zur Signalausbreitungsrichtung der Signalleitung für das zweite Eingangssignal verläuft. [0034] Gemäß einer bevorzugten Ausführungsvariante sind die Signalausgänge der Signalverarbeitungsvorrichtungen mit einer Auswerteeinheit verbunden, die ausgebildet ist, aus den Ausgangssignalen der Signalverarbeitungsvorrichtungen einen Laufzeitunterschied zwischen dem ersten Eingangssignal und dem zweiten Eingangssignal zu bestimmen. Kurzbeschreibung der Abbildungen [0035] Die Erfindung wird im Folgenden anhand von Abbildungen von Ausführungsbeispielen näher beschrieben. Gleiche Bezugszeichen bezeichnen dabei gleiche oder gleichartige Gegenstände. Es zeigen: [0036] Fig. 1 eine konventi\nelle Messvorrichtung zur Laufzeitmessung; [0037] Fig. 2 eine Signalverarbeitungsvorrichtung gemäß einer bevorzugten Ausführungsvariante der vorliegenden Erfindung, [0038] Fig. 3 eine Wahrheitstabelle zur Erläuterung der Wirkungsweise des ersten Signalspeichers der erfindungsgemäßen Signalverarbeitungsvorrichtung, und [0039] Fig. 4 eine Messvorrichtung zur präzisen Laufzeitmessung gemäß einer bevorzugten Ausführungsvariante der vorliegenden Erfindung. Detaillierte Beschreibung der Abbildungen [0040] Fig. 2 zeigt eine Signalverarbeitungsvorrichtung 300 gemäß einer bevorzugten Ausführungsvariante der vorliegenden Erfindung. [0041] Die Signalverarbeitungsvorrichtung 300 umfasst einen ersten Signalspeicher 100 und einen zweiten Signalspeicher 200. [0042] Der erste Signalspeicher 100 umfasst einen ersten Signaleingang 1 für ein erstes Eingangssignal S1 und einen zweiten Signaleingang 2 für ein zweites Eingangssignal S2. Weiterhin umfasst der erste Signalspeicher 100 einen ersten Signalausgang 13 für ein erstes Ausgangssignal Q und einen zweiten Signalausgang 23 für ein zweites Ausgangssignal Q. [0043] Weiterhin sind zwei ODER-Gatter 10, 20 vorgesehen, wobei das erste ODER-Gatter 10 neben dem Signaleingang 12, der mit dem Signaleingang 1 der Signalverarbeitungsvorrichtung 300 verbunden ist, einen weiteren Signaleingang 11 aufweist. Dieser weitere Signaleingang 11 fungiert als Eingang für ein erstes Rückkoppelungssignal, das mit dem Ausgang 23 des zweiten ODER-Gatters 20 verbunden ist, wobei der zweite Signalausgang 23 ebenfalls mit einem Inverter 24 gekoppelt ist. In gleicher Weise weist das zweite ODER-Gatter 20 neben dem Signaleingang 22, der mit dem Signaleingang 2 der Signalverarbeitungsvorrichtung 300 verbunden ist, einen weiteren Signaleingang 21 aufweist. Dieser weitere Signaleingang 21 fungiert als Eingang für ein zweites Rückkoppelungssignal, das mit dem Ausgang 13 des ersten ODER-Gatters 10 verbunden ist, wobei der erste Signalausgang 13 mit einem Inverter 14 gekoppelt ist. [0044] Fig. 3 zeigt eine Wahrheitstabelle zur Erläuterung der Wirkungsweise des ersten Signalspeichers 100 der erfindungsgemäßen Signalverarbeitungsvorrichtung 300. Der erste Signalspeicher 100 ist als sogenanntes RS-Latch ausgeführt, wobei die NOR- Gatter 10, 20 überkreuz miteinander verschaltet sind. Üblicherweise wird der Eingang 1 für das Eingangssignal S1 als S (für set) und der Eingang 2 für das Eingangssignal S2 als R (für reset) bezeichnet. Aufgrund der verwendeten Logik wird üblicherweise der Ausgang 23 für das zweite Ausgangssignal mit Q und der Ausgang 13 für das erste Ausgangssignal mit Q bezeichnet. Die Eingangskombination S = R = 0 ist als Speichern bekannt, da hierdurch der vorher mittels S oder R eingeschriebene Zustand beibehalten wird. Bei Anlegen der Eingangskombination S = R = 1 geht das NOR-basierte RS-Flipflop, also der erste Signalspeicher 100 in den sog. ungültigen Zustand über, der durch Q = Q = 0 charakterisiert ist. Denn sollten in diesem Zustand beide Eingänge höchst gleichzeitig auf S = R = 0 gesetzt werden, ist nicht vorhersagbar, ob das Flipflop in den Zustand Q = 1 und Q = 0 oder in den Zustand Q = 0 und Q = 1 übergeht. Un- 5/13

6 abhängig von dieser Tatsache geht der der erste Signalspeicher 100 aber für eine sehr kurze Zeitspanne in den transienten Zustand Q = Q = 1 über. Das nachgeschaltete Logikgatter 30 kann diesen transienten Zustand Q = Q = 1 zunächst gegenüber allen anderen möglichen Zuständen diskriminieren und der nachgeschaltete zweite Signalspeicher 200 kann diesen diskriminierten transienten Zustand dauerhaft speichern, bis der zweite Signalspeicher 200 mittels des Steuersignals 3 zurückgesetzt wird. [0045] Der zweite Signalspeicher 200 ist ausgebildet, das Auftreten des transienten Zustands im ersten Signalspeicher 100 dauerhaft speichern. Hierfür ist das RS-Flipflop gemäß dieser Ausführungsvariante eine mögliche Ausgestaltung. Natürlich kann für den zweiten Signalspeicher 200 auch ein anderes Flipflops verwenden. Als Beispiel kann das Und-gatter an den clock-eingang eines D-flipflops gehen, wobei der D-eingang auf 1 gesetzt wird. Oder man nimmt alternativ ein T-flipflop, wobei wiederum das UND-gatter an den Takteingang geht. [0046] Mit anderen Worten kennen die nachgeschalteten Einheiten 30, 200 das Vorliegen eines transienten Zustands, also das höchst gleichzeitige Eingehen der Eingangssignale S1 und S2, und speichern diesen kurzzeitig auftretenden transienten Zustand. [0047] Die Signalverarbeitungsvorrichtung 300 der Fig. 2 arbeitet mit low-aktiven Eingangssignalen S1 und S2 und einem low-aktiven Resetsignal am Steuereingang 3. Um die Signalverarbeitungsvorrichtung 300 in den Ausgangszustand zu versetzen (nachfolgend auch als Zurücksetzen bezeichnet), wird der Steuereingang 3 der Signalverarbeitungsvorrichtung 300 auf low gesetzt. Nachfolgend werden die Signale S1 und S1 auf high (bzw. auf 1) gesetzt. Nachfolgend wird der Steuereingang 3 deaktiviert (auf 1 gesetzt), um den Signalverarbeitungsvorrichtung 300 zu aktivieren. Dadurch wird die Signalverarbeitungsvorrichtung 300 in den ungültigen Zustand Q = Q = 0 versetzt. Dieser ungültige Zustand stellt somit den Grundzustand der Signalverarbeitungsvorrichtung 300 nach ihrer Aktivierung dar. Wechseln jetzt beide Signale S1 und S2 höchst gleichzeitig von 1 auf 0, wechseln aufgrund des transienten Zustands beide Ausgänge Q und Q auf 1. Wechseln beide Signale S1 und S2 nicht höchst gleichzeitig, wechseln beide Ausgänge Q und Q entweder in den Zustand Q = 1 und Q = 0 oder in den Zustand Q = 0 und Q = 1, wobei nicht vorhersagbar ist, welchen dieser Zustände der erste Signalspeicher 100 einnehmen wird. [0048] Lediglich im Falle des transienten Zustands (beide Ausgänge Q und Q auf 1), also des höchst gleichzeitigen Wechselns beider Signale S1 und S2 von 1 auf 0 kann das Gatter 30 auf 1 wechseln. Für den Fall, dass beide Signale S1 und S2 nicht höchst gleichzeitig wechseln (also bei low-aktiven Eingangssignalen nicht höchst gleichzeitig eingehen), wechseln die Ausgänge Q und Q entweder in den Zustand Q = 1 und Q = 0 oder in den Zustand Q = 0 und Q = 1, was jedoch dazu führt, dass das UND Gatter 30 weiterhin am Ausgang auf 0 gesetzt bleibt. [0049] Der zweite Signalspeicher 200 ist derart ausgebildet, dass er das Signal des UND Gatters 30 dauerhaft speichert, bis die Signalverarbeitungsvorrichtung 300 wieder in den Ausgangszustand versetzt wird (der Steuereingang 3 auf low gesetzt). [0050] Somit stellt der Wert des Ausgangssignals Q2 eine Information darüber dar, ob die Signale S1 und S2 höchst gleichzeitig eingegangen sind oder nicht. [0051] Die in Fig. 2 gezeigte Ausführungsvariante zeigt eine beispielhafte Implementierung. Andere Implementierungen mit anderen Gattern und anderen Flipflops können dieselbe Funktionalität erzielen, beispielsweise mit high-aktiven Eingangssignalen S1 und S2 und einem high-aktiven Resetsignal, mit highaktiven Eingangssignalen S1 und S2 und einem lowaktiven Resetsignal oder mit low-aktiven Eingangssignalen S1 und S2 und einem high-aktiven Resetsignal. Auch das Eingangssignal S1 high-aktiv sein, während das und Eingangssignal S2 low-aktiv ist und umgekehrt. [0052] Somit ermöglicht die Signalverarbeitungsvorrichtung 300 eine zeitlich hochaufgelöste Detektion dahingehend, ob die Eingangssignale S1 und S2 hochgradig gleichzeitig eingespeist worden sind. In diesem Fall liegt der Signalausgang Q2 auf einen vorgegebenen Wert, beispielsweise auf high (bzw. auf 1) gemäß der Ausführungsvariante der Fig. 2. [0053] Sofern der Signalausgang Q2 nicht auf den vorgegebenen Wert (beispielsweise auf high gemäß Fig. 2) gesetzt ist, heißt dies, dass entweder noch gar kein Eingangssignal oder eines der Eingangssignale deutlich vor dem anderen Eingangssignal eingespeist wurde. [0054] Die Länge des Gleichzeitigkeitsintervalls, also desjenigen Zeitfensters, innerhalb dessen die Speicherung eines transienten Zustands ermöglicht wird, wird durch die Laufzeit des früheren Eingangssignals durch das entsprechende Logikgatter 10 oder 20 des Signalspeichers 100 und nachfolgend durch die Länge der die Rückkoppelsignale übertragenden Leitungswege (zwischen Signalausgang 23 und Signaleingang 12 bzw. zwischen Signalausgang 13 und Signaleingang 21) bestimmt. Vorzugsweise sind diese Leitungswege gleich lang bzw., unterscheiden sich um weniger als 10%. Mit der erfindungsgemäßen Signalverarbeitungsvorrichtung kann das Zeitfenster, innerhalb dessen die Speicherung eines transienten Zustands ermöglicht wird, auf 10 bis 100 ps reduziert werden, d. h. dass ein zuerst eingehendes Eingangs- 6/13

7 signal nur dann einen transienten Zustand hervorrufen kann, wenn das spätere (andere) Eingangssignal spätestens nach 10 bis 100 ps nach Eingang des zuerst eingehendes Eingangssignals eingeht. [0055] Fig. 4 zeigt eine Messvorrichtung zur präzisen Laufzeitmessung gemäß einer bevorzugten Ausführungsvariante der vorliegenden Erfindung. [0056] Die Messvorrichtung 400 zur präzisen Laufzeitmessung weist einen ersten Messeingang 401 für ein erstes Eingangssignal S1 und einen zweiten Messeingang 402 für ein zweites Eingangssignal S2 auf. Weiterhin umfasst die Messvorrichtung 400 eine Vielzahl von erfindungsgemäßen Signalverarbeitungsvorrichtungen 300, deren Signaleingänge 1 und 2 jeweils über die Signalleitungen 411 und 412 an die Messeingänge 401 und 402 gekoppelt sind. Dabei breiten sich die Eingangssignale S1 und S2 in den parallel zueinander verlaufenden Signalleitungen 411 und 412 in entgegengesetzter Richtung aus. Weiterhin umfasst die Messvorrichtung 400 einen Steuereingang 403, über den ein Steuersignal zum Zurücksetzen und Aktivieren der Signalspeicher 100, 200 (Fig. 2 und Fig. 3) eingespeist werden kann. Dafür ist der Steuereingang 403 der Messvorrichtung 400 mit den Steuereingängen 3 der Signalverarbeitungsvorrichtungen 300 gekoppelt. Weiterhin umfasst die Messvorrichtung 400 eine Auswerteeinheit 500, die mit den Signalausgängen 4 (Fig. 2) der Signalverarbeitungsvorrichtungen 300 gekoppelt ist. Vorzugsweise sind die Signalverarbeitungsvorrichtungen 300 entlang der Signalleitungen 411, 412 äquidistant angeordnet. [0057] Zwar lässt sich aus dem jeweiligen Ausgangssignalen Q2 (Fig. 2) einer Signalverarbeitungsvorrichtungen 300 nicht bestimmen, welches der beiden Eingangssignale S1 und S2 an der jeweiligen Signalverarbeitungsvorrichtung 300 zuerst eingegangen ist, jedoch lässt sich aus dem Ausgangssignal Q2 erfindungsgemäß bestimmen, ob beide Eingangssignale S1 und S2 innerhalb eines sehr kurzen Zeitfensters (kleiner oder gleich 100 ps) eingegangen sind. [0058] Werden die Eingangssignale jedoch S1 und S2 also nahezu zeitgleich in die Messeingänge 401 und 402 eingespeist, kann die zeitliche Differenz der Eingangssignale S1 und S2 bei ausreichender Länge der Signalleitungen 411 und 412 und ausreichender Anzahl der Signalverarbeitungsvorrichtungen 300 mit hoher Präzision bestimmt werden, weil lediglich ein Teil der Signalverarbeitungsvorrichtungen 300 ein mit einer Gleichzeitigkeit korrespondierendes Ausgangssignal Q2 ausgeben werden. Aus der Position dieser Signalverarbeitungsvorrichtungen 300 kann die zeitliche Differenz der Eingangssignale S1 und S2 dann mit hoher Präzision bestimmt werden. [0059] Im oberen Bereich der Fig. 4 wird das Eingangssignal S1 aufgrund des kürzeren Leitungsweges 411 zu den dort angeordneten Signalverarbeitungsvorrichtungen 300 zuerst eingehen, wobei das Eingangssignal S2 zeitlich später außerhalb des Zeitfensters, innerhalb dessen die Speicherung eines transienten Zustands ermöglicht wird, eingeht. Das bedeutet, dass das zuerst eingehende Eingangssignal S1 keinen transienten Zustand hervorrufen kann, weil das spätere Eingangssignal S2 nicht innerhalb von 100 ps nach Eingang des Eingangssignals S2 eingeht. Daher werden die Signalausgänge 4 im oberen Teil der Messvorrichtung 400 eine Null ausgeben. [0060] In gleicher Weise wird im unteren Bereich der Fig. 4 das Eingangssignal S2 aufgrund des kürzeren Leitungsweges 412 zu den dort angeordneten Signalverarbeitungsvorrichtungen 300 deutlich vor dem Eingangssignal S1 eingehen, so dass nachfolgend kein transienter Zustand hervorrufen werden kann. Daher werden die Signalausgänge 4 im unteren Teil der Messvorrichtung 400 ebenfalls eine Null ausgeben. [0061] In denjenigen Signalverarbeitungsvorrichtungen 300, in die die beiden Eingangssignale S1 und S2 höchst gleichzeitig eingehen, also mit einer zeitlichen Differenz kleiner als 100 ps, werden die jeweiligen ersten Signalspeicher 100 der Signalverarbeitungsvorrichtungen 300 einen transienten Zustand hervorrufen, der durch die die jeweiligen zweiten Signalspeicher 200 der Signalverarbeitungsvorrichtungen 300 gespeichert wird und jeweils als Ausgangssignal Q2 am Signalausgang anliegt. In diesen Bereichen werden die Signalausgänge 4 der Messvorrichtung 400 also eine Eins ausgeben. [0062] Aus der Position derjenigen Signalverarbeitungsvorrichtungen 300 entlang der Signalleitungen 411, 412, die eine Eins ausgeben, kann mittels der Auswerteeinheit 500 auf eine zeitliche Differenz der Eingangssignale S1 und S2 an den jeweiligen Messeingänge 401 und 402 mit sehr hoher Genauigkeit (kleiner als 100 ps) bestimmt werden. Bezugszeichenliste 1 Signaleingang der Signalverarbeitungsvorrichtung 2 Signaleingang der Signalverarbeitungsvorrichtung 3 Steuereingang der Signalverarbeitungsvorrichtung 4 Signalausgang der Signalverarbeitungsvorrichtung 10 erstes Logikgatter 11 Signaleingang des ersten Logikgatters 12 Signaleingang des ersten Logikgatters 13 Signalausgang des ersten Logikgatters 7/13

8 14 Signalinverter 20 zweites Logikgatter 21 Signaleingang des zweiten Logikgatters 22 Signaleingang des zweiten Logikgatters 23 Signalausgang des zweiten Logikgatters 24 Signalinverter 30 drittes Logikgatter 31 Signaleingang des dritten Logikgatters 32 Signaleingang des dritten Logikgatters 33 Signalausgang des dritten Logikgatters 40 viertes Logikgatter 41 Signaleingang des vierten Logikgatters 42 Signaleingang des vierten Logikgatters 43 Signalausgang des vierten Logikgatters 44 Signalinverter 50 fünftes Logikgatter 51 Signaleingang des fünften Logikgatters 52 Signaleingang des fünften Logikgatters 53 Signalausgang des fünften Logikgatters 54 Signalinverter 100 erster Signalspeicher 200 zweiter Signalspeicher 300 Signalverarbeitungsvorrichtung 400 Messvorrichtung 401 erster Messeingang 402 zweiter Messeingang 403 Steuerleitung 411 Signalleitung 412 Signalleitung 500 Auswerteeinheit S1 erstes Eingangssignal S2 zweites Eingangssignal erstes Ausgangssignal des ersten Signalspeichers Q zweites Ausgangssignal des ersten Signalspeichers Q1 Eingangssignal des zweiten Signalspeichers Q2 Ausgangssignal des zweiten Signalspeichers Patentansprüche 1. Signalverarbeitungsvorrichtung zur Verarbeitung von digitalen Signalen (S1, S2), umfassend: einen ersten Signalspeicher (100) mit einem ersten Signaleingang (1) für ein erstes Eingangssignal (S1), einem zweiten Signaleingang (2) für ein zweites Eingangssignal (S2), einem ersten Signalausgang (13) für ein erstes Ausgangssignal (Q) und einem zweiten Signalausgang (23) für ein zweites Ausgangssignal (Q), wobei der erste Signalspeicher (100) ausgebildet ist, einen ersten Zustand einzunehmen, bei dem der logische Wert des ersten Ausgangssignals (Q) komplementär zum logischen Wert des zweiten Ausgangssignals (Q) ist, einen zweiten Signalspeicher (200) mit einem Signaleingang (41) für ein Eingangssignal (Q1), einem Signalausgang (4) für ein Ausgangssignal (Q2), wobei der zweite Signalspeicher (200) ausgebildet ist, ein Eingangssignal (Q1) zu speichern und am Signalausgang (4) als Ausgangssignal (Q2) bereitzustellen, wobei der Signaleingang (41) des zweiten Signalspeichers (200) mit den Signalausgängen (13, 23) des ersten Signalspeichers (100) gekoppelt ist, dadurch gekennzeichnet, dass der erste Signalspeicher (100) weiterhin ausgebildet ist, einen zweiten Zustand einzunehmen, bei dem der logische Wert des ersten Ausgangssignals (Q) dem logischen Wert des zweiten Ausgangssignals (Q) entspricht. 2. Signalverarbeitungsvorrichtung nach Anspruch 1, wobei ein Logikgatter (30) mit einem ersten Signaleingang (31), einem zweiten Signaleingang (32) und einem Signalausgang (33) für ein Ausgangssignal (Q1) vorgesehen ist, wobei der erste Signaleingang (31) mit dem ersten Signalausgang (13) des ersten Signalspeichers (100), der zweite Signaleingang (32) mit dem zweiten Signalausgang (23) des ersten Signalspeichers (100), und der Signalausgang (33) mit dem Signaleingang (41) des zweiten Signalspeichers (200) verbunden sind. 3. Signalverarbeitungsvorrichtung nach mindestens einem der vorhergehenden Ansprüche, wobei der zweite Signalspeicher (200) einen Steuereingang (3) zum Zurücksetzen des zweiten Signalspeichers (200) aufweist. 4. Signalverarbeitungsvorrichtung nach mindestens einem der vorhergehenden Ansprüche, wobei der zweite Signalspeicher (200) ausgebildet ist, einen transienten Übergangszustand des ersten Signalspeichers (100) zu speichern. 5. Signalverarbeitungsvorrichtung nach mindestens einem der vorhergehenden Ansprüche, wobei der erste Signalspeicher (100) ein erstes Logikgatter (10) und ein zweites Logikgatter (20) umfasst, wobei das erste Logikgatter (10) einen ersten Signaleingang (11), einen zweiten Signaleingang (12) und einen Signalausgang (13) aufweist und das zweite Logikgatter (20) einen ersten Signaleingang (21), einen zweiten Signaleingang (22) und einen Signalausgang (23) aufweist, und wobei der zweite Signalspeicher (200) ein viertes Logikgatter (40) und ein fünftes Logikgatter (50) umfasst, wobei das vierte Logikgatter (40) einen ersten Signaleingang (41), einen zweiten Signaleingang (42) und einen Signalausgang (43) aufweist und das fünfte Logikgatter (50) einen ersten Signaleingang (51), einen zweiten Signaleingang (52) und einen Signalausgang (53) aufweist. 6. Signalverarbeitungsvorrichtung nach Anspruch 5, wobei ein Signaleingang (11) des ersten Logikgatters (10) mit dem ersten Signaleingang (1) des ersten Signalspeichers (100) verbunden ist und ein Signaleingang (22) des zweiten Logikgatters (20) mit 8/13

9 dem zweiten Signaleingang (2) des ersten Signalspeichers (100) verbunden ist. 7. Signalverarbeitungsvorrichtung nach mindestens einem der Ansprüche 5 und 6, wobei der Signalausgang (13) des ersten Logikgatters (10) mit einem Signaleingang (21) des zweiten Logikgatters (20) verbunden ist, wobei der Signalausgang (23) des zweiten Logikgatters (20) mit einem Signaleingang (12) des ersten Logikgatters (10) verbunden ist, wobei der Signalausgang (43) des vierten Logikgatters (40) mit einem Signaleingang (51) des fünften Logikgatters (50) verbunden ist, wobei der Signalausgang (53) des fünften Logikgatters (50) mit einem Signaleingang (42) des vierten Logikgatters (40) verbunden ist, und wobei der zweite Signaleingang (52) des fünften Logikgatters (50) mit dem Steuereingang (3) verbunden ist. 10. Messvorrichtung (400) nach Anspruch 9, wobei die Signalausgänge (4) der Signalverarbeitungsvorrichtungen (300) mit einer Auswerteeinheit (500) verbunden sind, wobei die Auswerteeinheit (500) ausgebildet ist, aus den Ausgangssignalen (Q2) der Signalverarbeitungsvorrichtungen (300) einen Laufzeitunterschied zwischen dem ersten Eingangssignal (S1) und dem zweiten Eingangssignal (S2) zu bestimmen. Es folgen 4 Seiten Zeichnungen 8. Signalverarbeitungsvorrichtung nach mindestens einem der Ansprüche 5 bis 7, der Signalausgang (13) des ersten Logikgatters (10) mit einem ersten Signalinverter (14) gekoppelt ist, der Signalausgang (23) des zweiten Logikgatters (20) mit einem zweiten Signalinverter (24) gekoppelt ist, der Signalausgang (43) des vierten Logikgatters (40) mit einem dritten Signalinverter (44) gekoppelt ist, der Signalausgang (53) des fünften Logikgatters (50) mit einem vierten Signalinverter (54) gekoppelt ist. 9. Messvorrichtung (400) zur hochpräzisen Laufzeitmessung mindestens zweier digitaler Eingangssignale (S1, S2) mit einem ersten Messeingang (401) und einer Signalleitung (411) für ein erstes Eingangssignal (S1) und einem zweiten Messeingang (402) und einer Signalleitung (412) für ein zweites Eingangssignal (S2), umfassend: eine Vielzahl von Signalverarbeitungsvorrichtungen (300) nach einem der vorhergehenden Ansprüche, wobei jeweils der erste Signaleingang (1) der Signalverarbeitungsvorrichtungen (300) mit der Signalleitung (411) für das erste Eingangssignal (S1) und jeweils der zweite Signaleingang (2) der Signalverarbeitungsvorrichtungen (300) mit der Signalleitung (412) für das zweite Eingangssignal (S2) verbunden sind, wobei die jeweiligen Signaleingänge (1, 2) der Signalverarbeitungsvorrichtungen (300) die Signalleitungen (411, 412) jeweils nacheinander kontaktieren, und wobei die Signalausbreitungsrichtung der Signalleitung (411) für das erste Eingangssignal (S1) entgegengesetzt zur Signalausbreitungsrichtung der Signalleitung (412) für das zweite Eingangssignal (S2) verläuft. 9/13

10 Anhängende Zeichnungen 10/13

11 11/13

12 12/13

13 13/13

Hochschule Emden / Leer. Ausarbeitung. Speicherung digitaler Signale

Hochschule Emden / Leer. Ausarbeitung. Speicherung digitaler Signale Hochschule Emden / Leer Ausarbeitung Thema: Speicherung digitaler Signale eingereicht von: Jens Fresenborg Inhaltsverzeichnis 1 Speicherung Digitaler Signale 1 2 Asynchrone Speicherelemente 1 2.1 RS-Flip-Flop

Mehr

*DE A *

*DE A * (19) *DE102015103640A120160915* (10) DE 10 2015 103 640 A1 2016.09.15 (12) Offenlegungsschrift (21) Aktenzeichen: 10 2015 103 640.1 (22) Anmeldetag: 12.03.2015 (43) Offenlegungstag: 15.09.2016 (71) Anmelder:

Mehr

Zeitabhängige binäre Schaltungen. Prof. Metzler 1

Zeitabhängige binäre Schaltungen. Prof. Metzler 1 Zeitabhängige binäre Schaltungen 1 Bistabile Kippstufe Flipflop Eine bistabile Kippschaltung hat zwei Eingänge und zumeist zwei Ausgänge. Mit einem Signal am Eingang E1 wird das Flipflop in den gesetzten

Mehr

*DE A *

*DE A * *DE102007053297A120090319* (19) Bundesrepublik Deutschland Deutsches Patent- und Markenamt (10) DE 10 2007 053 297 A1 2009.03.19 (12) Offenlegungsschrift (21) Aktenzeichen: 10 2007 053 297.2 (22) Anmeldetag:

Mehr

*DE A *

*DE A * (19) *DE102015110098A120161229* (10) (12) Offenlegungsschrift (21) Aktenzeichen: 10 2015 110 098.3 (22) Anmeldetag: 24.06.2015 (43) Offenlegungstag: 29.12.2016 (71) Anmelder: Dr. Ing. h.c. F. Porsche Aktiengesellschaft,

Mehr

*DE A *

*DE A * *DE102007049004A120090416* (19) Bundesrepublik Deutschland Deutsches Patent- und Markenamt (10) DE 10 2007 049 004 A1 2009.04.16 (12) Offenlegungsschrift (21) Aktenzeichen: 10 2007 049 004.8 (22) Anmeldetag:

Mehr

Klausuraufgaben: Flip-Flops

Klausuraufgaben: Flip-Flops Klausuraufgaben: Flip-Flops - Seite 1 Klausuraufgaben: Flip-Flops (1.) Nennen Sie 3 verschiedene Flip-Flops. (2.) Was bezeichnet man bei RS-Flip-Flop als den verbotenen Zustand? (3.) Zeichnen Sie ein RS

Mehr

*DE A *

*DE A * (19) *DE102015208388A120161110* (10) DE 10 2015 208 388 A1 2016.11.10 (12) Offenlegungsschrift (21) Aktenzeichen: 10 2015 208 388.8 (22) Anmeldetag: 06.05.2015 (43) Offenlegungstag: 10.11.2016 (71) Anmelder:

Mehr

*DE A *

*DE A * (19) *DE102015000566A120160721* (10) (12) Offenlegungsschrift (21) Aktenzeichen: 10 2015 000 566.9 (22) Anmeldetag: 17.01.2015 (43) Offenlegungstag: 21.07.2016 (71) Anmelder: AUDI AG, 85045 Ingolstadt,

Mehr

*DE A *

*DE A * (19) *DE102015203968A120160616* (10) DE 10 2015 203 968 A1 2016.06.16 (12) Offenlegungsschrift (21) Aktenzeichen: 10 2015 203 968.4 (22) Anmeldetag: 05.03.2015 (43) Offenlegungstag: 16.06.2016 (66) Innere

Mehr

*DE A *

*DE A * (19) *DE102012112622A120140626* (10) DE 10 2012 112 622 A1 2014.06.26 (12) Offenlegungsschrift (21) Aktenzeichen: 10 2012 112 622.4 (22) Anmeldetag: 19.12.2012 (43) Offenlegungstag: 26.06.2014 (71) Anmelder:

Mehr

*DE A *

*DE A * (19) *DE102011086774A120130523* (10) (12) Offenlegungsschrift (21) Aktenzeichen: 10 2011 086 774.0 (22) Anmeldetag: 22.11.2011 (43) Offenlegungstag: 23.05.2013 (71) Anmelder: Robert Bosch GmbH, 70469,

Mehr

*DE A *

*DE A * (19) *DE102016005739A120170105* (10) (12) Offenlegungsschrift (21) Aktenzeichen: 10 2016 005 739.4 (22) Anmeldetag: 10.05.2016 (43) Offenlegungstag: 05.01.2017 (71) Anmelder: Daimler AG, 70327 Stuttgart,

Mehr

*DE A *

*DE A * *DE102007042443A120090312* (19) Bundesrepublik Deutschland Deutsches Patent- und Markenamt (10) DE 10 2007 042 443 A1 2009.03.12 (12) Offenlegungsschrift (21) Aktenzeichen: 10 2007 042 443.6 (22) Anmeldetag:

Mehr

*DE A *

*DE A * *DE102007047775A120090409* (19) Bundesrepublik Deutschland Deutsches Patent- und Markenamt (10) (12) Offenlegungsschrift (21) Aktenzeichen: 10 2007 047 775.0 (22) Anmeldetag: 05.10.2007 (43) Offenlegungstag:

Mehr

Zeitabhängige binäre Schaltungen. Prof. Metzler

Zeitabhängige binäre Schaltungen. Prof. Metzler Zeitabhängige binäre Schaltungen Prof. Metzler 1 Bistabile Kippstufe Flipflop Eine bistabile Kippschaltung hat zwei Eingänge und zumeist zwei Ausgänge. Mit einem Signal am Eingang E1 wird das Flipflop

Mehr

*DE A *

*DE A * *DE102008035429A120090409* (19) Bundesrepublik Deutschland Deutsches Patent- und Markenamt (10) (12) Offenlegungsschrift (21) Aktenzeichen: 10 2008 035 429.5 (22) Anmeldetag: 30.07.2008 (43) Offenlegungstag:

Mehr

*DE B *

*DE B * (19) *DE102014201807B320150226* (10) DE 10 2014 201 807 B3 2015.02.26 (12) Patentschrift (21) Aktenzeichen: 10 2014 201 807.2 (22) Anmeldetag: 31.01.2014 (43) Offenlegungstag: (45) Veröffentlichungstag

Mehr

*DE A *

*DE A * (19) *DE102017203993A120180913* (10) (12) Offenlegungsschrift (21) Aktenzeichen: 10 2017 203 993.0 (22) Anmeldetag: 10.03.2017 (43) Offenlegungstag: 13.09.2018 (71) Anmelder: Bayerische Motoren Werke Aktiengesellschaft,

Mehr

Elektrische Logiksysteme mit Rückführung

Elektrische Logiksysteme mit Rückführung Elektrische Logiksysteme mit Rückführung Christoph Mahnke 22.06.2006 1 Trigger 1.1 RS-Trigger Ein RS-Trigger oder Flip-Flop ist ein elektronisches Bauelement, welches 2 stabile Zustände einnehmen und diese

Mehr

*DE A *

*DE A * (19) *DE102014216522A120160225* (10) DE 10 2014 216 522 A1 2016.02.25 (12) Offenlegungsschrift (21) Aktenzeichen: 10 2014 216 522.9 (22) Anmeldetag: 20.08.2014 (43) Offenlegungstag: 25.02.2016 (71) Anmelder:

Mehr

*DE A *

*DE A * (19) *DE102017102020A120180802* (10) (12) Offenlegungsschrift (21) Aktenzeichen: 10 2017 102 020.9 (22) Anmeldetag: 02.02.2017 (43) Offenlegungstag: 02.08.2018 (71) Anmelder: Institut für Polymertechnologien

Mehr

*DE A *

*DE A * (19) *DE102016110204A120171207* (10) DE 10 2016 110 204 A1 2017.12.07 (12) Offenlegungsschrift (21) Aktenzeichen: 10 2016 110 204.0 (22) Anmeldetag: 02.06.2016 (43) Offenlegungstag: 07.12.2017 (71) Anmelder:

Mehr

*DE A *

*DE A * (19) *DE102014224928A120160609* (10) DE 10 2014 224 928 A1 2016.06.09 (12) Offenlegungsschrift (21) Aktenzeichen: 10 2014 224 928.7 (22) Anmeldetag: 04.12.2014 (43) Offenlegungstag: 09.06.2016 (71) Anmelder:

Mehr

Grundtypen Flip-Flops

Grundtypen Flip-Flops FLIP-FLOPs, sequentielle Logik Bei den bislang behandelten Logikschaltungen (chaltnetzen) waren die Ausgangsgrößen X, Y... zu jeder Zeit in eindeutiger Weise durch die Kombination der Eingangsvariablen

Mehr

Laborübung 3. Latches, Flipflops, Counter

Laborübung 3. Latches, Flipflops, Counter Laborübung 3 Latches, Flipflops, Counter Teil 1 Abbildung 1 zeigt den Schaltkreis eines gated D-Latches. In Listing 1 wird exemplarisch ein Stück VHDL-Code vorgestellt, der den abgebildeten Schaltkreis

Mehr

*DE A *

*DE A * (19) *DE102015009266A120170119* (10) DE 10 2015 009 266 A1 2017.01.19 (12) Offenlegungsschrift (21) Aktenzeichen: 10 2015 009 266.9 (22) Anmeldetag: 15.07.2015 (43) Offenlegungstag: 19.01.2017 (71) Anmelder:

Mehr

Vorlesungsprüfung aus. Digitales Design. 2. Juni 2015

Vorlesungsprüfung aus. Digitales Design. 2. Juni 2015 Vorlesungsprüfung aus igitales esign 2. Juni 25 ie Arbeitszeit beträgt,5 Stunden. Als Hilfsmittel sind ausnahmslos Schreibzeug, Lineal und (nicht programmierbarer) Taschenrechner erlaubt. Schreiben Sie

Mehr

*DE B *

*DE B * (19) *DE102004052613B420160303* (10) DE 10 2004 052 613 B4 2016.03.03 (12) Patentschrift (21) Aktenzeichen: 10 2004 052 613.3 (22) Anmeldetag: 29.10.2004 (43) Offenlegungstag: 11.05.2006 (45) Veröffentlichungstag

Mehr

*EP A2* EP A2 (19) (11) EP A2 (12) EUROPÄISCHE PATENTANMELDUNG. (43) Veröffentlichungstag: Patentblatt 2005/12

*EP A2* EP A2 (19) (11) EP A2 (12) EUROPÄISCHE PATENTANMELDUNG. (43) Veröffentlichungstag: Patentblatt 2005/12 (19) Europäisches Patentamt European Patent Office Office européen des brevets *EP00117432A2* (11) EP 1 17 432 A2 (12) EUROPÄISCHE PATENTANMELDUNG (43) Veröffentlichungstag: 23.03.0 Patentblatt 0/12 (1)

Mehr

*DE A *

*DE A * (19) *DE102014019018A120160623* (10) DE 10 2014 019 018 A1 2016.06.23 (12) Offenlegungsschrift (21) Aktenzeichen: 10 2014 019 018.8 (22) Anmeldetag: 18.12.2014 (43) Offenlegungstag: 23.06.2016 (71) Anmelder:

Mehr

Digitalelektronik. Philipp Fischer. 9. Dezember 2002

Digitalelektronik. Philipp Fischer. 9. Dezember 2002 Digitalelektronik Philipp Fischer 9. Dezember 2002 1 Inhaltsverzeichnis Einfache TTL-Schaltungen 4 EOR-Logik 5 Realisation verschiedener Logiken 5 Addierer 6 Parity-Check 6 Multiplexer 7 Basis Flip-Flop

Mehr

*DE A *

*DE A * (19) *DE102015114714A120170309* (10) (12) Offenlegungsschrift (21) Aktenzeichen: 10 2015 114 714.9 (22) Anmeldetag: 03.09.2015 (43) Offenlegungstag: 09.03.2017 (71) Anmelder: Hoesch Schwerter Extruded

Mehr

EUROPÄISCHE PATENTANMELDUNG

EUROPÄISCHE PATENTANMELDUNG (19) TEPZZ 9 Z78 A_T (11) EP 2 9 782 A1 (12) EUROPÄISCHE PATENTANMELDUNG (43) Veröffentlichungstag: 14..1 Patentblatt 1/42 (1) Int Cl.: H01M /66 (14.01) H01M /672 (14.01) (21) Anmeldenummer: 141643. (22)

Mehr

Protokoll zum Versuch Flip-Flop

Protokoll zum Versuch Flip-Flop Naturwissenschaft Torben Pfaff Protokoll zum Versuch Flip-Flop Praktikumsbericht / -arbeit Praktikum zu Elektronische Bauelemente und Schaltungstechnik Protokoll zum Versuch Flip-Flop Versuch Flip-Flop

Mehr

Kombinatorische Schaltungen

Kombinatorische Schaltungen Mathias Arbeiter 16. Juni 2006 Betreuer: Herr Bojarski Kombinatorische Schaltungen Elektrische Logigsysteme ohne Rückführung Inhaltsverzeichnis 1 Wirkungsweise von NAND-Gattern 3 2 logische Schaltungen

Mehr

Grundlagen der Digitaltechnik GD. Aufgaben und Musterlösungen

Grundlagen der Digitaltechnik GD. Aufgaben und Musterlösungen DIGITALTECHNIK GD KLAUSUR VOM 19. 3. 2014 AUFGABEN UND MUSTERLÖSUNGEN SEITE 1 VON 9 Name: FH Dortmund Matr.-Nr.: FB Informations- und Elektrotechnik Grundlagen der Digitaltechnik GD Klausur vom 19. 3.

Mehr

Aufbau und Funktionsweise eines Computers - II

Aufbau und Funktionsweise eines Computers - II Aufbau und Funktionsweise eines Computers - II Schaltwerke Schaltwerke Bei Schaltnetzen: Ausgabe hängt nur von der aktuellen Eingabe ab. Bei Schaltwerken: Ausgabe hängt zusätzlich von endlich vielen vorausgegangenen

Mehr

DIGITALTECHNIK 08 FREQUENZ-ZÄHLER

DIGITALTECHNIK 08 FREQUENZ-ZÄHLER Seite 1 von 15 DIGITALTECHNIK 08 FREQUENZ-ZÄHLER Inhalt Seite 2 von 15 1 FREQUENZ-ZÄHLER... 3 1.1 ÜBERSICHT... 3 1.2 EINLEITUNG... 4 2 ASYNCHRONZÄHLER... 5 2.1 VORWÄRTSZÄHLER... 5 2.2 RÜCKWÄRTSZÄHLER...

Mehr

Multiplexer und Schieberegister

Multiplexer und Schieberegister Hard- und Softwaretechnik Schaltwerke Multiplexer und Schieberegister Andreas Zbinden Gewerblich- Industrielle Berufsschule Bern Inhaltsverzeichnis 1 Multiplexer, Demultiplexer 2 2 Schieberegister 6 2.1

Mehr

*DE A *

*DE A * (19) *DE102014015800A120160428* (10) DE 10 2014 015 800 A1 2016.04.28 (12) Offenlegungsschrift (21) Aktenzeichen: 10 2014 015 800.4 (22) Anmeldetag: 24.10.2014 (43) Offenlegungstag: 28.04.2016 (71) Anmelder:

Mehr

*DE A *

*DE A * *DE102007048213A120090409* (19) Bundesrepublik Deutschland Deutsches Patent- und Markenamt (10) DE 10 2007 048 213 A1 2009.04.09 (12) Offenlegungsschrift (21) Aktenzeichen: 10 2007 048 213.4 (22) Anmeldetag:

Mehr

*DE B *

*DE B * (19) *DE112010005125B420150521* (10) DE 11 2010 005 125 B4 2015.05.21 (12) Patentschrift (21) Deutsches Aktenzeichen: 11 2010 005 125.9 (86) PCT-Aktenzeichen: PCT/TR2010/000245 (87) PCT-Veröffentlichungs-Nr.:

Mehr

Tutorial Vivado/Verilog Teil 5 Zyklisches Schieberegister

Tutorial Vivado/Verilog Teil 5 Zyklisches Schieberegister Tutorial Vivado/Verilog Teil 5 Zyklisches Schieberegister Prof. Dr.-Ing. Michael Karagounis Dipl.-Ing. Rolf Paulus 1. Motivation Das Ziel dieses Laborversuchs ist es, den Entwurf von taktsensitiven always

Mehr

*DE A *

*DE A * (19) *DE102015014030A120170504* (10) DE 10 2015 014 030 A1 2017.05.04 (12) Offenlegungsschrift (21) Aktenzeichen: 10 2015 014 030.2 (22) Anmeldetag: 31.10.2015 (43) Offenlegungstag: 04.05.2017 (71) Anmelder:

Mehr

*DE A *

*DE A * *DE102007032063A120090205* (19) Bundesrepublik Deutschland Deutsches Patent- und Markenamt (10) DE 10 2007 032 063 A1 2009.02.05 (12) Offenlegungsschrift (21) Aktenzeichen: 10 2007 032 063.0 (22) Anmeldetag:

Mehr

Aufgaben zum Elektronik - Grundlagenpraktikum

Aufgaben zum Elektronik - Grundlagenpraktikum UNIVERSITÄT LEIPZIG Institut für Informatik Wintersemester 1999/2000 Abt. Technische Informatik Dr. Hans-Joachim Lieske Aufgaben zum Elektronik - Grundlagenpraktikum 4. Praktikumskomplex - Teil 1 Nutzung

Mehr

Kapitel 2. Elementare Schaltwerke. 2.1 RS-Flipflop

Kapitel 2. Elementare Schaltwerke. 2.1 RS-Flipflop Kapitel 2 Elementare Schaltwerke 2.1 RS-Flipflop Unter dem Gesichtspunkt der Stabilität betrachtet, wird der zweistufige analoge Transistorverstärker des Bildes 2.1 dann instabil, wenn die gestrichelt

Mehr

*DE B *

*DE B * *DE102006031037B320071025* (19) Bundesrepublik Deutschland Deutsches Patent- und Markenamt (10) DE 10 2006 031 037 B3 2007.10.25 (12) Patentschrift (21) Aktenzeichen: 10 2006 031 037.3 (22) Anmeldetag:

Mehr

*DE B *

*DE B * (19) *DE19948190B420130516* (10) DE 199 48 190 B4 2013.05.16 (12) Patentschrift (21) Aktenzeichen: 199 48 190.3 (22) Anmeldetag: 06.10.1999 (43) Offenlegungstag: 12.04.2001 (45) Veröffentlichungstag der

Mehr

*DE102011085260A120130502*

*DE102011085260A120130502* (19) *DE102011085260A120130502* (10) DE 10 2011 085 260 A1 2013.05.02 (12) Offenlegungsschrift (21) Aktenzeichen: 10 2011 085 260.3 (22) Anmeldetag: 26.10.2011 (43) Offenlegungstag: 02.05.2013 (71) Anmelder:

Mehr

Übungen zur Vorlesung Technische Informatik I, SS 2001 Strey / Guenkova-Luy / Prager Übungsblatt 2 Sequentielle Logik. Aufgabe 1:

Übungen zur Vorlesung Technische Informatik I, SS 2001 Strey / Guenkova-Luy / Prager Übungsblatt 2 Sequentielle Logik. Aufgabe 1: Übungen zur Vorlesung echnische Informatik I, SS 2 Strey / Guenkova-Luy / Prager Übungsblatt 2 Sequentielle Logik Aufgabe : Analysieren Sie das gezeigte Flip-Flop. Geben Sie eine Wahrheitstabelle an, wie

Mehr

Bericht. Digitallabor. Hochschule Karlsruhe N1. Aufgabe 5.6 Stoppuhr. Teilnehmer: Natalia Springer, Tong Cha. Datum:

Bericht. Digitallabor. Hochschule Karlsruhe N1. Aufgabe 5.6 Stoppuhr. Teilnehmer: Natalia Springer, Tong Cha. Datum: Bericht Digitallabor Hochschule Karlsruhe N1 Aufgabe 5.6 Stoppuhr Teilnehmer: Natalia Springer, Tong Cha Datum: 09.01.08 5.6.1 4 Dekadenzähler Aufgabe: Es soll ein 4 Dekaden- Zähler entworfen werden, dessen

Mehr

Grundtypen Flip-Flops

Grundtypen Flip-Flops FLIP-FLOPs, sequentielle Logik Bei den bislang behandelten Logikschaltungen (Schaltnetzen) waren die Ausgangsgrößen X, Y... zu jeder Zeit in eindeutiger Weise durch die Kombination der Eingangsvariablen

Mehr

*DE A *

*DE A * *DE102007042930A120090312* (19) Bundesrepublik Deutschland Deutsches Patent- und Markenamt (10) DE 10 2007 042 930 A1 2009.03.12 (12) Offenlegungsschrift (21) Aktenzeichen: 10 2007 042 930.6 (22) Anmeldetag:

Mehr

*DE A *

*DE A * (19) *DE102015001710A120160818* (10) DE 10 2015 001 710 A1 2016.08.18 (12) Offenlegungsschrift (21) Aktenzeichen: 10 2015 001 710.1 (22) Anmeldetag: 13.02.2015 (43) Offenlegungstag: 18.08.2016 (71) Anmelder:

Mehr

*DE A *

*DE A * (19) *DE102009009977A120100923* (10) DE 10 2009 009 977 A1 2010.09.23 (12) Offenlegungsschrift (21) Aktenzeichen: 10 2009 009 977.8 (22) Anmeldetag: 23.02.2009 (43) Offenlegungstag: 23.09.2010 (71) Anmelder:

Mehr

*DE U *

*DE U * (19) *DE202016104738U120161020* (10) (12) Gebrauchsmusterschrift (21) Aktenzeichen: 20 2016 104 738.2 (22) Anmeldetag: 30.08.2016 (47) Eintragungstag: 09.09.2016 (45) Bekanntmachungstag im Patentblatt:

Mehr

*DE U *

*DE U * (19) *DE202016100527U120160421* (10) DE 20 2016 100 527 U1 2016.04.21 (12) Gebrauchsmusterschrift (21) Aktenzeichen: 20 2016 100 527.2 (22) Anmeldetag: 03.02.2016 (47) Eintragungstag: 10.03.2016 (45) Bekanntmachungstag

Mehr

*DE B *

*DE B * (19) *DE102013003648B320140528* (10) DE 10 2013 003 648 B3 2014.05.28 (12) Patentschrift (21) Aktenzeichen: 10 2013 003 648.8 (22) Anmeldetag: 05.03.2013 (43) Offenlegungstag: (45) Veröffentlichungstag

Mehr

*DE A *

*DE A * *DE102008041141A120090326* (19) Bundesrepublik Deutschland Deutsches Patent- und Markenamt (10) DE 10 2008 041 141 A1 2009.03.26 (12) Offenlegungsschrift (21) Aktenzeichen: 10 2008 041 141.8 (22) Anmeldetag:

Mehr

EP A1 (19) (11) EP A1 (12) EUROPÄISCHE PATENTANMELDUNG. (43) Veröffentlichungstag: Patentblatt 2008/09

EP A1 (19) (11) EP A1 (12) EUROPÄISCHE PATENTANMELDUNG. (43) Veröffentlichungstag: Patentblatt 2008/09 (19) (12) EUROPÄISCHE PATENTANMELDUNG (11) EP 1 893 003 A1 (43) Veröffentlichungstag: 27.02.2008 Patentblatt 2008/09 (51) Int Cl.: H05B 33/08 (2006.01) (21) Anmeldenummer: 06017472.9 (22) Anmeldetag: 22.08.2006

Mehr

Versuchsvorbereitung P1-63: Digitale Elektronik, Schaltlogik

Versuchsvorbereitung P1-63: Digitale Elektronik, Schaltlogik Versuchsvorbereitung P1-63: Digitale Elektronik, Schaltlogik Kathrin Ender Gruppe 10 28. Oktober 2007 INHALTSVERZEICHNIS Inhaltsverzeichnis 0 Vorbemerkung 3 1 Gatter aus diskreten Bauelementen 3 1.1 AND-Gatter.....................................

Mehr

Grundlagen der Informatik 2. Grundlagen der Digitaltechnik. 5. Digitale Speicherbausteine

Grundlagen der Informatik 2. Grundlagen der Digitaltechnik. 5. Digitale Speicherbausteine Grundlagen der Informatik 2 Grundlagen der Digitaltechnik 5. Digitale Speicherbausteine Prof. Dr.-Ing. Jürgen Teich Dr.-Ing. Christian Haubelt Lehrstuhl für Hardware-Software Software-Co-Design Grundlagen

Mehr

3.1 Schaltwerke als Reihenschaltung von Flipflops

3.1 Schaltwerke als Reihenschaltung von Flipflops Kapitel 3 Schaltwerke 3.1 Schaltwerke als Reihenschaltung von Flipflops Grundsätzlich lassen sich Flipflops in Schaltwerken in beliebigen Konfigurationen verschalten. Viele technisch wichtige Anwendungen

Mehr

Grundlagen der Digitaltechnik GD. Aufgaben und Musterlösungen

Grundlagen der Digitaltechnik GD. Aufgaben und Musterlösungen DIGITALTECHNIK GD KLAUSUR VOM 16. 7. 2015 AUFGABEN UND MUSTERLÖSUNGEN SEITE 1 VON 7 FH Dortmund FB Informations- und Elektrotechnik Grundlagen der Digitaltechnik GD Klausur vom 16. 7. 2015 Aufgaben und

Mehr

*DE A *

*DE A * (19) *DE102016213381A120180125* (10) DE 10 2016 213 381 A1 2018.01.25 (12) Offenlegungsschrift (21) Aktenzeichen: 10 2016 213 381.0 (22) Anmeldetag: 21.07.2016 (43) Offenlegungstag: 25.01.2018 (71) Anmelder:

Mehr

*DE U *

*DE U * (19) *DE202017100648U120170622* (10) DE 20 2017 100 648 U1 2017.06.22 (12) Gebrauchsmusterschrift (21) Aktenzeichen: 20 2017 100 648.4 (22) Anmeldetag: 08.02.2017 (47) Eintragungstag: 15.05.2017 (45) Bekanntmachungstag

Mehr

*DE B *

*DE B * *DE102004026842B420071227* (19) Bundesrepublik Deutschland Deutsches Patent- und Markenamt (10) (12) Patentschrift (21) Aktenzeichen: 10 2004 026 842.8 (22) Anmeldetag: 02.06.2004 (43) Offenlegungstag:

Mehr

*DE B *

*DE B * (19) *DE102012208364B420141211* (10) DE 10 2012 208 364 B4 2014.12.11 (12) Patentschrift (21) Aktenzeichen: 10 2012 208 364.2 (22) Anmeldetag: 18.05.2012 (43) Offenlegungstag: 21.11.2013 (45) Veröffentlichungstag

Mehr

*DE B *

*DE B * (19) *DE102015209003B320161110* (10) (12) Patentschrift (21) Aktenzeichen: 10 2015 209 003.5 (22) Anmeldetag: 15.05.2015 (43) Offenlegungstag: (45) Veröffentlichungstag der Patenterteilung: 10.11.2016

Mehr

Grundlagenlabor Digitaltechnik GRUNDLAGENLABOR DIGITALTECHNIK VERSUCH 4 VERSUCHSTHEMA FLIP-FLOPS ALS ZÄHLER PROTOKOLLANT/ -IN

Grundlagenlabor Digitaltechnik GRUNDLAGENLABOR DIGITALTECHNIK VERSUCH 4 VERSUCHSTHEMA FLIP-FLOPS ALS ZÄHLER PROTOKOLLANT/ -IN Grundlagenlabor Digitaltechnik Prof. Dr.-Ing. Walter Anheier Institut für Theoretische Elektrotechnik und Mikroelektronik Universität Bremen ITEM GUNDLAGENLABO DIGITALTEHNI VEUH 4 VEUHTHEMA FLIP-FLOP AL

Mehr

*DE U *

*DE U * (19) *DE202017106250U120171221* (10) (12) Gebrauchsmusterschrift (21) Aktenzeichen: 20 2017 106 250.3 (22) Anmeldetag: 16.10.2017 (47) Eintragungstag: 15.11.2017 (45) Bekanntmachungstag im Patentblatt:

Mehr

Lösung Versuch Nr. 4

Lösung Versuch Nr. 4 Digitaltechnik Praktikum 1.Sem. IIIB 1 ETHZ D-ITET Institut für Elektronik Lösung Versuch Nr. 4 1: Latches 1. RS Latch. Legen Sie ein neues Grafik Editor File rs_latch.gdf an (dieses und alle weiteren

Mehr

2 Vervollständige die Wahrheitstabellen.

2 Vervollständige die Wahrheitstabellen. Finde die sieben LogikGatter im Rätsel. Die Wörter können von links nach rechts horizontal oder von oben nach unten vertikal versteckt sein. Zur Hilfe ist das erste Wort schon markiert. L B W P F F C G

Mehr

*DE A *

*DE A * (19) *DE102017206660A120181025* (10) (12) Offenlegungsschrift (21) Aktenzeichen: 10 2017 206 660.1 (22) Anmeldetag: 20.04.2017 (43) Offenlegungstag: 25.10.2018 (71) Anmelder: Bauhaus-Universität Weimar,

Mehr

*DE A *

*DE A * (19) *DE102017105434A120180920* (10) (12) Offenlegungsschrift (21) Aktenzeichen: 10 2017 105 434.0 (22) Anmeldetag: 14.03.2017 (43) Offenlegungstag: 20.09.2018 (71) Anmelder: Bremi Fahrzeug-Elektrik GmbH

Mehr

*DE A *

*DE A * (19) *DE102015000565A120160721* (10) DE 10 2015 000 565 A1 2016.07.21 (12) Offenlegungsschrift (21) Aktenzeichen: 10 2015 000 565.0 (22) Anmeldetag: 17.01.2015 (43) Offenlegungstag: 21.07.2016 (71) Anmelder:

Mehr

Integrierte Schaltungen

Integrierte Schaltungen Integrierte Schaltungen Klassen von Chips: SSI (Small Scale Integrated) circuit: 1 bis 10 Gatter MSI (Medium Scale Integrated) circuit: 10 bis 100 Gatter LSI (Large Scale Integrated) circuit: 100 bis 100

Mehr

Handelt es sich um ein taktzustands- oder taktflankengesteuertes D-Flipflop?

Handelt es sich um ein taktzustands- oder taktflankengesteuertes D-Flipflop? Kapitel 4 - Zähler Versuch 400 D-Flipflop Ein D-Flipflop besitzt nur einen Eingang D. Es hat nur zwei Betriebszustände: Bei T = 0 behält es seinen bisherigen Zustand, es speichert. Bei T = 1 übernimmt

Mehr

EP A2 (19) (11) EP A2 (12) EUROPÄISCHE PATENTANMELDUNG. (43) Veröffentlichungstag: Patentblatt 2009/36

EP A2 (19) (11) EP A2 (12) EUROPÄISCHE PATENTANMELDUNG. (43) Veröffentlichungstag: Patentblatt 2009/36 (19) (12) EUROPÄISCHE PATENTANMELDUNG (11) EP 2 09 700 A2 (43) Veröffentlichungstag: 02.09.09 Patentblatt 09/36 (1) Int Cl.: A01B 63/14 (06.01) (21) Anmeldenummer: 090089.2 (22) Anmeldetag: 14.02.09 (84)

Mehr

( 10 l DE A Offenlegungsschrift. (51) lnt Cl. 8 : /00 ( ) us A us A us A

( 10 l DE A Offenlegungsschrift. (51) lnt Cl. 8 : /00 ( ) us A us A us A (19) Deutsches Patent- und Markenamt 1111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111 ( 10 l DE 10 2009 042 397 A1 2011.03.24

Mehr

EP A2 (19) (11) EP A2 (12) EUROPÄISCHE PATENTANMELDUNG. (43) Veröffentlichungstag: Patentblatt 2000/26

EP A2 (19) (11) EP A2 (12) EUROPÄISCHE PATENTANMELDUNG. (43) Veröffentlichungstag: Patentblatt 2000/26 (19) Europäisches Patentamt European Patent Office Office européen des brevets (11) EP 1 014 A2 (12) EUROPÄISCHE PATENTANMELDUNG (43) Veröffentlichungstag: 28.06.2000 Patentblatt 2000/26 (1) Int. Cl. 7

Mehr

*DE A *

*DE A * (19) *DE102017115761A120190117* (10) (12) Offenlegungsschrift (21) Aktenzeichen: 10 2017 115 761.1 (22) Anmeldetag: 13.07.2017 (43) Offenlegungstag: 17.01.2019 (71) Anmelder: ADTRAN GmbH, 10557 Berlin,

Mehr

*DE A *

*DE A * (19) *DE102015122060A120170622* (10) (12) Offenlegungsschrift (21) Aktenzeichen: 10 2015 122 060.1 (22) Anmeldetag: 17.12.2015 (43) Offenlegungstag: 22.06.2017 (71) Anmelder: Universität Rostock, 18055

Mehr

TEPZZ Z78869A_T EP A1 (19) (11) EP A1 (12) EUROPÄISCHE PATENTANMELDUNG. (43) Veröffentlichungstag: Patentblatt 2016/41

TEPZZ Z78869A_T EP A1 (19) (11) EP A1 (12) EUROPÄISCHE PATENTANMELDUNG. (43) Veröffentlichungstag: Patentblatt 2016/41 (19) TEPZZ Z78869A_T (11) EP 3 078 869 A1 (12) EUROPÄISCHE PATENTANMELDUNG (43) Veröffentlichungstag: 12..16 Patentblatt 16/41 (21) Anmeldenummer: 008.0 (1) Int Cl.: F16C 33/ (06.01) F16C 33/48 (06.01)

Mehr

Design 1. Protokoll. Stefan Krulj, Markus Schütz,

Design 1. Protokoll. Stefan Krulj, Markus Schütz, Design 1 Protokoll Stefan Krulj, 0826564 Markus Schütz, 0725043 Advanced Digital Design Design 1, Stefan Krulj, Markus Schütz Anmerkung Aufgrund diverser Probleme mit dem Development-Board DN8000K10PSX

Mehr

Digitaltechnik Grundlagen 5. Elementare Schaltnetze

Digitaltechnik Grundlagen 5. Elementare Schaltnetze 5. Elementare Schaltnetze Version 1.0 von 02/2018 Elementare Schaltnetze Dieses Kapitel beinhaltet verschiedene Schaltnetze mit speziellen Funktionen. Sie dienen als Anwendungsbeispiele und wichtige Grundlagen

Mehr

*EP A1* EP A1 (19) (11) EP A1 (12) EUROPÄISCHE PATENTANMELDUNG. (43) Veröffentlichungstag: Patentblatt 2005/13

*EP A1* EP A1 (19) (11) EP A1 (12) EUROPÄISCHE PATENTANMELDUNG. (43) Veröffentlichungstag: Patentblatt 2005/13 (19) Europäisches Patentamt European Patent Office Office européen des brevets *EP001518723A1* (11) EP 1 518 723 A1 (12) EUROPÄISCHE PATENTANMELDUNG (43) Veröffentlichungstag: 30.03.2005 Patentblatt 2005/13

Mehr

*DE A *

*DE A * *DE102007044662A120090326* (19) Bundesrepublik Deutschland Deutsches Patent- und Markenamt (10) DE 10 2007 044 662 A1 2009.03.26 (12) Offenlegungsschrift (21) Aktenzeichen: 10 2007 044 662.6 (22) Anmeldetag:

Mehr

EP A2 (19) (11) EP A2 (12) EUROPÄISCHE PATENTANMELDUNG. (43) Veröffentlichungstag: Patentblatt 2008/10

EP A2 (19) (11) EP A2 (12) EUROPÄISCHE PATENTANMELDUNG. (43) Veröffentlichungstag: Patentblatt 2008/10 (19) (12) EUROPÄISCHE PATENTANMELDUNG (11) EP 1 895 137 A2 (43) Veröffentlichungstag: 05.03.2008 Patentblatt 2008/10 (51) Int Cl.: F02F 7/00 (2006.01) (21) Anmeldenummer: 07010763.6 (22) Anmeldetag: 31.05.2007

Mehr

2.5.1 Das Basis-Flipflop

2.5.1 Das Basis-Flipflop 2.5 Die Flipflops 137 2.5.1 Das Basis-Flipflop Basis-Flipflops sind nicht taktgesteuerte FF. ie sollen die Funktionen etzen, Löschen und peichern aufweisen. 1 - etzeing. (et) - Löscheing. (eset) 2 etzen:

Mehr

EP A2 (19) (11) EP A2 (12) EUROPÄISCHE PATENTANMELDUNG. (43) Veröffentlichungstag: Patentblatt 2008/52

EP A2 (19) (11) EP A2 (12) EUROPÄISCHE PATENTANMELDUNG. (43) Veröffentlichungstag: Patentblatt 2008/52 (19) (12) EUROPÄISCHE PATENTANMELDUNG (11) EP 2 006 8 A2 (43) Veröffentlichungstag: 24.12.08 Patentblatt 08/2 (1) Int Cl.: B41F 33/00 (06.01) (21) Anmeldenummer: 08011226.1 (22) Anmeldetag:.06.08 (84)

Mehr

Adressierung von Speichern und Eingabe- Ausgabegeräten

Adressierung von Speichern und Eingabe- Ausgabegeräten Adressierung von Speichern und Eingabe- Ausgabegeräten Adressdecodierung Die Busstruktur von Prozessorsystemen verbindet die Bauteile über gemeinsame Leitungen. Auf dem Bus darf zu einer Zeit immer nur

Mehr

*DE A *

*DE A * (19) *DE102015010176A120170209* (10) DE 10 2015 010 176 A1 2017.02.09 (12) Offenlegungsschrift (21) Aktenzeichen: 10 2015 010 176.5 (22) Anmeldetag: 04.08.2015 (43) Offenlegungstag: 09.02.2017 (71) Anmelder:

Mehr

EP A2 (19) (11) EP A2 (12) EUROPÄISCHE PATENTANMELDUNG. (43) Veröffentlichungstag: Patentblatt 2009/12

EP A2 (19) (11) EP A2 (12) EUROPÄISCHE PATENTANMELDUNG. (43) Veröffentlichungstag: Patentblatt 2009/12 (19) (12) EUROPÄISCHE PATENTANMELDUNG (11) EP 2 037 156 A2 (43) Veröffentlichungstag: 18.03.2009 Patentblatt 2009/12 (51) Int Cl.: F16H 57/08 (2006.01) (21) Anmeldenummer: 08163727.4 (22) Anmeldetag: 05.09.2008

Mehr

9 Flipflops (FF) Basis-FF. (Auffang-FF, Latch) praxis verstehen chancen erkennen zukunft gestalten 9-1

9 Flipflops (FF) Basis-FF. (Auffang-FF, Latch) praxis verstehen chancen erkennen zukunft gestalten 9-1 9 Flipflops (FF) Digitale chaltungen Unterteilung der Flipflops: Es gibt bistabile, monostabile und astabile Kippstufen. Bistabile FF s werden als Flipflops bezeichnet. FF s weisen zwei stabile Zustände

Mehr

*DE A *

*DE A * *DE102007033575A120090312* (19) Bundesrepublik Deutschland Deutsches Patent- und Markenamt (10) DE 10 2007 033 575 A1 2009.03.12 (12) Offenlegungsschrift (21) Aktenzeichen: 10 2007 033 575.1 (22) Anmeldetag:

Mehr

*EP A1* EP A1 (19) (11) EP A1 (12) EUROPÄISCHE PATENTANMELDUNG. (43) Veröffentlichungstag: Patentblatt 2002/18

*EP A1* EP A1 (19) (11) EP A1 (12) EUROPÄISCHE PATENTANMELDUNG. (43) Veröffentlichungstag: Patentblatt 2002/18 (19) Europäisches Patentamt European Patent Office Office européen des brevets *EP001201165A1* (11) EP 1 201 165 A1 (12) EUROPÄISCHE PATENTANMELDUNG (43) Veröffentlichungstag: 02.05.2002 Patentblatt 2002/18

Mehr