Diplomarbeit Verteidigung

Transkript

1 iplomarbit Vrtidigung Mikrocontrollrgstützt Slbstorganisationsprinzipin rkonfigurirbarr Rchnrsystm am Bispil dr Xilinx FPGA-Architktur Falk Nidrlin 1 nstitut für chnisch nformatik

2 nhalt 1 Aufgabnstllung 2 Motivation 3 Einlitung 4 Lösungsansätz 5 Umstzung 6 Zusammnfassung und Ausblick 1 nstitut für chnisch nformatik Foli 2/17

3 Aufgabnstllung Einarbitung in di Aufgabnstllung und Litraturstudium zu Slbstorganisationsprinzipin rkonfigurirbarr Rchnrsystm Mthodisch Untrsuchungn für in ntzwrkgstützt Rkonfiguration von Xilinx-FPGAs und Auswahl inr gigntn Mikrocontrollr-Architktur mplmntation ins Programms als add on zur Erwitrung ds FPGA-Entwurfsablauf für di Ralisirung inr ntzwrkgstütztn ownload-möglichkit und zur Rkonfiguration dr Xilinx FPGA- Architktur Erstllung von Bispiln und Sznarin zur Validation dr ntwickltn Programmlösungn und zur monstration dr mikrocontrollrgstütztn Anpassungsfähigkit rkonfigurirbarr Rchnrsystm Untrsuchungn zur Effizinz dr implmntirtn Programm und Applikationn und Auswrtung dr mplmntationsrgbniss okumntation dr Programm und Ergbniss 1 nstitut für chnisch nformatik Foli 3/17

4 Motivation r andaurnd Fortschritt in dr Mikrolktronik führt zu immr komplxrn Systmn Zur Bhrrschung solln Prinzipin ds Organic omputings angwandt wrdn Organisch omputrsystm arbitn möglichst slbstorganisirnd, dis rfordrt in adaptivs und kontxtbwussts Vrhaltn as so ntstandn slbstorganisirnd Systm stllt inst zur Vrfügung instrbringnd Systm sind brits in dr Softwarntwicklung tablirt und solln auch in Hardwarsystmn zu Einsatz kommn Agntntchnologi Einsatzgbit: 1 nstitut für chnisch nformatik Foli 4/17

5 Agntnsystm und Organic omputing in solch univrsll Hardwar-Plattform mit O-Eignschaftn kann zukünftig als HW-Agnt xistirn Mrkmal ins Agntnsystms: Systm arbitn witstghnd unabhängig von Bnutzringriffn Lösn Aktionn aufgrund ignr nitiativ aus Ragirn auf Ändrungn dr Umwlt Kommunikation mit andrn Agntnsystmn Lrnnd durch zurücklignd Entschidungn odr Erknntnissn Entwicklung ins Agntnsystms mit Eignschaftn ds Organic omputing zur Erhöhung dr Anpassungsfähigkit und Robusthit Für di Slbstorganisation wrdn di Slf-x-Eignschaftn bnötigt: Slbst-konfigurirnd Slbst-optimirnd Slbst-hilnd Slbst-schütznd Einlitung 1 nstitut für chnisch nformatik Foli 5/17

6 HW-Untrstützung für das Agntnsystm Konzption inr für Agntnsystm spzialisirtn HW-Architktur, wlch hoh Flxibilitätsanfordrungn grcht wird Einsatz von programmirbarn und rkonfigurirbarn HW- Baugruppn zur Umstzung dr Slbstorganisations- und Robusthitsanfordrungn Rkonfigurirbar HW ist rpräsntirt durch in Xilinx-FPGA Führt ask aus Vrschidn Konfigurationn für untrschidlich asks Anpassung dr Konfiguration an Umgbungsanfordrung HW-Bschlunigung Programmirbar HW ist rpräsntirt durch dn Mikrocontrollr AMEL Amga32 Für di Vrwaltung zuständig Sturt dn Rkonfigurationsprozss st Schnittstll zum Ntzwrk Einlitung 1 nstitut für chnisch nformatik Foli 6/17

7 Lösungsansätz Prototyp (1) Agntnsystm bsthnd aus FPGA und Mikrocontrollr Vrbundn durch Konfigurations- und Kommunikationsschnittstll Ntzwrkfähigkit rlaubt atnbankzugriff, Kommunikation mit andrn Agntn und Browsransturung 1 nstitut für chnisch nformatik Foli 7/17

8 Lösungsansätz Prototyp (2) 1 nstitut für chnisch nformatik Foli 8/17

9 Rkonfiguration rfolgt übr di JAG-Schnittstll JAG ist in wit vrbrittr Standard Statisch und partill Rkonfiguration möglich Lösungsansätz Rkonfigurationsschnittstll Mhrr Baustin könnn in inr Ktt zusammngschaltn und gzilt angpasst wrdn i Rkonfiguration wird vollständig übr dn st Accss Port (AP) ausgführt, wobi di AP-spzifischn Pins (st ata n), O (st ata Out), MS (st Mod Slct) und K (st lock) ntsprchnd angsturt wrdn JAG kompatibl HW bsitzt ddizirt Komponntn, u.a. dn AP, inn Sturautomatn (AP-ontrollr) und mhrr Rgistr as MS-Pin sturt dn AP-ontrollr und das -Pin schibt di atn in di Rgistr 1 nstitut für chnisch nformatik Foli 9/17

10 SVF und XSVF i Konfiguration übr di JAG-Schnittstll rfordrt das spzill SVF- (Srial Vctor Format) atiformat as SVF-atiformat ist durch inn industrilln Standard dfinirt und stllt di JAG-Bfhl in portablr und kompaktr Form dar as Format vrinhitlicht hrstllr- und baustinspzifischn Abwichungn Für rkonfigurirbar Logikbaustin dr Firma Xilinx rfolgt witrhin in Konvrtirung in das XSVF- (Xilinx Srial Vctor Format) atiformat Optimirt für Xilinx-Baustin Binär Form i atin wrdn mit dr Entwurfssoftwar (impa) gnrirt r Mikrocontrollr intrprtirt di XSVF-ati und sturt mit dn nthaltn atn di AP-Pins Lösungsansätz 1 nstitut für chnisch nformatik Foli 10/17

11 Lösungsansätz Schduling as Schduling ist auf dm Mikrocontrollr untrgbracht und vrwaltt/sturt di Funktion ds Agntnsystms, wlch durch di FPGA-HW ralisirt wrdn kann as Schduling litt dn Rkonfigurationsprozss in und sorgt für in zilgrcht Anpassung ds Agntnsystms as Schduling wird durch das Prinzip dr Squnzgraphn ralisirt Squnzgraphn vrinn Stur- und atnfluss r Sturfluss nthält Sturkomponntn für di Vrzwigung und tration, dr atnfluss zigt atnabhängigkitn Für di Maschinnlsbarkit wrdn di Graphn in Adjaznzmatrizn abgbildt und vom Mikrocontrollr intrprtirt as Schduling binhaltt zusätzlich in Möglichkit zum FP- ownload, zur Erhöhung dr Aktualität und Erwitrbarkit 1 nstitut für chnisch nformatik Foli 11/17

12 Lösungsansätz Bispil ins Squnzgraphn Ein Squnzgraph mit mhrrn Einhitn Jd Einhit ist in inr sparatn ati gspichrt Sturknotn sind: NOP (Ein- bzw. Austrittspunkt), LOOP (tration), BR (Vrzwigung) und ALL (Modulaufruf) 1 nstitut für chnisch nformatik Foli 12/17

13 Lösungsansätz Vrbindung und Abgrnzung Für di Anpassung ds FPGAs bnötigt dr Mikrocontrollr nformationn übr dn intrnn Zustand Ein Vrbindung zwischn FPGA und Mikrocontrollr ist nötig Mindstns in Sturbit für di Abarbitung von Routinn bzw. nitialisirungn i Übrtragung mhrrr Bits rmöglicht rst dn Einsatz von Squnzgraphn Vrzwigungn und trationn anwndbar durch Vrglich dr in dn Squnzgraphn nthaltnn Rfrnzwrt Slbstorganisation kann nicht vollständig rfüllt wrdn i ntllignz ds Systms kommt nicht von sich slbst, sondrn wird durch di Squnzgraphn vorggbn i für di Robusthit und Aufgabnvrtilung wichtig Kommunikation zwischn dn Agntnsystmn ist zurzit nicht ralisirt 1 nstitut für chnisch nformatik Foli 13/17

14 Umstzung Rkonfigurationsablauf Zwi Hauptphasn: Gnrirung dr Entwurfsdati (Entwurfsphas) und Rkonfiguration ds FPGAs i Ausführung dr Rkonfigurationsphas wird durch das Schduling auf dm Mikrocontrollr gsturt 1 nstitut für chnisch nformatik Foli 14/17

15 Umstzung ntrprtation dr XSVF-ati i XSVF-ati nthält all atn für di Rkonfiguration ds FPGAs übr di JAG-Schnittstll urch ntrprtation dr XSVF-ati wrdn di AP-Pins, MS und K richtig angsturt bzw. dr Wrt an O korrkt ausgwrtt i XSVF-ati ist in Aninandrrihung von XSVF-Bfhln und dazughörign Paramtrn i Bfhl sind Sturanwisungn und bschribn inrsits di Ansturung dr AP-Pins andrrsits nthaltn si nformationn für di ausführnd Softwar Es gibt zurzit 22 XSVF-Bfhl; nicht all wrdn zur Rkonfiguration bnötigt i wichtigstn Bfhl sind di XSR bzw. XSR Bfhl, dssn Paramtr übr in das atn- bzw. Bfhlsrgistr glangn r Algorithmus springt von Bfhl zu Bfhl, idntifizirt ihn und führt ntsprchnd Abarbitungsroutinn aus Solang bis dr ltzt Bfhl (XOMPLEE) rricht wird 1 nstitut für chnisch nformatik Foli 15/17

16 Umstzung Schduling-Algorithmus r Algorithmus lässt sich grob in dri Abarbitungsschritt untrtiln Ausghnd vom aktulln Knotn dn nächstn Knotn aufsuchn Auswrtung dr Knotn n Rkonfigurationsprozss initiirn 1 nstitut für chnisch nformatik Foli 16/17

17 Zusammnfassung und Ausblick Rkonfiguration: mplmntation ins Rkonfigurationsprozsss übr di JAG-Schnittstll Schduling: Umstzung dr Slbstorganisation übr Squnzgraphn FP-ownload: als Erwitrung ds Schdulings könnn Konfigurations- und SGU-atin von inm FP-Srvr hruntrgladn wrdn Vrbindung: Entwicklung ins Protokolls für di Übrtragung ds intrnn Zustands ds FPGAs FPGA-Entwurf: zur monstration dr Anpassungsfähigkit ds Agntnsystms Vrbund von Agntnsystmn i intllignt Erzugung von Squnzgraphn Witrntwicklung dr Rkonfiguration Einsatz listungsfähigrr Hardwar 1 nstitut für chnisch nformatik Foli 17/17

18 Systmadaption auf rkonfigurirbarr HW Agntn-HW kann spzill Vrarbitungsinhitn mit spzifisch fstglgtr Funktion odr abr univrsll Rchninhitn wi bispilswis Prozssorkrn nthaltn dynamisch Abbildung dr Agntnfunktionalität, Systmschichtn und dr Slf-x -Eignschaftn auf dis spzilln Vrarbitungsinhitn und Prozssorkrn untr Vrwndung dr rkonfigurirbarn HW vrschidn Möglichkitn dr funktionaln Vrtilung/Lastvrtilung ralisirbar Agntnfunktionalität wird ausschlißlich durch inzln voninandr unabhängig arbitnd Prozssorkrn ralisirt Lösung inr spzifischn Agntnfunktion durch mhrr Prozssorkrn Abspaltung ins Prozssorkrns für Sturungsaufgabn paralll Ralisirung von Sturfunktionalität und atnstromvrarbitung durch ntgration aufgabnspzifischr Funktionsinhitn 1 nstitut für chnisch nformatik Foli 18/17

19 Systmadaption auf rkonfigurirbarr HW a) Agntnfunktionalität wird ausschlißlich durch inzln voninandr unabhängig arbitnd Prozssorkrn ralisirt b) Lösung inr spzifischn Agntnfunktion durch mhrr Prozssorkrn c) Abspaltung ins Prozssorkrns für Sturungsaufgabn d) paralll Ralisirung von Sturfunktionalität und atnstromvrarbitung durch ntgration aufgabnspzifischr Funktionsinhitn 1 nstitut für chnisch nformatik Foli 19/17

20 Rkonfiguration in inr Ktt (1) All Baustin in dr Ktt tiln sich MS und K as -Signal ist mit dm -Eingang ds 1. Baustins vrbundn as O-Signal ds 1.Baustins ist an dn -Eingang ds 2. Baustins angschlossn, usw. Wgn ds gminsam gnutztm MS-Signals bfindn sich all Baustin im glichm Zustand ds AP-ontrollrs 1 nstitut für chnisch nformatik Foli 20/17

21 Rkonfiguration in inr Ktt (2) 1 Auswahl ins Baustin indm di andrn Baustin inn Bypass-Bfhl rhaltn (alls 1 im Bfhlsrgistr) as atnrgistr wird mit dm 1-Bit langn Bypass-Rgistr vrknüpft SVF- bzw. XSVF-atin müssn dis brücksichtign nstitut für chnisch nformatik Foli 21/17