E B G C. H. Hauptspeicher. H.1.1 Einordnung

Transkript

1 H.1.1 Einordnung H. Hauptspeicher Organisation und Verhalten von Hauptspeichermodulen. Hierarchische Datenspeicherung. Vergabe im Heap & Stack. Virtueller Speicher. F Rechnerarchitektur: - Bussysteme, Rechenwerke, Caches, Pipelining Höhere Informatik : - Programmierung, Datenbanken, Verteilte Systeme, Theorie... Systemprogrammierung: - Betriebssystemkonzepte, E/A-Geräte, Treiber... Architektur D E B G C Instruktionssatz: - Adressenbildung, Registersemantik, Assembler Mikro-Architektur: - Instruktionszyklen, µ-programme, RISC/CISC Digitaltechnik: - Rechnerarithmetik, Schaltwerke, Gatter, Logik... Elektronik: - Strom & Spannung, Transistoren, ICs

2 H.2. Speichermedien und Hierarchie H.2.1 Technologien zum Speichern von Daten Zum Teil Wiederholung aus Technische Informatik I. Physikalische Grundlage: Magnetismus: Magnetkernspeicher, Magnetband, Diskette, Festplatte Modifikation von Strukturen: Lochkarte, Schallplatte elektrische Ladungen: Kondensator, DRAM Optik: Bar-Codes, CD-ROM, DVD Rückkopplung: Flip-Flops, SRAM Charakteristiken/Kennnwerte: Geschwindigkeit Speicherdichte Energiebedarf Robustheit Kapazität Kosten =>

3 H.2.2 Speicherhierarchie Ungefähr sechs Ebenen in modernen Systemen unterscheidbar: 100 ps 1 ns 10 ns 10 ms 100 ms 100 s Zugriffszeit/Latenz Register Cache-Buffer Hauptspeicher/RAM Festplattenspeicher CD-ROM/DVD/BlueRay Magnetband-Archive Sequentieller Zugriff wahlfreier Zugriff Kapazität 1 KByte 4 MByte 4 GByte 500 GByte 50 GByte 5 TByte

4 H.2.3 Maßeinheiten für die Kapazität von Speichern: Zweierpotenzen: 1 kbyte = 1 KByte = 1 KByte = 1024 Byte = 2 10 Byte 1 MByte = 1 MB = 1024 KByte = 2 20 Byte = Byte 1 GByte = 1024 MB = 1024 x 1024 x 1024 Byte = 2 30 Byte = Byte 1 TByte = 1024 GB = 2 40 Byte = Byte oft auch Zehnerpotenzen: 1 kbyte = 1 kb = 1000 Byte, oder Binärpräfixe: 1 KibiByte = 1024 Byte, 2 10 Byte. Kilo ~1,03E+03 Mega ~1,05E+06 Giga ~1,07E+09 Tera ~1,10E+12 Peta ~1,13E+15 Exa ~1,15E+18 Zetta ~1,18E+21 Yotta ~1,21E+24 elektrisch magnetisch im Netz

5 H.3. Einfaches Beispiel eines Speicherchips H.3.1 Stiftbelegung für Speicherchip 32 KByte SRAM: 3 Steuerleitungen ( Chip-Select, Write-Enable, Output-Enable), 15 Adressleitungen (A0.. A14), 8 Datenleitungen (I/O1.. I/O8), Copyright NEC Electronics Corporation 1990, 1992, 1994.

6 H.3.2 Zugriffssteuerung Steuersignale sind invertiert, aber: not Chip-Select deaktiviert den Schaltkreis (ISB ~ 50 µa), Write-Enable aktiviert die Speicherung eines neuen Wertes, Output-Enable aktiviert die Treiber für den Datenbus (Tri-State). Copyright NEC Electronics Corporation 1990, 1992, 1994

7 H.3.3 Blockschaltbild des SRAM-Speicherbausteins Copyright NEC Electronics Corporation 1990, 1992, 1994

8 H.3.4 Ablauf eines Speicherzugriffes: Zeitlicher Ablauf beim Lesen: In Wirklichkeit jedoch wesentlich komplexere Abläufe, CS - Chip Select, Output-Enable, Write-Enable... z.b. 15 Adressleitungen, z.b. 8 Datenbits. OE CS Adressen Daten t ac t t cycle tac - access time / Zugriffszeit: Zeit vom Anlegen einer Speicheradresse bis zum Vorliegen der Daten (Lesezugriff). tcycle - cycle time / Zykluszeit : Zeit vom Anlegen einer Adresse bis zum möglichen Anlegen der nächsten Adresse.

9 H.4. ROM (Read Only Memory, Festwertspeicher) Nichtflüchtige Speicher - Information bleibt auch ohne Versorgungsspannung über einige Jahre erhalten! Anwendungen: hauptsächlich für lesenden Zugriff, Boot-ROM, BIOS-ROM, VGA-BIOS, Programmspeicher für PDA, Handy etc. Konfigurationsspeicher, µ Programme. ROM (Read Only Memory) bezeichnet im Prinzip alle Festwertspeicher, wird deshalb als Oberbegriff verwendet, im engeren Sinne zum Zeitpunkt der Chip-Herstellung programmiertes ROM, etwa durch Aufbringen der letzten Metallisierungsschicht auf den Chip, ROM im engeren Sinne auch als Mask-ROM bezeichnet.. PROM (Programmable Read Only Memory): einmalig programmierbarer ROM-Speicher (im engeren Sinne), mit speziellem Programmiergerät wird die Information eingebrannt, elektrisch programmierbar (durch zusätzliche Steuerleitungen, bzw. Pegel).

10 H.4.1 REPROM - Reprogrammable Memory EPROM - Eraseable PROM: mit UV-Licht löschbarer PROM-Speicher: EEPROM - Electrically Eraseable PROM: typische Verwendung für BIOS/Boot-ROM im Rechner, erlaubt Einspielen neuer BIOS-Versionen ("flashen"), elektrisch löschbarer Speicher. CMOS-RAM: z.b. für die Konfiguration eines Rechners (BIOS-Passwort, Festplatten, Taktrate...), CMOS-RAM evtl. löschen durch Abklemmen der Batterie, RAM-Speicher mit interner oder externer Pufferbatterie, auch NV-RAM - Non Volatile RAM genannt, nicht verwechseln mit BIOS-ROM: Flash-Speicher: ursprünglich Markenname, heute viele Handelsformen (SD, MS, SM...), ähnlich EEPROM, jedoch höhere Packungsdichte, blockweises Neuschreiben. zum CMOS-RAM

11 H.5. RAM (Random Access Memory) Ausführungsform: DIMM-Module mit mehreren Chips, 2 Reihen in-line Kontakte ( ~150), Taktraten 100 MHz bis 1 GHz, Halbleitertechnologie. Verwendung: Arbeitsspeicher für Variablen & Code, lesende und schreibende Zugriffe möglich, wahlfreier Zugriff auf beliebige Speicheradresse (Random!), alle Zugriffe dauern etwa gleich lang, (im Unterschied zu Platten- & Bandzugriffen). Informationen gehen nach Ausschalten der Versorgungsspannung verloren! SRAM (Static RAM) - statischer RAM-Speicher DRAM (Dynamic RAM) - dynamischer RAM-Speicher SDRAM (Synchronous Dynamic RAM) - taktsynchrones DRAM, Dynamische RAM-Bausteine benötigen regelmässige Refresh-Zyklen. NB: Auch Read-Only Speicher erlauben wahlfreien Zugriff.

12 H.5.1 SRAM - Static Random Access Memory Speicherung so lange, wie Stromversorgung anliegt (kein Refresh nötig). Speichermatrix aus SRAM-Zellen: Horizontale Auswahlleitungen und vertikalen Schreib-/Leseleitungen, Auswahl einer einzelnen Zelle als Kreuzungspunkt, Gelesen wird meistens eine ganze Zeile.

13 SRAM-Zelle mit Flip-Flop aus zwei Invertern. Schreiben in die Speicherzelle: Schreibleitungen werden komplementär beschaltet (0,1) oder (1,0), die Select-Leitung (Auswahl-L.) wird auf 1 gesetzt (Impuls), die beiden Inverter kippen in einen von zwei stabilen Zuständen, Rücknahme der Select-Leitung nach dem Einschwingen der Inverter. Select- Leitung Bit lesen oder schreiben Flip-Flop Invertiertes Bit lesen oder schreiben

14 H.5.2 Einsatzfelder für SRAM SRAM-Eigenschaften schneller Zugriff, z.b. 4 ns auf externem Baustein, Zugriff 1ns falls im Prozessor integriert, großer Platzbedarf auf dem Chip, geringer Stromverbrauch, dauerhafte Speicherung, teuer bez. Chipfläche. Einsatzfelder: Mission-Critical-Applications (z.b. Weltraumanwendung*), schneller Hauptspeicher (z.b. Hochleistungsrechner), Cachespeicher (Level 1 und 2 Caches), Mobile Geräte... * Unempfindlich gegen Strahlung und Einstreuungen.

15 H.5.3 DRAM - Dynamic Random Access Speicher Dynamisches RAM muss periodisch aufgefrischt werden: ein Bit wird als Ladung in einem Kondensator gespeichert, durch den Kondensator fliesst ein kleiner Leckstrom, die Ladung hält sich nur wenige Millisekunden. Einzelne DRAM-Zelle: Wesentlich kleiner als eine SRAM-Zelle (vierfache Dichte), Kondensator zur Speicherung der Information, eine Schreib-/Leseleitung pro Spalte, eine Auswahlleitung pro Zeile, diese schaltet Transistor,

16 H.5.4 Matrixaufbau eines DRAM-Speichers Byteadresse üblich, trotz Zugriff auf z.b. 64 Bit Wörter. Speicheradresse wird aufgespalten: Gewünschtes Speichermodul/-bank, Byteadresse im Wort (3 Bit), Spaltenadresse, Zeilenadresse. Zeilen-Adressdecoder Adresse Datenbit Zeilen-Halteregister Decoder für Spaltenadresse Read / Write Logik

17 H.5.5 Betrieb einer DRAM-Matrix Intern wird immer eine ganze Zeile gelesen, geschrieben oder aufgefrischt. Auffrischung: periodisches Lesen und Zurückschreiben der DRAM-Zellen gleicht Ladungsverlust aus, im Chip drin wird immer eine ganze Zeile ausgelesen und zurückgeschrieben, eine Chip-interne Logik sorgt dafür, dass alle Zeilen an die Reihe kommen, früher externe Refresh-Logik erforderlich, heute Refresh auf dem Chip. Lesen einer DRAM-Zelle: Auswählen der DRAM-Zeile, zugehörige Auswahl-Leitung ansteuern, Ladung des Kondensators über Bit-Leitung abgreifen & verstärken, die in der aktuellen Zeile gespeicherte Ladung ist jetzt verbraucht, gelesene Zeile im On-Chip Zeilenregister zwischenspeichern, gewünschtes Bit aus Zeile auswählen und auf Bus legen, ganze Zeile zurückschreiben. Schreiben einer DRAM-Zelle: ganze Zeile lesen, genau wie beim Lesevorgang, zu schreibendes Bit vom Datenbus holen, einzelnes Bit im Zeilenregister setzen, zurückschreiben wie Lesevorgang.

18 H.6. Speicherverwaltung H.6.1 Speicherhierarchie Cache: Teuer, flüchtiger Inhalt, Kapazitäten in Kilobyte, meist mehrstufig, z.b. Intel 9450: 128 kb L1 Cache, 256 kb L2 Cache, On-Chip mit vollem, Off-Chip mit halbem CPU-Takt. Hauptspeicher: flüchtiger Inhalt, schneller Zugriff (z.b. SDRAM 5 ns). DDR 1000 RAM theoretisch bis zu 5,6 GB/s. Kapazität in Megabyte (z.b. 512 MB). Plattenspeicher: kostengünstige persistente Speicherung. Zugriffszeiten in Millisekunden (z.b. 7ms). IDE Festplatten erreichen bis zu 100 MB/s. Kapazität in Gigabyte (z.b. 200 GB). Speicherverwaltung: Vergabe & Rückgabe von Speicherblöcken, Transfer zwischen den Ebenen, Virtualisierung.

19 H.6.2 Begriffe Speicherblock: Menge von fortlaufenden logischen Speicheradressen. Partition: (größerer) Gesamtspeicherblock für ein Programm. Swapping: Aus- und Wiedereinlagern von ganzer Partitionen auf Disk. Physikalische (reale) Speicheradresse: bezeichnet/zeigt in physisch vorhandenen Hauptspeicher. Logische bzw. virtuelle Speicheradresse: Position im HS aus Sicht des Programms, unabhängig von der physikalischen Speicherorganisation. Virtualisierung mithilfe einer Adressübersetzungseinrichtung (MMU), Zusammenspiel von Hardware und OS-Software. Relative Speicheradresse: Position relativ zu einem bekannten Punkt im Programm. im Prinzip eine spezielle logische Adresse, meist relativ zum Programmzähler, oder zum Programmbeginn, für Sprünge und Aufrufe.

20 H.6.3 Partitionierung des Hauptspeichers Multiprogramming als Ziel: mehrere Programme gleichzeitig im Hauptspeicher halten, wechselseitiger Zugriffsschutz erforderlich. Partitionierung: Unterteilung in gleich grosse oder variabel große Partitionen, Partitionierung ist während Laufzeit nicht mehr änderbar. Jedes ausführende Programm erhält eine eigene Partition. Programm erhält kleinste Partition in die es hineinpasst. Sind alle Partitionen belegt, so warten die Programme in einer Zuteilungsschlange. Auslagerungsoptionen: Ältere Betriebssysteme kannten keinen virtuellen Speicher, Aufteilung des Hauptspeichers in Partitionen erlaubt Swapping, Je nach BS ist Partitionierung mit/ohne Swapping (Auslagern) realisiert Virtueller Speicher erlaubt grosszügig bemessene Partitionen.

21 H.6.4 Struktur einer Partition Globale Variablen: modulübergreifende Daten. Code-Abschnitt: oft Codesegemente auch in Heap, eine oder mehrere Methoden, meist schreibgeschützt... Heap (Halde): explizite Allozierung zur Laufzeit, für dynamische Datenstrukturen, Ressourcen (z.b. Puffer). Stack (Keller): last in, first out, Parameter & lokale Variablen, Rückkehradressen, Nesting... wächst abwärts, gegenläufig zur Halde, Hinweis: schwer identifizierbarer Fehler, falls Stack und Heap sich überschneiden.

22 H.6.5 Format von Heapblöcken: Ein Aufruf von new() oder malloc() liefert einen neuen Heapblock. Jeder Block enthält einen Header: enthält Informationen für Speicherverwaltung und Freispeichersammlung: Längenfelder, nächster Heapblock, Containergrösse, Anzahl Elemente, Header normalerweise außerhalb des Nutzdatenblocks, Flags: Locked, Read-Only, Free, Marked Typ: z.b. Zeiger auf den Klassendeskriptor, Auch ein nicht belegter Block braucht typischerweise einen Header.

23 H.7. Laufzeitkeller bzw. Stack H.7.1 Kellerrahmen ( Stackframe ) Welche Informationen werden für einen Prozeduraufruf festgehalten? Aufgaben des Kellers: Funktionsprinzip: Last in First Out. Variablen im Keller, kein Code, Funktionsresultat nur bei Funktionen. Übergabe von Parametern, Rücksprungadresse für Return, Verkettung zu früheren Stackframes, Speicherreservierung für lokale Variablen, Zwischenresultate von Berechnungen. Unser Beispiel: stackbasierte Aufrufskonvention, alle relevante Information im Keller halten => Alternative Aufrufskonvention: Parameter und Rückgabewerte in Registern, z.b. für die MIPS Architektur (s.o.), an dieser Stelle nicht gezeigt...

24 H.7.2 Dynamische & statische Verkettung: Dynamische Verkettung: Beim Rücksprung aus einer Prozedur muss der alte Kellerrahmen wieder gefunden werden, Rekursion und Nesting muss im Keller festgehalten werden, nicht verwechseln mit Rückkehradresse! Statische Verkettung: bei Sprachen mit inneren Prozeduren, nicht jedoch für C, C++ und Java, innere Prozeduren haben Zugriff auf die lokalen Variablen von äußeren Prozeduren. diese Variablen sind über die statische Verkettung adressierbar, meist direkte Adressierung der globalen Variablen.

25 H.7.3 Objektorientierter Stackframe Objektorientierung für Java-Klassen: Durch verschiedene Compiler unterschiedlich gehandhabt. eine Klasse enthält "Bauplan" für instanzierte Objekte, die Methoden hängen an der Klasse, Instanzvariablen liegen im Heap. Stackframe aus dem Rainbow-Compiler: Rückgabe des Funktionswertes im EAX-Register, Basiszeiger zeigt auf aktuellen Stackframe, Klassenkontext immer im ESI-Register, komplexes Typsystem im Heap. Basiszeiger Alter, überlagerter Stackframe Aktuelle Klasse Aktuelles Objekt / this Parameterliste, falls erforderlich Rückkehradr. (Code) Alter Basiszeiger Alte Klasse / esi Lokale Variablen Heap Code Objekt Klassen- Deskriptor Temporäre Zwischenresultate Nächster Stackframe

26 H.8. Objektorientierter Stackdump m-plurix Speicherauszug/Stackdump: Speicheradresse rechts aussen ":007ffxxx", DieStackfront wächst gegen unten, Prozessorregister auf dem Keller, Orientierungsmarker, Returnadressen, Basepointers, Klassen, Objekte. private static void recur(int lev, int aff){ int local = 0x10ca1; if ( lev==0) MAGIC.Inline( 0xcc ); recur(lev-1, aff+1); } public static void stckdmo(string s, int p){ recur(3,0xaffe01); } f5b d2 :007ffff0 007fffd00097f5b0 aaaaaaaaaaaaaaaa 01003fde0097f fde009763c1 :007fffd0 007fffec0097f5b0 affeca dc fd :007fffb c d 00975df9007fffcc 0097f fd :007fff90 00affe b1a 007fffa00097fd ca10097fd :007fff70 00affe abf 007fff840097fd ca10097fd :007fff50 00affe abf 007fff640097fd ca10097fd :007fff30 00affe abf 007fff440097fd ca a95 :007fff fff10007fff fd10007fff74 :007ffef0 ssx,ssx ssx,ssx ssx,efl cs,eip Exception: 3 eax,ecx edx,ebx esp,ebp esi,edi subcode: 0

27 H.9. Virtueller Speicher H.9.1 Grundprinzip Speicherseiten, die gerade nicht zugegriffen werden, können auf einem Hintergrundspeicher gehalten werden: Logisch adressierbar z.b Bytes, bzw. 4 GB, Im Rechner sind aber nur 256 MB installiert, Man hofft, dass das Working Set klein ist. Programmcode, CPU-Register und Zeiger verwenden logische Adressen. FSB-Zugriffe verwenden physische Adressen. MMU: übersetzt logisch => physisch, Seitentabelle im Speicher, meldet Seitenfehler. OS organisiert den Seitenaustausch. MMU Physischer Adressraum Logischer Adressraum Programm Betriebssystem Disk

28 H.9.2 Seitenaustausch Normalfall: Zugriff auf eine im Speicher vorhandene logische Adresse, die logische Adresse wird mithilfe der Seitentabellen in eine physikalische übersetzt, die letzten 100 Übersetzungen werden im TLB gepuffert, Seitenfehler: Zugriff auf eine im HS nicht vorhandene logische Adresse, In den Seitentabellen ist dann die gewünschte Adresse als "not present" markiert, Adressübersetzungseinheit(MMU) wirft eine Unterbrechung ("Page fault"), Betriebssystem holt die Seite von Disk oder über das Netz, Entweder variable oder feste Segmentlänge (Seiten). Nicht mehr benötigte Seiten werden ausgelagert: unmodifizierte Seiten müssen nicht zurückgeschrieben werden, unterschiedliche Auslagerungsstrategien verfügbar. Mehrfacher virtueller Speicher: jedes Programm erhält seinen eigenen Adressraum und eigene physikalische Seiten, beim Programmwechsel muss die Seitentabelle umgeschaltet werden, Programme können nur den eigenen Speicher adressieren, ausnahmsweise gemeinsamen Speicher einblenden, Adressraumumschaltung ist teuer, guter Speicherschutz!

29 H.9.3 Adressierung im 32-Bit Protected Mode Segmentierung und Paging kombinierbar: GDTR LDTR Segmentselektor Virtuelle 32 Bit Adresse Lokale Deskriptortabelle Globale Deskriptortabelle Segment-Basis + Lineare Adresse CR3 Page Directory Deskriptortabelle Deskriptortabelle Deskriptortabelle Page Tables Page + Physikalische Adresse!

30 H.9.4 Paging und MMU Für ausgelagerte Seiten (Pages) wird beim Zugriff eine Exception erzeugt & die Seite wird vom OS eingelagert (ähnlich wie bei ausg. Segmenten). Die Memory Management Unit (MMU) besorgt die Adressübersetzung: Adressübersetzung für jeweils eine Speicherseite mit 4 KB fester Länge (z.b.), Übernimmt eine sog. lineare Adresse 32-Bit von der Segmentierung, Liefert eine 32-Bit physikalische Adresse, zweistufige Übersetzungstabelle, Paging Segmentierung. TLB: Translation look-aside Buffer, Enthalten die letzten Mappings, beispielsweise 100 Einträge, evtl. explizit flushen, hier nicht gezeigt. C R 3 P a g e D i r e c t o r y?????? P a g e T a b l e s P a g e F r a m e s

31 H.9.5 Seitentabelleneintrag (Intel Pentium) : Kacheladresse nur gültig, wenn die Seite im Hauptspeicher vorhanden ist. Im Falle eines Seitenfehlers (Page fault) holt das OS die Seite vom Sekundär-speicher. Caching Strategie und Schreibrechte sind im Eintrag vermerkt.