Projektarbeiten WiSe 13/14 Fynn Schwiegelshohn, Muhammed Al Kadi, Max Ferger Prof. Dr.-Ing. Michael Hübner, Lehrstuhl für Eingebettete Systeme der Informationstechnik (ESIT) Fakultät für Elektrotechnik und Informationstechnik Prof. Dr.-Ing. habil. Michael Hübner
Titel: Analyse von Kompressionsalgorithmen auf einem FPGA-Board Betreuer: Fynn Schwiegelshohn Anzahl: 2 Studierende Welche Kompressionsalgorithmen eignen sich für ein FPGA-Board? Die Kompression soll auf einem PC durchgeführt werden. Die Dekompression erfolgt auf einem FPGA-Board. Die Algorithmen sollen bezüglich Geschwindigkeit, Speicherbedarf und benötigter Chipfläche evaluiert werden. Programmiert wird in C und VHDL. Bildquelle :http://wikibon.org/wiki/v/pitfalls_of_compressing_online_storage 2
Titel: Zustandserkennung einer Person mit Hilfe einer Kinect Kamera Betreuer: Fynn Schwiegelshohn Anzahl: 2 Studierende Es sollen Aufmerksamkeitsmerkmale im Gesicht definiert und anschließend mit der Kinect detektiert werden. Die detektierten Merkmale müssen dann Zustände überführt werden mit Hilfe eines Klassifikators. Die Evaluation des entwickelten Systems erfolgt im eigenen Fahrsimulator Programmiert wird in C++. 3
Titel: Analytische Platzierung für FPGAs Betreuer: Muhammed Al Kadi Anzahl: 2-3 Studierende Jedes logische Element soll so auf den Chip platziert werden, dass die gesamte Leitungslänge minimal ist. Das Problem ist analytisch zu lösen! Ein Algorithmus für VLSI-Schaltungen ist schon vorhanden und muss für die FPGAs angepasst werden. Die Programmiersprache ist frei wählbar. (z.b MATLAB, Python oder C/C++) Bildquelle: Boyd and Vandenberghe, Convex Optimization, Cambridge University Press 2004, New York, NY, USA. 4
Titel: Hotspot-Erkennung für FPGAs Betreuer: Muhammed Al Kadi Anzahl: 2-3 Studierende Wo & wie wird die Verlustleistung auf den FPGAs verbraucht? Welche Elemente (z.b. Speicherblöcke oder Logikblöcke) verbrauchen mehr? Die Hotspots sollen anhand einiger Benchmarks analysiert und grafisch dargestellt werden. Für die Berechnung der gesamten Verlustleistung steht das VPR (Versatile Place & Route) zur Verfügung. Hier muss die Verlustleistung der entsprechenden Position auf dem Chip zugeordnet werden. C Programmierkenntnisse sind erforderlich. Bildquelle: Using a near-field scanner to guard against fraud, Fraunhofer Microelectronic News, Issue 35, July 2009 5
Titel: C to VHDL/RTL High-Level Sythesis Overview Betreuer: Max Ferger Anzahl: 2 bis 3 Bachelor-Studenten Klassische Algorithmen (FIR, JPEG,...), Benchmarks in C/C++ (Halb-)automatische Konvertierungs-Tools für FPGA Vergleich der Sprach-Features, Performance, Effizienz Vermittelte Kenntnisse: Programmieren in C/C++ (aktiv), VHDL (passiv) Moderne Tools des Embedded HW/SW-Co-Designs Bildquelle: http://mesl.ucsd.edu/spark/methodology.shtml 6
Titel: HW-Histogram to localize Execution Frequencies Betreuer: Max Ferger Anzahl: 1 bis 2 Bachelor-Studenten Nicht-intrusive Statistiken über ausgeführten Programmcode Führe Instruction-Pointer an dedizierten HW-Block Messen und Darstellen der Ausführungshäufigkeiten Vergleich mit klassischem Profiling, Bezug zu Optimierungen Vermittelte Kenntnisse: Programmieren in VHDL oder in Haskell/CLaSH Paralleles Aggregieren von Informationen in Echtzeit Bildquelle: http://thinkdifferent.typepad.com/edulog/computer_architecture/page/2/ Histogram for(i=0;i<n;++i) { for(j=0;j<m;++j) { foo(i,j); } } 7
Titel: FPGA-Optimized Floating-Point Representation Betreuer: Max Ferger Anzahl: 2 bis 3 Bachelor-Studenten Fließkomma-Arithmetik (float) komplex, langsam auf FPGAs Neue Idee zur internen Darstellung liegt vor Implementieren, Optimieren, Validieren, Testen Kompatibilität zur IEEE 754 Fließkomma-Arithmetik Vermittelte Kenntnisse: Programmieren in VHDL oder in Haskell/CLaSH, Validieren in C Precision to the last bit Bildquelle: http://en.wikipedia.org/wiki/file:ieee_754_single_floating_point_format.svg 8