Prozessor- und Rechnerarchitekturen (Master)

Ähnliche Dokumente
Prozessor- und Rechnerarchitekturen (Master)

Prozessor- und Rechnerarchitekturen (Master)

Prozessor- und Rechnerarchitekturen (Master)

Prozessor- und Rechnerarchitekturen (Master)

Technische Grundlagen der Informatik 2 SS Einleitung. R. Hoffmann FG Rechnerarchitektur Technische Universität Darmstadt E-1

Multicore und mobile, stromsparende Anwendungen ein Widerspruch? Hubert Hafner Product Marketing

Vertiefungsrichtung Rechnerarchitektur

Prozessor- und Rechnerarchitekturen (Master)

Fakultätsname XYZ Fachrichtung XYZ Institutsname XYZ, Professur XYZ. Big.LITTLE-Processing mit ARM- Cortex-Prozessoren. E. Zenker

Grundlagen der Rechnerarchitektur

Linux auf FPGAs. Massgeschneiderte Computersysteme. Christoph Zimmermann, Marc-André Beck. 1. März Berner Fachhochschule MedOnStream

Marc Simons Proseminar Technische Informatik Institut für Informatik, Betreuer Prof. Dr. Marcel Kyas

Arbeitsfolien - Teil 4 CISC und RISC

moderne Prozessoren Jan Krüger

Architektur und Organisation von Rechnersystemen

CPU, GPU und FPGA. CPU, GPU und FPGA Maximilian Bandle, Bianca Forkel 21. November 2017

Grundlagen der Rechnerarchitektur. Ein und Ausgabe

Kap.2 Befehlsschnittstelle. Prozessoren, externe Sicht

CUDA. Moritz Wild, Jan-Hugo Lupp. Seminar Multi-Core Architectures and Programming. Friedrich-Alexander-Universität Erlangen-Nürnberg

ARCHOS - ALLWINNER SAMSUNG. TABLETS Preisliste. Oktober ! Achtung: wir verkaufen unsere Tablets ausschließlich mit Android OS

RST-Labor WS06/07 GPGPU. General Purpose Computation On Graphics Processing Units. (Grafikkarten-Programmierung) Von: Marc Blunck

Wichtige Rechnerarchitekturen

Grundlagen der Rechnerarchitektur. Einführung

Rechner Architektur. Martin Gülck

Einführung. GPU-Versuch. Andreas Schäfer Friedrich-Alexander-Universität Erlangen-Nürnberg

Computer-Architektur Ein Überblick

OpenCL. OpenCL. Boris Totev, Cornelius Knap

Gliederung. Was ist CUDA? CPU GPU/GPGPU CUDA Anwendungsbereiche Wirtschaftlichkeit Beispielvideo

MikroController und Mikroprozessoren

Lehrstuhlseminar. NVidia Tegra-Architektur. Andreas Höer. TU Dresden,

Grundlagen der Rechnerarchitektur. Einführung

Rechneraufbau und Rechnerstrukturen

Motivation (GP)GPU CUDA Zusammenfassung. CUDA und Python. Christian Wilms. Integriertes Seminar Projekt Bildverarbeitung

Computer: PC. Informationstechnik für Luft-und Raumfahrt Aerospace Information Technology

OpenCL. Programmiersprachen im Multicore-Zeitalter. Tim Wiersdörfer

Samsungs Exynos 5 Dual

Extrablatt IT. MADE IN GERMANY.

Produktupdate HP DESKTOP PORTFOLIO - OKTOBER

Prozessor- und Rechnerarchitekturen (Master)

Rechneraufbau und Rechnerstrukturen

ThinkStation P-Series Anwendungsbreiche

Technische Informatik 1

Fragenkatalog Computersysteme Test 25. April 2008

H A U P T K A T A L O G

Protokoll zur Lehrveranstaltung Rechnerorganisation I. Gruppe Compute PC with GTX 260/280 :

Processors for mobile devices

Games with Cellular Automata auf Parallelen Rechnerarchitekturen

HW/SW Codesign 5 - Performance

Multicore-Architekturen

Seminar Multicore-Programmierung

Die Sandy-Bridge Architektur

Display PC Der PC im Monitor

Neue Prozessor-Architekturen für Desktop-PC

1 Grundlagen. 1.1 Rechnerarchitektur. Mikroprozessortechnik MFB. Einleitung, Systemaufbau

Compute Unified Device Architecture CUDA

CAD Arbeitsplatz Einstieg

MEHR SERVICE, MEHR QUALITÄT MEHR SPAREN!

2.2 Rechnerorganisation: Aufbau und Funktionsweise

Die Architektur des Sun UltraSPARC T2 Prozessors, Anwendungsszenarien

Ein Unternehmen der Firmengruppe:

Seminar Parallele Rechnerarchitekturen SS04 \ SIMD Implementierung aktueller Prozessoren 2 (Dominik Tamm) \ Inhalt. Seite 1

Parallele Rechnerarchitekturen

1.549,- Terra Mobile Industry 1580 extrem robustes 15 Notebook mit serieller Schnittstelle

Vorlesung Rechnerarchitektur. Einführung

Grundlagen der Spieleprogrammierung

Multi-Port-Speichermanager für die Java-Plattform SHAP

FPGA Beschleuniger. Your Name. Armin Jeyrani Mamegani Your Organization (Line #2)

Computermuseum WSI. Prof. Dr. Herbert Klaeren

Prinzipien und Komponenten eingebetteter Systeme

Machine Learning Hardware

Instruktionen pro Takt

Mikrocontroller und Mikroprozessoren

System on a chip - SoC. Technische Informatik WS 2016/17 Master Elektro-und Informationstechnik Patrick Müller

Angebot. Tel.: Fax: Website: Shop:

Orientierungsveranstaltungen 2009 Informatikstudien der Universität Wien

Betriebssysteme Vorstellung

JAEMACOM Berlin. Benjamin Schantze IGEL Technology GmbH

Rechnerstrukturen Winter EINFÜHRUNG. (c) Peter Sturm, University of Trier 1

L3. Datenmanipulation

GPGPU-Architekturen CUDA Programmiermodell Beispielprogramm. Einführung CUDA. Ralf Seidler. Friedrich-Alexander-Universität Erlangen-Nürnberg

Teil 1: Prozessorstrukturen

MITK-OpenCL: Eine Erweiterung für das Medical Imaging Interaction Toolkit

399.NOVEMBER 2015 MEHR SPAREN! MEHR SERVICE, MEHR QUALITÄT EXTENSA 2519-C7DC. Art.-Nr.: Intel Celeron Prozessor N3050. Windows 10 Home, 64-Bit

RO-Tutorien 15 und 16

OpenCL. Seminar Programmiersprachen im Multicore-Zeitalter Universität Siegen Tim Wiersdörfer

iphone 6 Plus 64GB Januar 2017

Softworld Handels-GmbH. Katalog. Unser Angebot. Monitore. Computer. Tablets. Notebooks. Smartphones. und mehr!

> High-Level Programmierung heterogener paralleler Systeme

Produktupdate HP DESKTOP PORTFOLIO

Die Vision Landschaft und was sie mit Moore s Gesetz zu tun hat

Multicore-Architekturen

PC Systeme. Seit über 27 Jahren. Smal Size: Kompakte aber trotzdem viel Platz, Austattung wählbar ab

Übersicht. Vergleich der Spielekonsole mit dem PC. Historie der Spielekonsolen von 1976 bis 1999

Grafikkarten-Architektur

LEISTUNGSVERGLEICH VON FPGA, GPU UND CPU FÜR ALGORITHMEN ZUR BILDBEARBEITUNG PROSEMINAR INF-B-610

Die ARM-Mikroarchitektur. Acorn RISC Machine ARM. Asm Prak SS03 p.1/13

Predator G3. Premium Design. Advanced Technology. Immersive entertainment

Vorlesung: Virtualisierung und Rechenzentrumsinfrastrukturen. Lars Göbel & Christian Müller VL04: Einführung in die Virtualisierung

Redaktioneller Beitrag in Zusammenarbeit mit Texas Instruments, Herrn Florian Gross

Transkript:

Prozessor- und Rechnerarchitekturen (Master) Themen am 28.06.17: Semesterrückblick, Terminplanung Ihrer Vorträge ProRecArc17_V10 Ulrich Schaarschmidt HS Düsseldorf, SS 2017 V1 (5.4.): Termine + mögliche Themen des Semesters; Vorstellung einiger älterer, aber auch aktueller Architekturen; Einige Grundbegriffe (aus alten BA-Zeiten); Zilog Z80 und Nachfolger, AT&T WE32100 (Komponentenbasiert), Motorola 68k-Familie, SUN (Ultra-) SPARC, DEC Alpha, MIPS, Super-Pipelining (Pipeline-Länge vs. Durchsatz); 28.06.2017 U.G. Schaarschmidt - HS-D 2 HS Düsseldorf (c) U.Schaarschmidt 1

V2 (12.4.): Virtueller Speicher und seine Erweiterung bis zur Cloud; Overlays, Virtueller Speicher, Simulieren von Arbeitsspeicher auf der Festplatte, und umgekehrt (HD im Speicher), Funktionsweise der virtuellen Adressierung, Umsetzung virt. Adressen auf physische; Speicherverwaltung, Fragmentierung, Kompaktifizierung, Swapping, Probleme und positive Aspekte des Cloud- Computing; 28.06.2017 U.G. Schaarschmidt - HS-D 3 V3 (26.4.): Green IT, Energiesparen bei Computersystemen / eingebetteten Systemen / Prozessoren / MCUs; AMD s Cool `n Quiet, Methoden zum Energiesparen bei Prozessoren / Rechnern; ARM als Low Power Ideenschmiede; Sleep Modes, Umsetzung bei verschiedenen Herstellern; MSP430, Silicon Labs / Energy M icro, Cortex M3 (auch im Arduino DUE); high performance autonomous peripherals operation; 28.06.2017 U.G. Schaarschmidt - HS-D 4 HS Düsseldorf (c) U.Schaarschmidt 2

V4 (3.5.): Green IT, Energiesparen bei Computer- systemen / eingebetteten Systemen / Prozessoren / weitere ATOM - Mikroarchitekturen, Hyperthreading, AMD Jaguar und Bulldozer, Out-of-Order-Execution, ARM-Amulet (asynchrones Prozessordesign) 28.06.2017 U.G. Schaarschmidt - HS-D 5 V5 (10.5.): ARM Familien, ARM Cortex M3; ARM Mali GPUs Graphic Processing Units und ihr Einsatz in gängigen mobilen Geräten (ipad3, Samsung Galaxy SIII, Galaxy Tab 7.7) 28.06.2017 U.G. Schaarschmidt - HS-D 6 HS Düsseldorf (c) U.Schaarschmidt 3

V6 (17.5.): ARM Amulet (asynchrones MC-Design mit ARM-Befehlssatz in 3 Fortschrittsstufen), nix tun wenn es nix zu tun gibt; ARM Cortex Familien; ARM GPU-Familien; Wo kann man Energie einsparen beim MPU-Design? ARM als Ideenschmiede für LowPower-MPUs; 28.06.2017 U.G. Schaarschmidt - HS-D 7 V7 (17.5.): Was ist ein DSP? Besondere Befehle, besondere Architektur (z.b. modifiz. Harvard, Spezialregister für mathematische Operationen, MAC); Wo werden DSPs eingesetzt? (Audio, Video, etc.), Machine Vision & Analytics, Medical Imaging, Software Defined Radio-SDR; Welche Anforderungen resultieren daher an DSPs? Besonderheiten, Techniken: Filtern, FFT (Transformationen); Beispiele: DSPs von Texas Instruments, Analog Devices 28.06.2017 U.G. Schaarschmidt - HS-D 8 HS Düsseldorf (c) U.Schaarschmidt 4

V8 (31.5.) Was ist ein Grafik-Chip? Historie der Bildschirmarbeit (vom ASCII-Terminal zur Grafikkarte mit Hardwarebeschleunigung), Was soll berechnet werden? Animationen, Simulationen, Warum kann das keine Standard-CPU machen? Anforderungen an GC; 28.06.2017 U.G. Schaarschmidt - HS-D 9 V9 (14.6.) NVIDIA Tegra X1 Mobilprozessor, NVIDIA Volta und Pascal, CUDA-Unterstützung, OpenCL, Größte GPU der Welt (NVIDIA Volta), 28.06.2017 U.G. Schaarschmidt - HS-D 10 HS Düsseldorf (c) U.Schaarschmidt 5

V10 (21.6.) Vorträge und Ausarbeitungen selbständig bearbeiten / vorbereiten 28.06.2017 U.G. Schaarschmidt - HS-D 11 V11 (28.6.) Semesterrückblick 28.06.2017 U.G. Schaarschmidt - HS-D 12 HS Düsseldorf (c) U.Schaarschmidt 6

V12 (05.07.) Vorträge 28.06.2017 U.G. Schaarschmidt - HS-D 13 V12 (12.6.) Vorträge: M. Kanne: Besonderheiten, Techniken und Strukturen des Intel I5 ***; M. Ströder: Besonderheiten, Techniken und Strukturen der AMD Athlon II x3 Triple Core CPU; M. Brummel: Wie arbeiten die Cores in Multi-Core- Prozessoren / Controllern zusammen bzw. mit Cache und Arbeitsspeicher? Was man weiß, was man wissen sollte - im Überblick mit Ihren Themen 28.06.2017 U.G. Schaarschmidt - HS-D 14 HS Düsseldorf (c) U.Schaarschmidt 7

Klausur - wann 26.7. (wie im Plan 13:00Uhr), Von den am 28.6. Anwesenden bestätigt. (Was weg ist, ist weg und stört nicht mehr bei den beinharten Klausuren ) 28.06.2017 U.G. Schaarschmidt - HS-D 15 HS Düsseldorf (c) U.Schaarschmidt 8