Entwurf asynchroner Automaten

Ähnliche Dokumente
TECHNISCHE UNIVERSITÄT CHEMNITZ FAKULTÄT FÜR INFORMATIK

Hardwarepraktikum WS 2001/02

Flipflops. asynchron: Q t Q t+t

Kapitel 4. Versuch 415 T-Flipflop

DuE-Tutorien 4 und 6. Tutorien zur Vorlesung Digitaltechnik und Entwurfsverfahren Christian A. Mandery. WOCHE 11 AM

Praktikum Digitaltechnik

Zeitabhängige binäre Schaltungen. Prof. Metzler

Elektrische Logiksysteme mit Rückführung

Flip Flops allgemein - Digitale Signalspeicher

Grundlagen der Informatik 2. Grundlagen der Digitaltechnik. 5. Digitale Speicherbausteine

Abb. 1. Abb. 1L. Abb. 2 ÜBUNGEN SEQUENTIELLE SCHALTUNGEN WS 10/11 1

DuE-Tutorien 16 und 17

Hochschule Emden / Leer. Ausarbeitung. Speicherung digitaler Signale

Ein sequentielles System braucht ein "Gedächtnis", das sich die Eingangsbelegungen in den zurückliegenden Zeitpunkten merkt.

Übung 1 RS-FFs mit NOR- oder NAND-Gattern

Speicherung digitaler Signale

Digitaltechnik II SS 2007

Aufbau und Funktionsweise eines Computers - II

Zeitabhängige binäre Schaltungen. Prof. Metzler 1

Speicherung von Signalen - Flipflops, Zähler, Schieberegister

Sequentielle Logik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck

Digitaltechnik II SS 2007

III. Asynchrone und synchrone Schaltwerke

Oliver Liebold. NAND (negierte Undverknüpfung) L L H L H H H L H H H L

Digitaltechnik Übungsaufgaben. Sequentielle Schaltungen Mit Musterlösungen

Wintersemester 2001/2002. Hardwarepraktikum. Versuch 4: Sequentielle Systeme 1. - Toralf Zemlin - Swen Steinmann - Sebastian Neubert

Logik mit Gedächtnis : Sequentielle Logik

DuE-Tutorien 17 und 18

Einteilung der Kippschaltungen (Schaltwerke) (=Flipflops)

WS 2012/13 Klausur zur Digitaltechnik. Donnerstag,

Versuch 3: Sequenzielle Logik

Digitaltechnik II SS 2007

Grundlagen der Digitaltechnik GD. Aufgaben und Musterlösungen

5.2 Endliche Automaten

In diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden.

Grundlagen der Digitaltechnik GD. Aufgaben

2.5.1 Das Basis-Flipflop

Rechnerorganisation. (10,11) Informationskodierung (12,13,14) TECHNISCHE UNIVERSITÄT ILMENAU. IHS, H.- D. Wuttke 08

Grundtypen Flip-Flops

Praktikum Grundlagen der Elektronik

16 Latches und Flipflops (Bistabile Kippstufen)

Protokoll zu Grundelemente der Digitaltechnik

Lösung Versuch Nr. 4

- Strukturentwurf elementarer Rechenwerke - Grund-Flipflop (RS-Flipflop) - Register, Schieberegister, Zähler

3.1 Schaltwerke als Reihenschaltung von Flipflops

Grundlagen der Digitaltechnik GD. Aufgaben und Musterlösungen

Eigenschaften von Zählerschaltungen (1) 1 1. Richtung

Angewandte Physik II: Elektronik

10. Elektrische Logiksysteme mit

Versuchsreihe 7. Registerfile. Registerfile + Programmzähler. HaPra Versuchsreihe 7 - Registerfile + Programmzähler. 32 Register à 32 Bit

Übungen zur Vorlesung Technische Informatik I, SS 2001 Strey / Guenkova-Luy / Prager Übungsblatt 2 Sequentielle Logik. Aufgabe 1:

Grundlagenlabor Digitaltechnik GRUNDLAGENLABOR DIGITALTECHNIK VERSUCH 4 VERSUCHSTHEMA FLIP-FLOPS ALS ZÄHLER PROTOKOLLANT/ -IN

FAKULTÄT FÜR INFORMATIK

In diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden.

Teil 1: Digitale Logik

DIGITALTECHNIK 08 FREQUENZ-ZÄHLER

5. Aufgabenkomplex. Übung und Seminar zur Vorlesung. Grundlagen der Technischen Informatik 2

Schülerexperimente zur Elektronik

Arbeitsbereich Technische Aspekte Multimodaler Systeme. Praktikum der Technischen Informatik T1 2. Flipflops. Name:...

Füllstandsregelung. Technische Informatik - Digitaltechnik II

Q R. reset (R) set (S) unzulässig! Unkontrollierte Rückkopplung von Gatterausgängen auf Gattereingänge führt zu logisch "inkonsistentem" Verhalten!

9 Flipflops (FF) Basis-FF. (Auffang-FF, Latch) praxis verstehen chancen erkennen zukunft gestalten 9-1

Eingebettete Systeme

Synthese digitaler Schaltungen Aufgabensammlung

2 Vervollständige die Wahrheitstabellen.

Schaltwerke Schaltwerk

Elektrische Logigsystem mit Rückführung

Bauanleitung für den Kronleuchter des Grafen Zahl

Teil 1: Digitale Logik

D Sequentielle Logik. D Sequentielle Logik. 1 Schaltwerke (2) 1 Schaltwerke. Einordnung in das Schichtenmodell:

Teil IV. Schaltwerke

Musterlösungen. zu den Übungsaufgaben vom

Übungen zu Informatik 1

Elektronikpraktikum SS Serie J. Pochodzalla und W. Lauth mit Assistenten

Beispiel: ein 2:1 MUX erzeugt einen statischen Schaltungshazard (Logikhazard)

HARDWARE-PRAKTIKUM. Versuch L-2. Fehlersuche in digitalen Schaltungen. Fachbereich Informatik. Universität Kaiserslautern

Digitaltechnik 2 Arbeitsblätter - 1- Prof. Komar

Rechnerorganisation 8. Vorlesung

I. Ziel der Versuche Verständnis für Entwurf und Funktionsweise digitaler Schaltungen.

Grundlagen der Rechnerarchitektur

Einfache Schaltungsblöcke

Laborübung 2. Teil 1: Latches, Flipflops, Counter. Abbildung 1: Schaltkreis eines Gated D-Latch

GAL 16V8. 4. Laboreinheit - Hardwarepraktikum SS 2002 VCC / +5V. Eingang / Clock. 8 konfigurierbare Ausgangszellen. 8 Eingänge GND / 0V.

Hardwarearchitekturen und Rechensysteme

GTI ÜBUNG 10 FLIPFLOPS UND AUTOMATEN

Grundtypen Flip-Flops

Sequenzielle Schaltwerke

Praktikum Digitaltechnik SS Versuchsbeschreibungen

Übungsaufgaben Digitaltechnik WS 08/09. Teil 1

Kapitel 4. Versuch 415 T-Flipflop

Funktionsblöcke

Synthesis for Low Power Design

Vorlesungsprüfung aus. Digitales Design. 2. Juni 2015

In der Literatur finden Sie eine Vielzahl von Zähler- und Frequenzteilerschaltungen.

Lösungsvorschlag 2. Übung Technische Grundlagen der Informatik II Sommersemester 2009

Elektronikpraktikum - SS 2014 H. Merkel, D. Becker, S. Bleser, M. Steinen Gebäude (Anfängerpraktikum) 1. Stock, Raum 430

Versuch: D2 Zähler und Ampelschaltung

Versuch P1-63 Schaltlogik Vorbereitung

Anhang zum Lehrbuch Digitaltechnik, Gehrke, Winzker, Urbanski, Woitowitz, Springer-Verlag, 2016.

Transkript:

5.2.4. Entwurf asynchroner Automaten Die kombinatorische Logik, die in einem synchronen Automaten die Belegungen der Dateneingänge der Flipflops bereitstellt, muß für jedes Flipflop bei jedem Triggerereignis entscheiden, was das Flipflop tun soll (Seten, Rückseten, Speichern, Toggeln). Nötig ist das Triggerereignis für ein bestimmtes Flipflop aber nur bei all den Zustandsübergängen eines Automaten, bei denen sich der Zustand dieses Flipflops ändert. Soll ein Flipflop bei einem Zustandsübergang des Automaten in seinem vorherigen Zustand verharren, bestünde auch die Möglichkeit, dieses Flipflop bei diesem Zustandsübergang des Automaten überhaupt nicht mit dem Triggerereignis u beaufschlagen. Die kombinatorische Logik, die die Belegungen der Dateneingänge der Flipflops bereitstellt, müßte für dieses Flipflop bei diesem Zustandsübergang des Automaten keine Entscheidung fällen und könnte vermutlich einfacher ausfallen. Aus dem Entwurf synchroner Automaten wissen wir, daß sich die Ausgangsbelegung eines Flipflops höchstens immer dann ändert, wenn das Triggerereignis auftritt. Sie ändert sich also grundsätlich seltener, als das Taktsignal selbst. 1 T FF Q c c C t > Wenn es gelingt, in einem Automaten ein Flipflop B u finden, dessen Ausgangsbelegung sich mindestens immer dann ändert, wenn ein anderes Flipflop A getriggert werden muß, wenn sich also dessen Ausgangsbelegung ändern soll, dann kann Flipflop A mit der Ausgangsbelegung von Flipflop B getriggert werden. 0 1 1 T FF Q 1 T FF Q x C B C A c T > f 0 1 1 0 1 0 1 0 1 0 1 2T > f/2 0 1 1 0 0 1 1 0 0 4T > f/4 127

Die vorstehende Schaltung kann entweder als Modulo-4-Binärähler oder als Frequenteiler aufgefaßt werden, der aus einer Frequen f c eine Frequen f 0 = f c /2 und eine Frequen f 1 = f c /4 ereugt. Bei in dieser Weise kaskadierten n T-FFs kann am letten (n-ten) Flipflop ein symmetrisches Signal der Frequen f/2 n abgenommen werden. In Digitaluhren teilt man so etwa eine Quarfrequen von 2 16 s -1 = 65536 s -1 mit 16 Flipflops auf die Frequen 1 s -1 herunter, mit der die (mechanische oder elektronische) Zeitaneige angesteuert werden kann. Die konsequente Weiterführung dieser Überlegungen führt um asynchronen Automaten. Def.: Ein Automat heißt asynchron, wenn sich bei einem Zustandswechsel die Flipflops - wenn überhaupt - nicht wingend gleicheitig ändern. Anm.: Das ist immer dann gegeben, wenn mindestens eines der Flipflops des Automaten durch ein anderes Flipflop des gleichen Automaten getriggert wird und folglich das Triggerereignis "später" bekommt. --- Ausgehend von der oben geeigten T-Flipflop-Kaskade lassen sich auch Modulo-m-Binärähler bw. Frequenteiler realisieren, die aus einer Frequen f eine Frequen f/m ableiten, wobei in beiden Fällen m 2 n gelten kann. Für m = 3 ergibt sich. B. die nachfolgende Schaltung. Das usätliche 2er-AND-Gatter generiert ein statisches Rücksetsignal, wenn der Zähler den Zustand 1 0 = 11 erreicht. Der Zähler geht also vom Zustand 1 0 = 10 in den Zustand 1 0 = 11, verläßt ihn aber sofort wieder und geht in den Zustand 1 0 = 00. 0 1 1 T FF Q 1 T FF Q x C C R B R A Diese Schaltung ist nicht unbedingt u empfehlen, da der Rücksetimpuls unter Umständen so kur wird, daß er den Zähler nicht sicher in den Zustand 1 0 = 00 überführen kann. In diesem Fall "hilft" ein statisches RS-Flipflop, das den Rücksetimpuls definiert verlängert. 128

0 1 1 T FF Q 1 T FF Q x C C R B R A Die beiden ulett geeigten Lösungen erwecken den Eindruck von "Bastellösungen". Ein seriöseres ENtwurfsverfahren für asynchrone Automaten sehen wir uns an einem Beispiel an, das Ihnen in der Übung und später im Hardwarepraktikum (Versuch Sequentielle Systeme 3) wiederbegegnen wird. Beispiel 5.16. Zu entwerfen sei ein Frequenteiler 5:1 aus handelsüblich JK-MS- Flipflops SN7472. Schaltsymbol fi DIV5 fo rn Automatentabelle Automatengraph Q t Q t+1 210 210 000 011 011 110 110 010 010 101 101 000 > 000 > 011 > 110 > 010 > 101 Das Syntheseverfahren hat um Ziel, möglichst viele FFs nicht durch den von außen ugeführten Takt sondern durch ein anderes FF u takten. Dau ist für jedes FF A u prüfen, ob es ein FF B gibt, das als Taktquelle für das FF A geeignet ist. 129

Regel 1: Ein FF B ist dann als Taktquelle für ein FF A geeignet, wenn das FF B an seinem Ausgang wenigstens immer dann die gleiche Flanke ("aktive Taktflanke", s. u.) produiert, wenn das FF A schaltet. Regel 2: Falls mehrere FFs FF B als Taktquelle für ein FF A geeignet sind, ist dasjenige u wählen, das die geringste Anahl aktiver Taktflanken produiert (???). Der Sachverhalt wird deutlich, wenn wir aus Automatentabelle oder Automatengraph das Impulsdiagramm ableiten. 0 3 6 2 5 101 000 011 110 010 101 000 clock Q0 Q1 Q2 > t Die Analyse des Schaltverhaltens der FFs ergibt: Q > Q clock Q2 Q1 Q0 000 > 011 F R R 011 > 110 F R F 110 > 010 F F 010 > 101 F R F R 101 > 000 F F F Jedes der FFs schaltet (R(ising edge), F(alling edge)) - wenn überhaupt - dann, wenn der von außen ugeführte Takt clock, eine fallende Flanke (F) aufweist. Das ist der Fall des synchronen Automaten. FF 1 schaltet (R, F) - wenn überhaupt - aber auch dann, wenn FF 0 eine steigende Flanke (R) produiert. Nach Regel 1 ist folglich FF 0 als Taktquelle für FF 1 geeignet. Die steigende Flanke (R) ist die aktive Taktflanke der Taktquelle. Anm.: Hier schaltet FF 1 bei jeder von FF 0 produierten steigenden Flanke. Regel 1 läßt aber u, daß FF 1 nicht bei jeder von FF 0 produierten steigenden Flanke wingend schaltet! Da hier jedoch die FFs mit der fallenden Taktflanke schalten, muß FF 1 mit dem negierten Ausgang von FF 0 getaktet werden. Das Ergebnis dieser Überlegungen ist die noch unvollständige Be- 130

schaltung der FFs (Takt- und asynchrone Set- und Rückseteingänge). 1 fo S 7472 Q S 7472 Q S 7472 Q J J J C C C K K K R FF0 R FF1 R FF2 rn fi Für die vollständige Beschaltung der FFs fehlt noch die Beschaltung der J- und K-Eingänge. Bei allen mit dem von außen ugeführten Takt getakteten FFs (den synchronen FFs FF 0 und FF 2) wird die Beschaltung der J- und K-Eingänge so ermittelt, wie es vom Entwurf synchroner Automaten bekannt ist. Q Q Q Q Q Q J K J K J K 2 1 0 2 1 0 2 2 1 1 0 0 0 0 0 0 1 1 0-1 - 1-0 1 1 1 1 0 1 - - 0-1 1 1 0 0 1 0-1 - 0 0-0 1 0 1 0 1 1 - - 1 1-1 0 1 0 0 0-1 0 - - 1 J2 0011 1 K2 0011 1 J0 0011 1 K0 0011 1 0110 0 0110 0 0110 0 0110 0 0 0-11 0 ---- 0 1--1 0 --1-1 ---- 1-1-1 1 ---0 1-1-- 2 2 2 2 J2 = Q1 K2 = 1 J0 = /Q2 K0 = 1 Bild 7. Beschaltung der J- und K-Eingänge der synchronen FFs Um die Beschaltung der J- und K-Eingänge des asynchronen FFs FF1 ermitteln u können, ist die vollständige Automatentabelle um die Taktquelle FF0 u reduieren: 1. Streichen der Spalten Q0 und Q0 2. Streichen aller Zeilen außer der Zeilen, die der sog. aktiven Taktflanke der Taktquelle entsprechen (hier: R(ising edge), d. h. Q0 = 0 und Q0 = 1 ) 131

Für das Beispiel ergibt sich Streichen Streichen Q Q Q Q Q Q J K J K J K 2 1 0 2 1 0 2 2 1 1 0 0 0 0 0 0 1 1 0-1 - 1-0 1 1 1 1 0 1 - - 0-1 < Streichen 1 1 0 0 1 0-1 - 0 0 - < Streichen 0 1 0 1 0 1 1 - - 1 1-1 0 1 0 0 0-1 0 - - 1 < Streichen Q Q Q Q J K J K J K 2 1 2 1 2 2 1 1 0 0 0 0 0 1 0-1 - 1 - Bild 8. Reduieren 0 1 1 0 1 - - 1 1 - der Automatentabelle Die weitere Behandlung erfolgt, wie bekannt. Hier kann direkt aus der Automatentabelle abgelesen werden: J1 = K1 = 1. Die vollständige Beschaltung der FFs ergibt sich u 1 S 7472 Q S 7472 Q S 7472 Q J J J C C C K K K R FF0 R FF1 R FF2 rn fi fo 132