EMV auf IC-Ebene. was bedeutet dies für das Leiterplatten-Design? a. Univ.-Prof. Timm Ostermann. Institut für Integrierte Schaltungen

Transkript

1 EMV auf IC-Ebene was bedeutet dies für das Leiterplatten-Design? a. Univ.-Prof. Timm Ostermann Institut für Integrierte Schaltungen Johannes Kepler Universität Linz 1

2 Gliederung Motivation Einteilung EMV auf IC-Ebene On-Chip Maßnahmen zur Reduzierung von EMV-Problemen Maßnahmen zur Erhöhung der Störfestigkeit des ICs Maßnahmen zur Reduzierung der durch den IC verursachten Störemission Modellierung Messmethoden und was nun - Zukunft? RIIC Institut f. Integrierte Schaltungen, Linz April

3 Motivation Integrierte Schaltungen sind häufig die Ursache/Quelle für EMV- Probleme einer Leiterplatte. Nicht immer können ein gutes Leiterplatten- Design und ein geeignetes Gehäuse einen schlechten IC wettmachen. RIIC Institut f. Integrierte Schaltungen, Linz April

4 Einteilung EMV auf IC-Ebene EMV auf IC-Ebene lässt sich generell einteilen in: On-Chip EMV / Intra-Chip EMV Off-Chip EMV / extern verkoppelte EMV RIIC Institut f. Integrierte Schaltungen, Linz April

5 Einteilung EMV auf IC-Ebene On-Chip EMV / Intra-Chip EMV Übersprechen (Crosstalk) Rauschen Gleichzeitiges Schalten mehrer Gatter/Treiber (SSN Simultaneous Switching Noise) Auswirkungen intern Auswirkungen extern RIIC Institut f. Integrierte Schaltungen, Linz April

6 Einteilung EMV auf IC-Ebene Off-Chip EMV / extern verkoppelte EMV Leitungsgeführte Kopplung über Pins des Gehäuse E-Feld Kopplung z.b. über Kühlkörper in den IC (Nahfeldbetrachtung) H-Feld Kopplung über Leiterschleifen IC Pins Leiterplatte (Nahfeld) Gestrahlte Kopplung über E/H-Feld (Fernfeld) RIIC Institut f. Integrierte Schaltungen, Linz April

7 On-Chip Maßnahmen zur Reduzierung von EMV-Problemen Maßnahmen unterteilen in: Maßnahmen zur Erhöhung der Störfestigkeit des ICs Maßnahmen zur Reduzierung der durch den IC verursachten Störemission RIIC Institut f. Integrierte Schaltungen, Linz April

8 On-Chip Maßnahmen zur Reduzierung von EMV-Problemen Maßnahmen zur Erhöhung der Störfestigkeit des ICs Relativ komplexes Thema, da Kopplungswege und Spektrum der Störsignale sehr weit gefächert sind. Ab wann ist ein IC gestört? Definition? Störfestigkeitsklassen? RIIC Institut f. Integrierte Schaltungen, Linz April

9 On-Chip Maßnahmen zur Reduzierung von EMV-Problemen Maßnahmen zur Erhöhung der Störfestigkeit des ICs Störfestigkeitsklassen? Auszug: IEC Integrierte Schaltungen - Messung der elektromagnetischen Störfestigkeit im Frequenzbereich von 150 khz bis 1 GHz Klasse A: IC nicht gestört Klasse B: Zeitweilige Störung bei einer Frequenz, Wiederherstellung der Funktion ohne Eingriff Bediener/Reset Klasse C: Zeitweilige Störung bei einer Frequenz, Wiederherstellung der Funktion mit Eingriff Bediener/Reset Klasse D: Schädigung des Prüflings oder Datenverlust RIIC Institut f. Integrierte Schaltungen, Linz April

10 On-Chip Maßnahmen zur Reduzierung von EMV-Problemen Maßnahmen zur Erhöhung der Störfestigkeit des ICs Relativ komplexes Thema, da Kopplungswege und Spektrum der Störsignale sehr weit gefächert sind. Ab wann ist ein IC gestört? Definition? Störfestigkeitsklassen? Thema robustes IC-Design dennoch Klassifikation schwierig RIIC Institut f. Integrierte Schaltungen, Linz April

11 On-Chip Maßnahmen zur Reduzierung von EMV-Problemen Maßnahmen zur Reduzierung der durch den IC verursachten Störemission Formung des Ausgangssignals Generell gilt nur so schnelle Flanken verwenden, wie auch benötigt werden Klassisches Digital Design Cosinus²-Signal Verwendung entsprechder Ausgangstreiber Z.B. Slew-Rate Controlled Ausgangstreiber, LVDS- Treiber, Datenblatt Berücksichtigung in der Programmierung/Ansteuerung z.b. eines Datenbusses RIIC Institut f. Integrierte Schaltungen, Linz April

12 On-Chip Maßnahmen zur Reduzierung von EMV-Problemen Formung des Ausgangssignals tapered output driver Klassischer Treiber vs. Slew- Rate Controlled Treiber Slew-rate controlled & break before make Vermeidung (Reduzierung) Querstrom! RIIC Institut f. Integrierte Schaltungen, Linz April

13 On-Chip Maßnahmen zur Reduzierung von EMV-Problemen Maßnahmen zur Reduzierung der durch den IC verursachten Störemission Formung des Ausgangssignals On-Chip Decoupling (vs. Off-Chip Decoupling) RIIC Institut f. Integrierte Schaltungen, Linz April

14 On-Chip Maßnahmen zur Reduzierung von EMV-Problemen On-Chip Decoupling 2,4mm 3,4mm RIIC Institut f. Integrierte Schaltungen, Linz April

15 On-Chip Maßnahmen zur Reduzierung von EMV-Problemen On-Chip Decoupling Bondwire Package Board di/dt langsam di/dt schnell Gatter R LC Schwingkreis R ESD Schutz bei MOSCAP Veendrick Philips USA RIIC Institut f. Integrierte Schaltungen, Linz April

16 On-Chip Maßnahmen zur Reduzierung von EMV-Problemen Maßnahmen zur Reduzierung der durch den IC verursachten Störemission Formung des Ausgangssignals On-Chip Decoupling (vs. Off-Chip Decoupling) Schwierigkeit beim IC-Design ist das Leiterplatten-Design i.d.r. (noch) nicht bekannt. WAS IST BESSER? Falls bekannt: Modell? RIIC Institut f. Integrierte Schaltungen, Linz April

17 Modellierung Core vs. Padframe bisher vorwiegend Padframe aufgrund zunehmender Gegenmassnahmen wird Core wichtiger IBIS Modellierung für Padframe ICEM Ansatz für Core RIIC Institut f. Integrierte Schaltungen, Linz April

18 Modellierung ICEM - Integrated Circuit Electromagnetic Model ICEM-Modell der Versorgungsleitungen IEC/TR :2002(E) Technical Report der IEC Models of Integrated Circuits for EMI behavioural simulation IEC Ed. 1.0 RIIC Institut f. Integrierte Schaltungen, Linz April

19 Modellierung ICEM-Modell der Versorgungsleitungen i b (t) äquivalente Stromquelle für den Core (Stromgenerator) L Pack,VDD L Pack,VSS R Pack,VDD R Pack,VSS Induktivität des Gehäuses im VDD Pfad Induktivität des Gehäuses im VSS Pfad Widerstand des Gehäuses im VDD Pfad Widerstand des Gehäuses im VSS Pfad C d L VDD L VSS R VDD R VSS C Die Parasitäre Kapazität zwischen VDD und VSS Gehäuse Pins Induktivität des VDD Pfad (Bonddraht und Versorgungsleitungen) Induktivität des VSS Pfad (Bonddraht und Versorgungsleitungen) Serienwiderstand des VDD Pfad (Bonddraht und Versorgungsleitungen) Serienwiderstand des VSS Pfad (Bonddraht und Versorgungsleitungen) interne Blockkapazität (on-chip, lokale Entkoppelkapazität) parallel zu i b RIIC Institut f. Integrierte Schaltungen, Linz April

20 Modellierung Verbindung ICEM-Modell und Ein-/Ausgangs-Strukturen IBIS IBIS RIIC Institut f. Integrierte Schaltungen, Linz April

21 Modellierung ICEM-Modell mit verschiedenen Versorgungsnetzen RIIC Institut f. Integrierte Schaltungen, Linz April

22 Modellierung Bestimmung der Modellparameter Der Technische Bericht gibt keine genaue Extraktionsstrategie vor. Für die Stromquellen wird vorgeschlagen, sie als PWL (Piece Wise Linear) Quellen im Zeitbereich zu modellieren. Zur Messung sollen die Messmethoden aus der Norm IEC herangezogen werden. In der IBIS-Beschreibung kann dies z.b. über das External Circuit Statement erfolgen. RIIC Institut f. Integrierte Schaltungen, Linz April

23 Modellierung [Package Model] IBIS IC Modell [External Circuit] in IBIS v4.1 RIIC Institut f. Integrierte Schaltungen, Linz April

24 Modellierung [Circuit Call] ICEM Port_map vdd_ic 3 verbindet vdd_ic mit pin 3 Port_map vss_ic 4 verbindet vss_ic mit pin 4 [End Circuit Call] [External Circuit] ICEM Language SPICE Corner Typ icemtest.spi icem_typ Corner corner_name file_name circuit_name (.subckt name) Ports vdd_ic vss_ic Port Name in der gleichen Reihenfolge wie in SPICE [End External Circuit] RIIC Institut f. Integrierte Schaltungen, Linz April

25 Modellierung SPICE subcircuit.subckt ICEM1_typ vdd_ic vss_ic t_dl_12 R_vdd vdd_ic vdd_n1 2 L_vdd vdd_n1 vdd_n2 2.2n C_d vdd_ic vss_ic 3.2n C_b vdd_n2 vss_n2 50p R_vss vss_ic vss_n1 2 L_vss vss_n1 vss_n2 2.2n I_b1 vdd_n2 vss_n2 PULSE ( ns 1.0ns 1.0ns 0.03ns 31.25ns) I_b2 vdd_n2 vss_n2 PULSE ( ns+t_dl_12 1.0ns 1.0ns 0.01ns 31.25ns).ENDS ICEM1_typ ICEM als SPICE subckt RIIC Institut f. Integrierte Schaltungen, Linz April

26 Messmethoden IEC Integrierte Schaltungen - Messung von elektromagnetischen Aussendungen im Frequenzbereich von 150 khz bis 1 GHz IEC Integrierte Schaltungen - Messung der elektromagnetischen Störfestigkeit im Frequenzbereich von 150 khz bis 1 GHz Ansatz Normierte Messmethoden, EMV-Verhalten verschiedener ICs (gleicher Funktionalität) lässt sich sehr bedingt vergleichen aber keine Vorgabe von Grenzwerten MISSING LINK der Ergebnisse eines ICs zum System RIIC Institut f. Integrierte Schaltungen, Linz April

27 Messmethoden IEC Integrierte Schaltungen - Messung von elektromagnetischen Aussendungen im Frequenzbereich von 150 khz bis 1 GHz TEM-Zellenverfahren Verfahren der Oberflächenabtastung (Surface scan method) direkt gestrahlte EME Messung mit direkter 1Ohm/150Ohm-Kopplung Verfahren mit Faradayschem Käfig für Messtische (Workbench Faraday cage method) Magnetsondenverfahren leitungsgebundene EME RIIC Institut f. Integrierte Schaltungen, Linz April

28 Messmethoden IEC Integrierte Schaltungen - Messung der elektromagnetischen Störfestigkeit im Frequenzbereich von 150 khz bis 1 GHz TEM-Zellenverfahren Stromeinspeisungs-Verfahren (BCI) Verfahren direkter Einspeisung der HF-Leistung (DPI) Verfahren mit Faradayschem Käfig für Messtische (Workbench Faraday cage method) RIIC Institut f. Integrierte Schaltungen, Linz April

29 und was nun Zukunft? Datenblatt als Quelle Messmethoden? gewisser Vergleich wenn Hersteller gleiche Methoden verwenden oder für die Eingangskontrolle aber wie wirkt sich der IC auf ein spezielles Board aus - OK/NOK? Modellierung ICEM mit IBIS ermöglicht eine Art der Modellierung ZUKUNFT der Modellierung VHDL/VHDL-AMS mit IBIS-Anteil RIIC Institut f. Integrierte Schaltungen, Linz April