Adaptive Regelung der chipinternen Versorgungsspannung in Abhängigkeit von Betriebs- und Prozessparametern

Größe: px

Ab Seite anzeigen:

Download "Adaptive Regelung der chipinternen Versorgungsspannung in Abhängigkeit von Betriebs- und Prozessparametern"

Bastian Otto
vor 6 Jahren
Abrufe

1 Universität Ulm Abt. Allgemeine Elektrotechnik und Mikroelektronik Adaptive Regelung der chipinternen Versorgungsspannung in Abhängigkeit von Betriebs- und Prozessparametern Dipl.-Ing. Ralf Altherr Universität Ulm, Abt. Allg. Elektrotechnik und Mikroelektronik Ralf Altherr, 1

2 Laufzeitverhalten des kritischen Pfads Kritischer Pfad eines 10 Bit Multiplizierers (0,35µm Alcatel): Parametervariation von: τ worst case /τ best case V DD - Reduktion Prozeß (@ 25 C; V DD = 3,3V) 1,5 64% (2.1V) Temperatur (@ typ. Prozeß; V DD = 3,3V) 1,3 74% (2,4V) Gesamt worst case zu best case 1,93 52% (1,7V) Universität Ulm, Abt. Allg. Elektrotechnik und Mikroelektronik Ralf Altherr, 2

3 Boost-Konverter als Spannungsregler Regelung der chipinternen Versorgungsspannung mit integriertem Spannungsregler. (Kosteneinsparung, Spannungsstabilität) Boost-Konverter (Aufwärtswandler) vorteilhaft für die Integration. - Stützkapazitäten am IC entfallen. - Zuleitungsinduktivitäten werden nutzbar gemacht. - Entkopplung von Leitungsinduktivitäten und Stützkapazitäten im IC. - Versorgung des ICs aus Batteriespannung möglich. (1,2-1,5V) Universität Ulm, Abt. Allg. Elektrotechnik und Mikroelektronik Ralf Altherr, 3

4 Regelkreis der Spannungsregelung Spannungsregelung als Mixed-Signal-System: Universität Ulm, Abt. Allg. Elektrotechnik und Mikroelektronik Ralf Altherr, 4

5 Messung der Laufzeitabweichung Laufzeitmessung an Kritischer Pfad Nachbildung und Abgleich: Abgleich: Verwendung von Delay-Fault-Test. Beim Produktionstest kritischen Pfad und Nachbildung abgleichen. Lokale Parameterschwankungen durch Delay-Fault-Test berücksichtigt. Ermittelter Programmierwert in PROM mit Sicherheitszuschlag (+5% τ krit.pfad ) Universität Ulm, Abt. Allg. Elektrotechnik und Mikroelektronik Ralf Altherr, 5

6 Spannungsregelung Ausführung der Spannungsregelung: Universität Ulm, Abt. Allg. Elektrotechnik und Mikroelektronik Ralf Altherr, 6

- Verringerung der parasitären Elemente (Induktivität, Widerstand) durch Parallelschalten von 5

7 SMD-Kapazitäten auf Chipoberfläche Realisierung der Kapazität am Ausgang des Boost-Konverters: SMD-Kapazitäten auf der Chipoberfläche leitfähig aufgeklebt. - Verringerung der parasitären Elemente (Induktivität, Widerstand) durch Parallelschalten von 5 SMD-Kapazitäten; L s 200pH, R s 40mΩ - Abmessungen der SMD-Kapazität 0603 (EIA) in mm; L W T: 1,6 0,8 0,8 Universität Ulm, Abt. Allg. Elektrotechnik und Mikroelektronik Ralf Altherr, 7

8 Verhalten der Spannungsregelung bei Lastwechsel Worst case Bedingung: Temp. = 100 C; Modell = slow. Best case Bedingung: Temp. = 0 C; Modell = fast. V DD - Reduktion auf 60%! Universität Ulm, Abt. Allg. Elektrotechnik und Mikroelektronik Ralf Altherr, 8

9 Wirkungsgrad und Flächenbedarf Wirkungsgrad: η = P Dig. System P Chip ges. = P P Boost Konv. Dig. System + P Dig. System P Dig. Regelung 5mW; Flächenbedarf: Schaltungsblock Fläche/mm 2 Boost-Konverter 0,920 Nachbildung Krit. Pfad 0,017 Differenzmessung 0,020 Digitale Regelung 0,112 PWM-Signalerzeugung 0,009 Rest 0,001 Summe 1,079 Universität Ulm, Abt. Allg. Elektrotechnik und Mikroelektronik Ralf Altherr, 9

10 Effektive Verlustleistungsreduktion Betrachtung der Gesamtverlustleisung eines ICs mit und ohne Spannungsregelung: Universität Ulm, Abt. Allg. Elektrotechnik und Mikroelektronik Ralf Altherr, 10

11 Zusammenfassung Betriebs- und Prozeßparameterschwankungen führen zu τkrit. Pfad, worst case unterschiedlichen Gatterlaufzeiten; 2 τ krit. Pfad, best case Verringerung der chipinternen Versorgungsspannung V Chip bei ICs mit günstigen Betriebsbedingungen möglich. Verlustleistungsreduktion auf P Vchip 45% P Vdd erzielbar! Boost-Konverter als chipinterner Spannungsregler vorteilhaft. Regelung von V Chip an einer Nachbildung des kritischen Pfads unter Einbeziehung von Temperaturunterschieden auf dem Chip. Schnelles Regelverhalten über Spannungsbereich 2,0V V Chip 3,3V mit maximalem Spannungseinbruch von 5% V Chip. Gesamte Spannungsregelung ist auf Chip integrierbar (A 1,1mm 2 ) und erzielt einen Wirkungsgrad bis zu η > 90%. Universität Ulm, Abt. Allg. Elektrotechnik und Mikroelektronik Ralf Altherr, 11

Ähnliche Dokumente

H2 1862 mm. H1 1861 mm

H2 1862 mm. H1 1861 mm 1747 mm 4157 mm H2 1862 mm H1 1861 mm L1 4418 mm L2 4818 mm H2 2280-2389 mm H1 1922-2020 mm L1 4972 mm L2 5339 mm H3 2670-2789 mm H2 2477-2550 mm L2 5531 mm L3 5981 mm L4 6704 mm H1 2176-2219 mm L1 5205