Praktikum Elektronik WS12/13 Versuch 9 Schaltnetze: Aufbau aus Grundgattern und Zeitverhalten Betreuer: Friedrich Hagedorn (Hagedorn@imtek.

Transkript

1 FRITZ-HÜTTINGER-PROFESSUR FÜR MIKROELEKTRONIK PROF. DR.-ING. YIANNOS MANOLI Praktikum Elektronik WS12/13 Versuch 9 Schaltnetze: Aufbau aus Grundgattern und Zeitverhalten Betreuer: Friedrich Hagedorn (Hagedorn@imtek.de) Gruppe... Name Matrikelnummer Datum des Versuchs... Mit Abgabe des Protokolls erklären die Verfasser, dass sie das Protokoll in Eigenarbeit angefertigt und darin enthaltenes Fremdmaterial entsprechend gekennzeichnet haben. Darüber hinaus sind alle Stellen, die wörtlich oder sinngemäß aus anderen Schriften entnommen wurden, als solche kenntlich gemacht. Diese Arbeit ist nicht - auch nicht auszugsweise - bereits für andere Prüfungen angefertigt worden. Des Weiteren ist den Verfassern bekannt, dass eine Zuwiderhandlung als Täuschungsversuch gewertet wird und zum Ausschluss aus dem Praktikum führt. Dies hat eine Verwehrung der Zulassung zur Klausur Elektronik zu Folge. Bewertung Prozente erreicht:...% Datum... Unterschrift... Keine Bewertung ohne dieses Deckblatt!

2

3 Schaltnetze: Aufbau aus Grundgattern und Zeitverhalten Betreuer: Friedrich Hagedorn 0761 / Geb. 102, Raum (Anbau)

4 - 2 - Einleitung Die rasante Entwicklung der digitalen Technik begann erst, als es technisch möglich war, komplexere Logikfunktionen als integrierte Schaltung herzustellen. Basierend auf der seit langem bekannten "Booleschen Algebra", in der nur die Werte logisch 0 (L) und 1 (H) existieren, kann man komplexe logische Systeme vollständig mit den elementaren Funktionen UND, ODER und NICHT aufbauen. Durch konsequente Anwendung der De Morgan schen Gesetze lässt sich die Anzahl der unterschiedlichen Funktionen weiter reduzieren, so dass man alleine mit NAND bzw. NOR alle denkbaren logischen Funktionen realisieren kann. Alle logischen Funktionen, die Sie in der Vorlesung kennen gelernt haben, können auch durch elektronische Schaltungen realisiert werden. Im einfachsten Fall kann dies durch elektrische Schalter geschehen. Eine UND-Verknüpfung ist dann die Reihenschaltung, eine ODER-Verknüpfung die Parallelschaltung von zwei Schaltern. Die moderne Realisierung geschieht natürlich durch integrierte Schaltungen, wobei es für jede Funktion entsprechende Gatter gibt. Heute ist es technisch möglich, mehrere Millionen Gatter in einem Baustein unterzubringen. In diesem Versuch lernen Sie die grundlegenden logischen Gattertypen kennen. Sie werden den Aufbau komplexerer Schaltnetze berechnen und diese aus elementaren Gattern zusammenfügen. Für die Durchführung dieses Praktikums wird jedoch von der konkreten Realisierung der Gatter aus Transistoren abgesehen. Die Realisierung erfolgt durch vorhandene CMOS-ICs, die wir als Black Box für die jeweiligen Gatter benutzen werden. Grundsätzlich werden digitale Schaltungen grob nach zwei Klassen unterschieden: Als Schaltnetze werden Schaltungen bezeichnet, bei denen die Belegung der Ausgänge instantan und nur von der Belegung der Eingänge abhängt. Die Spannungen ändern sich sofort. Bei Schaltwerken ist die Belegung der Ausgänge sowohl von der Belegung der Eingänge abhängig, aber auch von inneren Parametern, die durch frühere Signale festgelegt worden sind. Dies bedeutet, dass Schaltwerke i.a. Speicherelemente und Schaltnetze beinhalten und getaktet betrieben werden. In diesem Versuch betrachten wir ausschließlich ungetaktete Schaltnetze, die eine gegebene boolesche Funktion so schnell berechnen, wie es die Gatterlaufzeit der Elemente zulässt.

5 - 3 - Vorbereitende Aufgaben 1. Aufgabe: Vorwiderstand für LED Logische Zustände der Leitungen können Sie durch LEDs sichtbar machen. Hier müssen Vorwiderstände eingebaut werden, um sowohl die LEDs vor zu hoher Stromlieferung als auch die Treiber vor zu hohem Stromverbrauch zu schützen. Dimensionieren Sie den Vorwiderstand, der eine typische LED bei einem Potentialabfall von 2,5 Volt mit 20mA Strom versorgt, wenn der Treiber eine Ausgangsspannung von maximal 5V liefert. 2. Aufgabe: Boolesche Algebra Wichtige Hilfsmittel bei der Arbeit mit digitalen Gattern sind die Umformungsregeln von Gleichungen boolescher Algebra. Mit Hilfe solcher Umformungen kann man digitale Schaltungen vereinfachen oder umschreiben. Aus der Vorlesung kennen Sie die folgenden Beziehungen, in denen die entsprechenden Funktionen nur mittels NAND-Gattern dargestellt werden. a) b) c) Zeigen Sie durch Umformung eine alternative Schreibweise (Zuhilfenahme eines festen Potentials 1 oder 0), wie ein NOT ausschließlich aus einem NAND-Gatter dargestellt werden kann. Zeichnen Sie eine Schaltung aus NAND für den Inverter, die Sie aus Ihrer Berechnung ableiten können. Zeigen Sie eine Umformung wie in a) für ein duales AND aus NANDs. Zeichnen Sie auch hier die NAND-Schaltung. Zeigen Sie eine Umformung wie in a) für ein duales XOR aus maximal 4 NANDs. Zeichnen Sie auch hier die NAND-Schaltung. Das Ausfüllen der folgenden Tabelle kann Ihnen beim Aufstellen der Minterme hilfreich sein. x y AND x y NAND x y XOR

6 - 4 - Vorbereitende Aufgaben 3. Aufgabe: Schaltungsrealisierung auf der Steckplatine Im Praktikum sollen Sie die Schaltungen von Aufgabe 2 auf einer Steckplatine nachbauen. Dazu steht ein Baustein 4011 zur Verfügung, der vier duale NANDs beinhaltet. Steckt man ein Gehäuse über die senkrechte Trennung einer Platine, hat man an jedem Pin je 4 Anschlüsse nach links oder rechts. Die Spannungsversorgung wird über zusätzliche zweispaltigen Leisten auf dem Steckbrett verteilt und mit Kabeln an die entsprechenden Pins der Gehäuse geführt. Es sollen im Folgenden die Verbindungslinien eingezeichnet werden, wie man sie auch auf der Steckplatine durch Kabel realisieren würde. Dies kann z.b. folgendermaßen aussehen: Achten Sie darauf, nicht Spaghetti zu verlegen sondern ein möglichst klares Schaltbild zu bekommen - das erleichtert die Fehlersuche. (Möglichst nur waagerechte und senkrechte Striche...) Die externen Ein- und Ausgänge zu Gattern sind durch Buchstaben in den Kästchen zu kennzeichnen wie z.b. x, y für Eingänge, o für einen Ausgang. a) Zeichnen Sie Verbindungslinien ein, so dass die Verschaltung möglichst viele NOT-Gatter realisiert.

7 - 5 - Vorbereitende Aufgaben b) Zeichnen sie entsprechend die Verschaltung für möglichst viele ANDs. c) Zeichnen sie entsprechend die Verschaltung für ein XOR. 4. Aufgabe: Halbaddierer Aus der Vorlesung kennen Sie den Halbaddierer. Skizzieren Sie den Schaltplan und die Wahrheitstabelle des Halbaddierers.

8 Aufgabe: Hazards und Glitches Vorbereitende Aufgaben Wesentliche Limitationen von Schaltnetzen sind die endlichen Laufzeiten von Gattern. Nicht nur, dass durch sie die Geschwindigkeit der Berechnung einer booleschen Funktion begrenzt wird; Gatterlaufzeiten können auch zu Instabilitäten von Schaltnetzen führen. Dabei ist ein Hazard die Eigenschaft eines Schaltnetzes, mögliche Instabilitäten zu beinhalten. Das konkrete Auftreten einer Instabilität ist z.b. ein Glitch. Das heißt, das während der Laufzeit der Signale kurzzeitig ein falsches Ergebnis an den Ausgängen anliegt und sich ein Spannungswert ändert, obwohl es nicht nötig wäre. a) Stellen Sie ein KV-Diagramm für die folgende boolesche Funktion auf und geben Sie eine minimale DNF an. DNF:,, Zeichnen Sie einen Schaltplan dieser Funktion mit AND-, OR- und NOT- Gattern. Vervollständigen Sie das folgende Zeitdiagramm. (Eine Einheit in der Horizontalen entspricht einer Gatterlaufzeit. b) c) x y z xy y zy o d) Markieren Sie durch Pfeile, welche Wertänderung eine andere auslöst. Identifiziern und Markieren Sie den Glitch. Erläutern Sie, durch welchen Umstand es zum Glitch am Ausgang kommt.

9 - 7 - Vorbereitende Aufgaben 6. Aufgabe: Störungen der Versorgungsspannung Wie Sie aus dem letzten Versuch wissen, ist die Stromaufnahme von Gattern im Umschaltzeitpunkt maximal, bei CMOS-Gattern fließt sogar praktisch nur zu diesem Zeitpunkt ein Strom. Dies führt zu kurzen und relativ hohen Stromimpulen zu den Umschaltzeitpunkten, insbesondere wenn mehrere Gatter gleichzeitig Schalten. Da die Leitungen zu den Gattern nicht ideal sind und daher eine parasitäre Induktivität, Kapazität und einen parasitären Widerstand besitzen, können die Ladungen nicht beliebig schnell zur Verfügung gestellt werden, wodurch es zu den Umschaltzeitpunkten oft zu einem teils heftigen Überschwingen der Versorgungsspannung kommt. Dies soll nun in einer Simulation nachvollzogen werden. Dazu betrachten wir ausschließlich den Einfluss der Kabel vom Netzgerät zur Steckplatine und nehmen an, ihre Länge sei 1m, ihr Leiterdurchmesser 0,4mm und ihr Abstand zueinander 4cm. Hilfreiche Formeln und Konstanten in diesem Zusammenhang (mit l Länge der Leitung, r Radius der Leitung, d Abstand der Leitungen): Induktivität einer Doppelleitung: µ 0l 1 d L = + ln π 4 r Kapazität einer Doppelleitung: πε 0l C = d ln r Leitfähigkeit von Kupfer: ρ Kuper = Ωm a) Berechnen Sie parasitäre Induktivität, Kapazität und Widerstand für die Doppelleitung. b) Simulieren Sie den Einfluss der Doppelleitung auf den Inverter aus Versuch 8 (benutzen Sie hier wieder die gleichen Parameter für die Transistoren). Erweitern Sie die Schaltung um die Doppelleitung. Teilen Sie dabei den Einfluss der Induktivität und des Widerstandes auf Hin- und Rückleitung auf. Am Ausgang des Inverters soll als Last ein Oszilloskop-Tastkopf mit einer Kapazität von 10pf parallel zu einem Widerstand von 1MΩ angenommen werden. Benutzen Sie zur Anregung des Inverters eine Pulse -Quelle, stellen Sie für die Rise- und Fall-Time der Flanken jeweils 10ns ein.

10 - 8 - Vorbereitende Aufgaben Es sollte sich ein solcher Aufbau ergeben: Modell für Kabel Modell für Tastkopf Führen Sie eine Transienten-Analyse durch und stellen Sie folgende Signale in einem Diagramm mit gemeinsamer Zeitachse dar: Eingangsspannung Strom durch den Inverter Versorgungsspannung Ausgangsspannung c) Die sich ergebenden Störungen der Versorgungsspannung versucht man üblicherweise durch lokale Kapazitäten zu mildern. Schalten Sie daher eine Kapazität ihrer Wahl parallel zu der Versorgungsspannung des Inverters und wiederholen Sie die Analyse.

11 - 9 - Versuchsdurchführung Es wird ein System mit Steckplatinen benutzt. In jedem Gehäuse befindet sich eine Schaltung mit einem oder mehreren Gattern. Stellen Sie bei der externen Spannungsquelle eine Strombegrenzung von 100mA ein und beobachten Sie gelegentlich den Stromverbrauch am Netzteil - er sollte einige zig ma nicht überschreiten. Logische Signale werden mit Schaltern oder Jumpern eingegeben und können durch LEDs angezeigt werden. Die Anschlussbelegung der in den Versuchen verwendeten ICs 4011 ist im Folgenden gezeigt: U DD & & & & GND Anschlussbelegung Versuch: Halbaddierer (3 Punkte) Bauen Sie den Halbaddierer auf der Steckplatine nach. Benutzen Sie dazu den Steckplan aus den Vorbereitungsaufgaben 3b und 3c. Verifizieren Sie die Wertetabelle durch zwei Leuchtdioden (Summe und Übertrag). Zeigen Sie die funktionierende Schaltung einem Betreuer!

12 Versuchsdurchführung 2. Versuch: Zeitverhalten der Gattersignale (12 Punkte) Es soll der Glitch aus Aufgabe 5 gemessen werden. Dazu werden folgende ICs benötigt: 4011 für AND- und NOT-Gatter (Achtung: der 4011UBP ist zu schnell), 74HC32 IC für das OR-Gatter. Skizzieren Sie, wie Sie die Schaltung auf der Steckplatine nachbauen kön- nen (siehe letzte Seite). (1 Punkt) Bauen Sie die Schaltung gemäß Ihrer Skizze nach und verifizieren Sie die Wertetabelle. (2 Punkte) a) b) c) Setzen Sie 1 und schließen an ein Rechtecksignal (Low = 0V, High = 5V Amplitude = 5V, Offset = 2,5V). Messen Sie auf Kanal 1 den Eingang als Referenz (getrickert auf die fallende Flanke) und auf Kanal 2 den Ausgang. Stellen Sie die Frequenz der Rechteckspannung auf 50 khz und erhöhen Sie diese, bis Sie auf dem Oszilloskop den Glitch am Ausgang erkennen. Mit Kanal 2 messen Sie nun nacheinander die Zeitverzögerung (bei 2,5V) der Signale,,, bezüglich. d) e) f) Skizzieren Sie den Verlauf der gemessenen Signale in einem Diagramm mit gemeinsamer Zeitachse (für die fallende Flanke von ). (5 Punkte) Überprüfen Sie, ob Sie aus den gemessenen Zeitverzögerungen,, bezüglich jeweils eine ähnliche Gatterlaufzeit erhalten. (3 Punkte) Warum tritt bei der steigenden Flanke von kein Glitch auf? (1 Punkt) Hinweis: Schaltung aufgebaut lassen! U DD GN Anschlussbelegung 7432

13 Versuchsdurchführung 3. Versuch: Gegenmaßnahmen bei Glitches (6 Punkte) Hinweis: Schaltung nicht abbauen! Der in Versuch 2 gemessene Glitch ist eine Folge der minimierten DNF. Glitches können immer auftreten, wenn im KV-Diagramm keine Überdeckungen zwischen Mintermen bestehen. Glitches können also vermieden werden, wenn durch zusätzliche Mintermen Überdeckungen im KV-Diagramm entstehen. Die DNF ist dann nicht mehr minimal, aber frei von Glitches. a) Messen Sie den bisherigen Ausgang auf Kanal 1 zusammen mit dem neu- en Ausgang der erweiterten DNF auf Kanal 2. Diskutieren Sie, ob und wie das Einfügen des zusätzlichen Minterms den Glitch verhindert. (2 Punkte) b) c) d) Zeichnen Sie erneut ein KV-Diagramm für die Funktion, in dem Sie einen zusätzlichen Minterm markieren, der eine Überdeckung der beiden bisherigen Minterme herstellt. Geben Sie eine DNF der Funktion an, bei der keine Glitches mehr auftreten können! (2 Punkte) Zeichnen Sie einen Schaltplan der erweiterten DNF mit AND-, OR- und, NOT-Gattern. (1 Punkt) Zeichnen Sie einen Steckplan der erweiterten DNF (siehe letzte Seite) und bauen Sie diesen auf. (1 Punkt) 4. Entstörung der Versorgungsspannung (4 Punkte) Wie in Aufgabe 6 der Vorbereitung simuliert und nun sicher auch schon von Ihnen beobachtet, treten teilweise große Überschwingungen zu den Umschaltzeitpunkten auf. Verwenden Sie ein Invertergatter des ICs 4011 und geben auf dessen Eingang eine Rechteckspannung. Messen Sie mit dem Oszilloskop die Versorgungsspannung des ICs und die Ausgangsspannung. Versuchen Sie die Frequenz der Überschwingung zu beeinflußen, indem Sie die Leitungsparameter ändern (Auseinanderziehen oder Verdrillen der Versorgungsleitungen). (2 Punkte) Versuchen Sie die Überschwingungen zu eliminieren, indem Sie parallel zur Versorgungsspannung des ICs Kondensatoren schalten. Dazu benutzt man große (langsame) Tantalkondensatoren für eine flächendeckenden Bereitstellung von Ladung und kleine (schnelle) Keramikkondensatoren lokal an jedem Baustein (diese sollten möglichst direkt an den Versorgungspin des Bausteins angeschlossen werden). (1 Punkt) Vergleichen Sie die Mess-Ergebnisse mit der Simulation. Wie erklären Sie sich mögliche Unterschiede? (1 Punkt)

14 Versuchsdurchführung Versuch 2a) Versuch 3c)