Entwurf eines LC-VCOs für ein Lesegerät für RFID-Tags. Wei Wu

Transkript

1 Entwurf eines LC-VCOs für ein Lesegerät für RFID-Tags Wei Wu

2 Übersicht Einleitung (VCO, Eigenschaften) VCO- & Phasenrauschen-Theorie Schaltungsentwurf beruhend auf Topologie-Vergleich Simulationsergebnisse Layout-Entwurf Zusammenfassung Entwurf eines LC-VCOs für ein Lesegerät für RFID-Tags 2

3 Funktion eines VCOs Frequenz einstellbar durch Spannung f max Freq(Hz) f 0 f min ideal: lineare Funktion von gesteuerte Spannung K VCO [1/s/V] : VCO-Steilheit, Empfindlichkeit Tuning-Bereich einstellbare [f min, f max ] Sinusförmiges Signal Frequenz Phase V 0 Vctr(V) Entwurf eines LC-VCOs für ein Lesegerät für RFID-Tags 3

4 Anwendung des VCOs VCO ist Hauptbestandteil in PLL PLL als LO in Sender-Empfänger-System ω in PD LPF VCO ω out ω F %M Wanted Signal ω IF =ω 1 -ω 0 Ideal VCO Output ω LO ω 1 Wanted Signal ω ω Anforderung: einstellbare und genaue LO- Frequenz für verschiedene Kanäle z.b. Downconversion Ideales Outputsspektrum: Impuls Entwurf eines LC-VCOs für ein Lesegerät für RFID-Tags 4

5 Phasenrauschen des VCOs Realität: einer schlimmer Fall PN Seitebände, Störung Überschwemmung Anforderung vom Empfänger PN Signal zu erkennen Phasenrausch-Spezifikation bei ω= ω 2 - ω 1 von ω LO (ω=2πf) in 1 Hz Bandbreite relativ zur Trägerleistung in db ω 1 -ω LO Real VCO Output ω 2 -ω LO ω LO Wanted Signal ω 1 ω 2 Interference Hauptparameter der Spezifikation Entwurf eines LC-VCOs für ein Lesegerät für RFID-Tags 5

6 VCO-Theorie L Zur Start-Dimensionierung eines VCOs One-Port Modell: Negativ-Gm LC-VCO C R P Resonator R in Anschwing-Bedingung Selbsterregung durch Thermisches Rauschen gm Q1 Q2 gm Leitwert Active Circuit I supply also Amplituden-Begrenzung V spitze : maximale Amplitude bei stabiler Oszillation Entwurf eines LC-VCOs für ein Lesegerät für RFID-Tags 6

7 Phasenrausch-Theorie Zur Start-Dimensionierug eines VCOs Thermisches Rauschen des LC-Tank Leesons Gleichung Noise Floor Phasenrausch-Limit unberücksichtigte Rauschquellen Rauschen von I supply Rauschen der kreuzgekoppelten Transistoren Rauschen vom LC-VCO Buffer (Noise Floor) FM-Rausch-Mechanismus LC-VCO ist empfindlich für Flicker- Noise Design-Ziel: nähe am Phasenrausch-Limit Entwurf eines LC-VCOs für ein Lesegerät für RFID-Tags 7

8 Start-Dimensionierung des LC-VCOs Zuverlässiges Anschwingen des LC-VCO (VCO-Theorie) Sicherheitsfaktor von ca. 3 Phasenrauschen von -114 dbc/hz (Phasenrausch-Theorie) Sicherheitsabstand & Stromverbrauch Leesons Gleichung & Amplituden-Begrenzung PN(P verlust,lc, Q tank, f 0, f) P verlust, LC (V spitze, R p ) = P zugeführt (V spitze, I supply ) I supply Entwurf eines LC-VCOs für ein Lesegerät für RFID-Tags 8

9 1. Topologie-Vergleich Vdd bestes PN Vdd breitester Tuning- Bereich PMOS bester Trade-off beider Eigenschaften NMOS NMOS Mit g m, I supply als Bedingungen: Transistor-Dimensionierung: g m W/L Verhältnis Kombination von Transistorarten in AC und SS: 8 LC-VCO Topologien (Bilden) Vergleich von Topologie-Eigenschaften: PN, Tuning-Bereich, V spitze Mit Rücksicht auf Design-Einschränkungen: V dsat,ss (W/L Verhältnis) Entwurf eines LC-VCOs für ein Lesegerät für RFID-Tags 9

10 Spulen-Modell L=2.988 nh Rs=4.219 Ω C1p=151.1 ff C1p=151.1 ff R1p=51.3 Ω R1p=51.3 Ω L=0.996 nh L=0.996 nh Layout, Parameter und π-modell sind gegeben Simulationsmodell der symmetrischen Spule ist modifiziert mit Koppelfaktor von 0,5 Rs=2.11 Ω C1p=151.1 ff K=0.5 Rs=2.11 Ω C1p=151.1 ff R1p=51.3 Ω R1p=51.3 Ω Entwurf eines LC-VCOs für ein Lesegerät für RFID-Tags 10

11 Varaktorarten MOS-Varaktor C-VGB Kurve Dioden-Varaktor C-VA Kurve C VGB(V) MOS-Varaktor Schaltung Design-Einschränkung: Dioden-Varaktor Schaltung AC-Coupling circuit V vara : ca. 1 V unter V dd Entwurf eines LC-VCOs für ein Lesegerät für RFID-Tags 11

12 Varaktor-Design Probleme: Nur Analog-Tuning z.b. MOS-Varaktor (Bild) Großes K VCO Schlechtes Phasenrauschen Dioden-Varaktor Tuningbereich < Prozessschwankungen Lösung: Digital- und Analog-Tuning (Bild) Digital-Tuning (K VCO ) MOS-Varaktor (C-VGB) Analog-Tuning MOS-Varaktor oder Dioden-Varactor Design Einschränkungen V vara (Digital-MOS-Varaktor) V dsat,ss (Stromspiegel): Flächenbedarf geeignete Topologien für LC-VCO: T1 (SS: PMOS, AC: NMOS) T5 (SS: NMOS, AC: PMOS) Freq(Hz) Entwurf eines LC-VCOs für ein Lesegerät für RFID-Tags 12

13 2. Topologie-Vergleich Topologien + Varaktorarten: PN im gleichen Analog-Tuning-Bereich T1 vs. T5 DPVAC MOSVAC Entwurf eines LC-VCOs für ein Lesegerät für RFID-Tags 13

14 Low-Noise Stromspiegel-Design Ziel: zur Minimierung des Rauschens von I supply Geeignete Stromspiegel für gewählte Topologien Bias-Strom-Generator mit PMOS-Ausgang T5 : NMOS, T1: NMOS/PMOS Rausch-Mechanismus Optimale Transistor-Dimensionierung L Flicker-Noise g m Thermisches Rauschen (Schaltung) Filter-Effekt zwischen Ein-/Ausgang (Schaltung) Simulationsergebnisse: mit geeignetem L Filter-Effekt > minimales g m Gate-Source-Kapazität > extra Kondensator Groß-Transistor-Stromspiegel mit Rücksicht auf V dsat,ss 3. Topologie-Vergleich T5 (MOS varaktor, NMOS-Stromspiegel) Design-Optimierung I supply : Digitale Einstellung des Stromspiegels Schnelles Ein-/Ausschalten: Standby & MOS-Schalter Entwurf eines LC-VCOs für ein Lesegerät für RFID-Tags 14

15 Buffer-Design LC-VCO Buffer Zum Treiben verschiedener Ausgänge Wenig Rauschen Ergebnis: keinen Einfluss Noise Floor Digital Buffer Zur Unterdrückung von Störungen in digitalen Eingangssignalen Schaltungc 2 CMOS Inverter in Serie Entwurf eines LC-VCOs für ein Lesegerät für RFID-Tags 15

16 Schaltung: LC-VCO mit Buffer Vdd Digital Buffer Fctr<7>... Fctr<0>... Vctr Voscp Voscn LCVCO Buffer Idiffp1 Idiffn1 Idiffp2 Idiffn2 Idiffp3 Idiffn3 Bias Strom Generator Digital Buffer Ictr<6>... Ictr<1> Ictr<0>... D SBY Ibias SBY START PMOS Schalter 1 X 2 X 64 X NMOS Schalter 1 X 1 X 2 X 64 X SBY NMOS Schalter G S... Entwurf eines LC-VCOs für ein Lesegerät für RFID-Tags 16

17 Simulation: Digitaler Tuningbereich Prozess- Schwankungen Digital- Tuning Entwurf eines LC-VCOs für ein Lesegerät für RFID-Tags 17

18 Simulation: Ausgleich der Prozess-Schwankungen Min. Analog- Tuning-Bereich: WP Max. Phasenrauschen: WP Entwurf eines LC-VCOs für ein Lesegerät für RFID-Tags 18

19 Simulation: Temperaturabhängigkeit [-40, 125] C Frequenz- Änderung: 30MHz, 1.7% von 1.8 GHz Entwurf eines LC-VCOs für ein Lesegerät für RFID-Tags 19

20 Simulation: Betriebsspannungsabhängigkeit [2.7, 3.6] V fast keinen Einfluss auf PN & Freq Entwurf eines LC-VCOs für ein Lesegerät für RFID-Tags 20

21 Layout des LC-VCOs Layoutkonzept Oberer Teil des Layouts Common-Centroid-Layout Symmetrische Verteilung der horizontalen Leitungen Dummy-Struktur am Rand Entwurf eines LC-VCOs für ein Lesegerät für RFID-Tags 21

22 Zusammenfassung Vergleich des Designs mit der Spezifikation Die Spezifikation ist erfüllt. Arbeiten nach der Masterthesis: Abschluss des Layouts, Testchip-Enwurf Entwurf eines LC-VCOs für ein Lesegerät für RFID-Tags 22

23 Danke für Ihre Aufmerksamkeit! Entwurf eines LC-VCOs für ein Lesegerät für RFID-Tags 23