FAKULTÄT FÜR INFORMATIK
|
|
- Herta Koch
- vor 5 Jahren
- Abrufe
Transkript
1 FAKULTÄT FÜ INFOMATIK TECNISCE UNIVESITÄT MÜNCEN Lehrstuhl für echnertechnik und echnerorganisation Prof. Dr. Martin Schulz Einführung in die echnerarchitektur Wintersemester 2017/2018 Lösungsvorschlag zur Zentralübung Mikroprogrammierung (3) ALU und Bedingungslogik Antworten zu den Fragen im Text Benutzung und Erzeugung der Statusbits in der ALU Bei der Subtraktion mit ilfe des Einerkomplements ist das resultierende Carry-Bit im Vergleich zur Subtraktion mit ilfe des Zweierkomplements genau invertiert (vgl. Übung 1). Dezimal Binär Einerkomplement Zweierkomplement ¹ ¹ C n der ALU Überträge Bei A B mit A < B entsteht kein Carry Bit Einerkomplement ¹ ¹ ¹ ¹ 1 (1) C n der ALU Überträge Bei A B mit A > B entsteht ein Carry Bit 1
2 Lösungsvorschläge zu den Aufgaben Aufgabe 8.1 Grundidee In der ALU wird eine Subtraktion zwischen dem egister und der Zahl 8 programmiert. Die Zahl 8 wird im Konstantenfeld der Mikroinstruktion gespeichert. Da das egister über den B-Adresseingang des Am2901 adressiert werden muss, ergibt sich eine Schwierigkeit dadurch, dass die ALU-Quelloperanden-Auswahl die Kombination D und B nicht zulässt. Der Inhalt des egisters muss deshalb vorher woanders zwischengespeichert werden 1. Die einzelnen Schritte sind also: a) Der Inhalt des egisters, das im B-Adressfeld des Maschinenbefehls spezifiziert ist, wird in das Q-egister kopiert. Wie in Aufgabe 6 muss der Wert dazu unverändert durch die ALU geschleust werden (Addition mit 0). Durch Programmierung von QEG in der ALU-Zielsteuerung wird erreicht, dass das ALU-Ergebnis im Q-egister gespeichert wird. b) Nun kann in der ALU vom Inhalt des Q-egisters der Wert 8 aus dem Konstantenfeld der Mikroinstruktion subtrahiert werden. Dazu wird über KMU (MI 74) = K das Konstantenfeld an den D-Eingang des Am2901 geschaltet. Für die Subtraktion Q D muss die ALU-Quelloperanden-Auswahl(MI ) auf DQ, die ALU-Funktion(MI ) auf SUB und die Übertragssteuerung (MI ) auf C gesetzt werden. Das Ergebnis soll in das egister geschrieben werden, das über das B-Adressfeld des Maschinenbefehls adressiert wird. Daher muss BSEL (MI 39) auf I gesetzt und die ALU-Zielsteuerung mit AMF programmiert werden. Damit das Carry-Flag im Maschinenstatusregister gesetzt wird, sind die Instruktionsbits I des Am2901 (MI ) so zu programmieren, dass die von der ALU erzeugten und am I-Eingang des Am2904 anliegenden Statusbits in das Maschinenstatusregister geschrieben werden. Tab. 4.7 zeigt, dass z.b. der Wert geeignet ist. Um das Maschinenstatusregister verändern zu können, muss außerdem noch CE M (MI 30) auf L gesetzt werden. CE µ (MI 30) wird auf gesetzt, da der Am2904 sonst auch das Mikrostatusregister modifizieren würde. Ebenso muss sichergestellt sein, dass in diesem Schritt CCEN (MI 22) = gilt, da unsere Am2904-Instruktion auch den Zustand des CC-Eingangs des Am2910 beeinflusst (siehe Tab. 4.6). c) Zum Schluss muss wie üblich nach IFETC verzweigt werden. Die Schritte b) und c) lassen sich in einem Takt ausführen, a) und b) dagegen nicht, da sie dieselbe Funktionseinheit (ALU) verwenden und außerdem datenabhängig sind: Schritt b) liest den Wert im Q-egister, der in Schritt a) gespeichert wird. Mikroprogramm Siehe Tabelle auf den Seiten 4 und 5. 1 Alternativ könnte auch die Konstante zunächst in einem egister zwischengespeichert werden. 2
3 Aufgabe 8.2 Grundidee Das Mikroprogramm muss abhängig vom Zustand des Carry-Bits im Maschinenstatusregister eine Verzweigung durchführen. Ist das Carry-Flag gelöscht, wird zurück zu IFETC gesprungen. Sonst wird die Zieladresse aus dem auptspeicher gelesen und in den Befehlszähler geladen. Danach wird ebenfalls zu IFETC gesprungen. Es ergeben sich folgende Schritte: a) Der Am2904 muss so programmiert werden, dass er eine PASS-Bedingung an den CC- Eingang des Am2910 legt, wenn das C-Bit im Maschinenstatusregister gesetzt ist. Nach Tab. 4.8 müssen dazu die Instruktionsbits I 3210 des Am2904 mit UGTEQ (B 16 = ) und die Bits I 54 mit MA (10 2 ) belegt werden. Tab. 4.6 zeigt, dass diese Bitbelegung jedoch gleichzeitig das Mikro- und Maschinenstatusregister mit den von der ALU erzeugten Statusbits lädt. Um dies zu verhindern, müssen CE M (MI 29) und CE µ (MI 30) auf gesetzt werden. Der Am2910 wird nun so programmiert, dass er abhängig vom Zustand des CC-Eingangs einen Sprung an eine vorgegebene Mikroprogrammadresse durchführt. Als Adressfortschaltbefehl wird daher verwendet. Außerdem wird mit CCEN (MI 22) = C sichergestellt, dass der Am2910 den Zustand des CC-Eingangs auch berücksichtigt. Als Nachfolgeadresse wird die Adresse von Schritt d) im Direktdatenfeld (MI 6..17) abgelegt. b) Wenn in Schritt a) nicht verzweigt wurde, war das Carry-Flag gelöscht. Bevor wir zu IFETC zurückkehren, muss noch der Befehlszähler um eins erhöht werden, da er momentan noch auf den Operanden unseres Befehls zeigt und nicht auf den nachfolgenden Befehl. c) Nun kehren wir mit einem Sprung zu IFETC zurück. d) Dieser Schritt kann nur durch die Verzweigung in a) erreicht werden. Es muss ein Lesezugriff auf den auptspeicher durchgeführt werden, um den unmittelbaren Operanden des Befehls zu lesen 2. Dazu muss der aktuelle Inhalt des Befehlszählers auf den Adressbus ausgegeben werden (BZ EA (MI 2) = E) und ein Lesezyklus angefordert werden (MWE (MI 0) = ). e) Der vom auptspeicher an den Datenbus gelegte Wert ist die Adresse, an der das Maschinenprogramm fortgesetzt werden soll. Er muss also in den Befehlszähler geladen werden. Dazu ist BZ LD (MI 5) auf L zu setzen. f) Schließlich kehren wir wieder zu IFETC zurück. Die Schritte b) und c) können dabei wieder gleichzeitig ausgeführt werden (Instruktion B 16 ), ebenso die Schritte e) und f) (Instruktion D 16 ). Mikroprogramm Siehe Tabelle auf den Seiten 4 und 5. 2 Als Optimierung kann dieser Zugriff unabhängig vom Zustand des Carry-Bits bereits gleich zu Beginn des Mikroprogramms gestartet werden. Bei gelöschtem Carry-Flag wird der vom auptspeicher gelieferte Wert später einfach ignoriert. Siehe die Alternativlösung auf Seite 4 und 5. 3
4 IE KMU K15 K14 K13 K12 K11 K10 K9 K8 K7 K6 K5 K4 K3 K2 K1 K0 I5 I4 I8 I7 I6 A3 A2 A1 A0 ASEL B3 B2 B1 B0 BSEL Interrupt Konstante Src Func Dest A Addr B Addr AM2901 DEC 8 ZB ADD QEG I 8 K 8 DQ SUB AMF I 9 JC A B C D Alternativlösung für DEC8: DEC K 8 DZ ADD AMF AB SUB AMF 15 M 15 M I Alternativlösung für JC: JC A B C 4
5 ABUS* DBUS* 2 1 I9 I8 I7 I6 CEMUE* CEM* I5 I4 CCEN* D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 BZ_LD* BZ_ED* BZ_INC* BZ_EA* I_LD* MWE* Y MU CIN MU Schiebe steuerung Statusregister Test AM2910 Befehle Direktdaten AM2904 AM2910 BZ I S C C L 6 IFETC MA UGTEQ C C16 IFETC I E IFETC L C C L 6 IFETC MA UGTEQ C C 16 E IFETC I IFETC L 5
FAKULTÄT FÜR INFORMATIK
FAKULTÄT FÜR INFORMATIK TECHNISCHE UNIVERSITÄT MÜNCHEN Lehrstuhl für Rechnertechnik und Rechnerorganisation Prof. Dr. Martin Schulz Einführung in die Rechnerarchitektur Wintersemester 217/218 Lösungsvorschlag
MehrFAKULTÄT FÜR INFORMATIK
FAKULTÄT FÜ NFOMATK TECHNCHE UNVETÄT MÜNCHEN Lehrstuhl für echnertechnik und echnerorganisation rof. Dr. Arndt Bode Einführung in die echnerarchitektur Wintersemester 2016/2017 Tutorübung 8 M (2) Lösungsvorschläge
MehrAbbildung 4.1: Blockschaltbild des mikroprogrammierbaren Beispielrechners
Abbildung 4.1: Blockschaltbild des mikroprogrammierbaren Beispielrechners RAM-Schiebeeinheit RAM 0 RAM 3 Q 0 Q 3 Dateneingang Register Adresse A Register Adresse B F Q Q Register Q RAM 16 adressierbare
MehrFAKULTÄT FÜR INFORMATIK
FAKULTÄT FÜR INFORMATIK TECNISCE UNIVERSITÄT MÜNCEN Lehrstuhl für Rechnertechnik und Rechnerorganisation Prof. Dr. Arndt Bode Einführung in die Rechnerarchitektur Wintersemester 2016/2017 Zentralübung
MehrEinführung in die Rechnerarchitektur (ERA) Zentralübung 6 am 2. Dezember 2016
Einführung in die Rechnerarchitektur (ERA) Zentralübung 6 am 2. Dezember 26 Mikroprogrammierung (): Leitwerk und Maschinenbefehls-Interpretationsschleife Ausblick auf Speicher/Rechenwerk Josef Weidendorfer
MehrERA-Zentralübung 6. Maximilian Bandle LRR TU München ERA Zentralübung 6 Maximilian Bandle 1
ERA-Zentralübung 6 Maximilian Bandle LRR TU München.2.27 ERA Zentralübung 6 Maximilian Bandle Funktionale Schichten im Rechner Benutzerprogramm- Schicht von-neumann-schicht Andere Vorlesung (Betriebssysteme)
MehrWiederholungsklausur. Einführung in die Rechnerarchitektur
Wiederholungsklausur Einführung in die Rechnerarchitektur Prof. Dr. Arndt Bode Wintersemester 2012/2013 3. April 2013 Name: Vorname: Matrikelnummer: Geburtsdatum: Hörsaal: Platz: Unterschrift: Ergebnis:
MehrFAKULTÄT FÜR INFORMATIK
FAKULTÄT FÜR INFORMATIK TECHNISCHE UNIVERSITÄT MÜNCHEN Lehrstuhl für Rechnertechnik und Rechnerorganisation Prof. Dr. Arndt Bode Einführung in die Rechnerarchitektur Wintersemester 2016/2017 Zentralübung
MehrEndklausur. Technische Grundlagen der Informatik Prof. Dr. Arndt Bode
Endklausur Technische Grundlagen der Informatik Prof. Dr. Arndt Bode Wintersemester 2002/03 11.Februar 2003 Name: Vorname: Matrikelnummer: Studienrichtung: O Bachelor O Diplom Geburtsdatum: Hörsaal: Platz:
MehrKlausur Einführung in die Rechnerarchitektur
Klausur Einführung in die Rechnerarchitektur Prof. Dr. Arndt Bode Wintersemester 2012/2013 13. Februar 2013 Name: Vorname: Matrikelnummer: Geburtsdatum: Hörsaal: Platz: Unterschrift: Ergebnis: Aufgabe
MehrKlausur Einführung in die Rechnerarchitektur
Klausur Einführung in die Rechnerarchitektur Prof. Dr. Arndt Bode Wintersemester 2013/2014 12. Februar 2014 Name: Vorname: Matrikelnummer: Geburtsdatum: Hörsaal: Platz: Unterschrift: Ergebnis: Aufgabe
MehrWiederholungsklausur. Einführung in die Rechnerarchitektur
Wiederholungsklausur Einführung in die Rechnerarchitektur Prof. Dr. Arndt Bode Sommersemester 2014 2. April 2014 Name: Vorname: Matrikelnummer: Geburtsdatum: Hörsaal: Platz: Unterschrift: Ergebnis: Aufgabe
MehrKlausur. Technische Grundlagen der Informatik Prof. Dr. Arndt Bode
Klausur Technische Grundlagen der Informatik Prof. Dr. Arndt Bode Wintersemester 2001/2002 2. Februar 2002 Name: Vorname: Matrikelnummer: Geburtsdatum: Hörsaal: Platz: Unterschrift: Ergebnis: Aufgabe 1
MehrKlausur Einführung in die Rechnerarchitektur
Klausur Einführung in die Rechnerarchitektur Prof. Dr. Arndt Bode Wintersemester 2014/2015 4. Februar 2015 Name: Vorname: Matrikelnummer: Geburtsdatum: Hörsaal: Platz: Unterschrift: Ergebnis: Aufgabe 1
MehrKlausur Einführung in die Rechnerarchitektur
Klausur Einführung in die Rechnerarchitektur Prof. Dr. Arndt Bode Wintersemester 2015/2016 10. Februar 2016 Name: Vorname: Matrikelnummer: Geburtsdatum: Hörsaal: Platz: Unterschrift: Ergebnis: Aufgabe
MehrWiederholungsklausur. Einführung in die Rechnerarchitektur
Wiederholungsklausur Einführung in die Rechnerarchitektur Prof. Dr. Arndt Bode Sommersemester 2017 11. April 2017 Name: Vorname: Matrikelnummer: Geburtsdatum: Hörsaal: Platz: Unterschrift: Ergebnis: Aufgabe
MehrKlausur. Technische Grundlagen der Informatik Prof. Dr. Arndt Bode
Klausur Technische Grundlagen der Informatik Prof. Dr. Arndt Bode Wintersemester 2000/2001 3. Februar 2001 Name: Vorname: Matrikelnummer: Geburtsdatum: Hörsaal: Platz: Unterschrift: Ergebnis: Aufgabe 1
MehrKlausur Einführung in die Rechnerarchitektur
Klausur Einführung in die Rechnerarchitektur Prof. Dr. Arndt Bode Wintersemester 2016/2017 17. Februar 2017 Name: Vorname: Matrikelnummer: Geburtsdatum: Hörsaal: Platz: Unterschrift: Ergebnis: Aufgabe
Mehr9. Assembler: Der Prozessor Motorola 68000
9.1 Architektur des Prozessors M 68000 9.2 Adressierungsarten des M 68000 9-1 9.1 Beschreibung des Prozessors M 68000 Charakteristische Daten des 56 Maschinenbefehle 14 Adressierungsarten Zweiadressmaschine
Mehr9. Assembler: Der Prozessor Motorola 68000
9.1 Architektur des Prozessors M 68000 9.2 Adressierungsarten des M 68000 9-1 9.1 Beschreibung des Prozessors M 68000 Charakteristische Daten des 56 Maschinenbefehle 14 Adressierungsarten Zweiadressmaschine
Mehr5.1 Beschreibung des Prozessors M Programmierung in Maschinensprache. 5.1 Beschreibung des Prozessors M 68000
5. Programmierung in Maschinensprache (Assembler) 5.1 Beschreibung des Prozessors M 68000 5.1 Beschreibung des Prozessors M 68000 5.2 Adressierungsarten des M 68000 5.3 Maschinenbefehle des M 68000 5.4
Mehr5. Programmierung in Maschinensprache
5. Programmierung in Maschinensprache (Assembler) 5.1 Beschreibung des Prozessors M 68000 5.2 Adressierungsarten des M 68000 5.3 Maschinenbefehle des M 68000 5.4 Unterprogrammtechnik 5. Maschinensprache
MehrSteuerwerk einer CPU. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck
Steuerwerk einer CPU Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Übersicht Implementierung des Datenpfads Direkte Implementierung Mikroprogrammierung
MehrKontrollpfad der hypothetischen CPU
Kontrollpfad der hypothetischen CPU fast alle Algorithmen benötigen FOR- oder WHILE-Schleifen und IF.. ELSE Verzweigungen Kontrollfluß ist datenabhängig CCR speichert Statussignale N,Z, V,C der letzten
MehrKontrollpfad der hypothetischen CPU
Kontrollpfad der hypothetischen CPU fast alle Algorithmen benötigen FOR- oder WHILE-Schleifen und IF.. ELSE Verzweigungen Kontrollfluß ist datenabhängig CCR speichert Statussignale N,Z, V,C der letzten
MehrEinführung in die Technische Informatik (ETI)
Einführung in die Technische Informatik (ETI) Beschreibung der mikroprogrammierbaren Maschine Ausgabe Wintersemester 9/, Stand:. Dezember 29 Wolfgang Karl, Max Walter, Josef Weidendorfer, Roland Wismüller
Mehr, 2014W Übungsgruppen: Mo., Mi.,
VU Technische Grundlagen der Informatik Übung 5: ikroprozessor (icro16) 183.579, 2014W Übungsgruppen: o., 01.12. i., 03.12.2014 Aufgabe 1: Schaltwerksentwicklung Hexapod / Teil 2 a) Befüllen Sie die untenstehende
MehrMikrocomputertechnik. Einadressmaschine
technik Einadressmaschine Vorlesung 2. Mikroprozessoren Einführung Entwicklungsgeschichte Mikroprozessor als universeller Baustein Struktur Architektur mit Akku ( Nerdi) FH Augsburg, Fakultät für Elektrotechnik
MehrFAKULTÄT FÜR INFORMATIK
FAKULTÄT FÜR INFORMATIK TECHNISCHE UNIVERSITÄT MÜNCHEN Lehrstuhl für Rechnertechnik und Rechnerorganisation Prof. Dr. Arndt Bode Einführung in die Rechnerarchitektur Wintersemester 2016/2017 Tutorübung
MehrFAKULTÄT FÜR INFORMATIK
FAKULTÄT FÜR INFORMATIK TECHNISCHE UNIVERSITÄT MÜNCHEN Lehrstuhl für Rechnertechnik und Rechnerorganisation Prof. Dr. Martin Schulz Einführung in die Rechnerarchitektur Wintersemester 2017/2018 Lösungsvorschlag
Mehr4. Mikroprogrammierung (Firmware)
4. Mikroprogrammierung (Firmware) 4. Ein Mikroprogramm-gesteuerter Computer 4.2 Mikroprogramm-Beispiel: Multiplikation 4.3 Interpretation von Maschinenbefehlen durch ein Mikroprogramm 4. Mikroprogrammierung
MehrTutorium Rechnerorganisation
Woche 3 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu
MehrMikrocomputertechnik
Mikrocomputertechnik Bernd-Dieter Schaaf Mit Mikrocontrollern der Familie 8051 ISBN 3-446-40017-6 Leseprobe Weitere Informationen oder Bestellungen unter http://www.hanser.de/3-446-40017-6 sowie im Buchhandel
Mehr1. TÜ-Zusammenfassung zum Modul Computersysteme
1. TÜ-Zusammenfassung zum Modul Computersysteme Kurzzusammenfassung 1. Kapitel Netzteil: Aufbau: Bereitgestellte Spannungen: 12V, -12V, 5V, -5V und 3.3V Leistung: Da bei Transformatoren die übertragbare
MehrRO-Tutorien 3 / 6 / 12
RO-Tutorien 3 / 6 / 12 Tutorien zur Vorlesung Rechnerorganisation Christian A. Mandery WOCHE 4 AM 21.05.2013 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der Helmholtz-Gemeinschaft
MehrLösungsvorschlag 9. Übung Technische Grundlagen der Informatik II Sommersemester 2009
Fachgebiet Rechnerarchitektur Fachbereich Informatik Lösungsvorschlag 9. Übung Technische Grundlagen der Informatik II Sommersemester 2009 Aufgabe 9.1: Dinatos-Algorithmus-Analyse Die folgenden Verilog-Zeilen
MehrLösung 5. Übungsblatt
Fakultät Informatik, Technische Informatik, Lehrstuhl für Eingebettete Systeme Lösung 5. Übungsblatt Entwicklung eines Mikroprogrammsteuerwerks und Maschinen-programmierung für einen einfachen Rechner.
MehrMicrocomputertechnik
Microcomputertechnik mit Mikrocontrollern der Familie 8051 Bearbeitet von Bernd-Dieter Schaaf 2. Auflage 2002. Buch. 230 S. Hardcover ISBN 978 3 446 22089 8 Format (B x L): 16 x 22,7 cm Gewicht: 407 g
MehrTECHNISCHE HOCHSCHULE NÜRNBERG GEORG SIMON OHM Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl
MehrKap.3 Mikroarchitektur. Prozessoren, interne Sicht
Kap.3 Mikroarchitektur Prozessoren, interne Sicht Kapitel 3 Mikroarchitektur 3.1 elementare Datentypen, Operationen und ihre Realisierung (siehe 2.1) 3.2 Mikroprogrammierung (zur Realisierung der Befehlsabarbeitung
MehrTutorübung 7: Mikroprogrammierung I
Tutorübung 7: Mikroprogrammierung I Vorlesung Einführung in die Technische Informatik (ETI) Lehrstuhl für Rechnertechnik und Rechnerorganisation Institut für Informatik 10 Technische Universität München
MehrTeil 2: Rechnerorganisation
Teil 2: Rechnerorganisation Inhalt: Zahlendarstellungen Rechnerarithmetik schrittweiser Entwurf eines hypothetischen Prozessors mit Daten-, Adreß- und Kontrollpfad Speicherorganisation Mikroprogrammierung
MehrTeil 2: Rechnerorganisation
Teil 2: Rechnerorganisation Inhalt: Zahlendarstellungen Rechnerarithmetik schrittweiser Entwurf eines hypothetischen Prozessors mit Daten-, Adreß- und Kontrollpfad Speicherorganisation Mikroprogrammierung
MehrTeil 2: Rechnerorganisation
Teil 2: Rechnerorganisation Inhalt: Zahlendarstellungen Rechnerarithmetik schrittweiser Entwurf eines hypothetischen Prozessors mit Daten-, Adreß- und Kontrollpfad Speicherorganisation Mikroprogrammierung
MehrInformatik 12 Kapitel 3 - Funktionsweise eines Rechners
Fachschaft Informatik Informatik 12 Kapitel 3 - Funktionsweise eines Rechners Michael Steinhuber König-Karlmann-Gymnasium Altötting 9. Februar 2017 Folie 1/36 Inhaltsverzeichnis I 1 Komponenten eines PCs
MehrGeräteentwurf mit Mikroprozessoren 1
Geräteentwurf mit Mikroprozessoren 1 Vorlesung am Institut für Elektronik der TU Graz Dipl.-Ing. Dr. Gerhard Stöckler SS 2003 Vorausgesetzte Kenntnisse: Grundlagen der Digitaltechnik Binäre Informationsdarstellung
MehrRechnergrundlagen SS Vorlesung
Rechnergrundlagen SS 2007 8. Vorlesung Inhalt Gleitkomma-Darstellung Normalisierte Darstellung Denormalisierte Darstellung Rechnerarchitekturen Von Neumann-Architektur Harvard-Architektur Rechenwerk (ALU)
Mehrb i Ergänzung zu Vollkonjunktionen (ohne Indizierung i = 0... n-1): q = a b a b q = a b q = a b a b a b
Ansatz: Die Realisierung von arithmetischen Operationen mit Logikgattern führt zu ähnlichen Verarbeitungsstrukturen für arithmetische und logische Befehle Parallele Zahlwort/oder Logikverarbeitung ist
MehrVorstellung (Wdh. für die Neuen )
Vorstellung (Wdh. für die Neuen ) Mein Name: Christian Mandery Studiengang: Diplom-Informatik im 4. Semester (ich höre also im Moment selbst noch Technische Informatik 2) E-Mail (bei Fragen und zum Senden
MehrBefehle zur Verarbeitung von Daten ( data processing ):
ARM: Befehlssatz Befehle zur Verarbeitung von Daten ( data processing ): Register/Register-Befehle: ,, (Achtung! Andere Interpretation: ) Transport-Befehl: MOV ,
MehrARM-Cortex-M4 / Thumb-2-Befehlssatz Adressierungsarten und arithmetische Operationen
ARM-Cortex-M4 / Thumb-2-Befehlssatz Adressierungsarten und arithmetische Operationen Aufgabenstellung: - das beigefügte Assembler-Programm schrittweise ausführen - sich mit der Handhabung der Entwicklungswerkzeuge
MehrAdresse Daten. Hauptspeicher. Ausgang OE MAP. RAM i
. Bereich II: Mikroprogrammierung 6 Bereich II: Mikroprogrammierung Wolfgang Karl, Roland Wismuller. Aufbau des mikroprogrammierbaren TGI-Rechners In der Vorlesung Technische Grundlagen der Informatik,
MehrMikrocomputertechnik
Mikrocomputertechnik Thema: CPU Timing XC888 und Interrupt System des XC888 und Timer/Counter 0 und 1 -Im InterruptBetrieb - CPU Timing XC888 CPU Timing XC888 Befehl Befehl Befehl Befehlszyklus Befehlszyklus
MehrDie Mikroprogrammebene eines Rechners
Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.
MehrKap 4. 4 Die Mikroprogrammebene eines Rechners
4 Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten (Befehl holen, Befehl dekodieren, Operanden holen etc.).
Mehr11. Die PC-Schnittstelle
PC-Schnittstelle Funktion -1. Die PC-Schnittstelle.1. Funktion Die folgenden Angaben gelten ohne Einschränkung für den PC, PC-XT, PC-AT, AT-386, AT-486 und kompatible Rechner. Sie sind nur für jene interessant,
MehrZur Multiplikation von Gleitkommazahlen müssen die Mantissen inkl. führender 1, als Festkommazahlen multipliziert werden.
70 Arithmetische Schaltungen Multiplikation vorzeichenbehafteter Zahlen Zur Multiplikation vorzeichenbehafteter Zahlen (er-komplement) kann auf die Schaltung für vorzeichenlose Multiplikation zurückgegriffen
MehrRechnerarchitektur SS TU Dortmund
Rechnerarchitektur SS 2016 Exercises: Scoreboarding and Tomasulo s Algorithm Jian-Jia Chen TU Dortmund to be discussed on June, 14, 2016 Jian-Jia Chen (TU Dortmund) 1 / 8 Scoreboardings Im nächste Folien
MehrDaniel Betz Wintersemester 2011/12
Daniel Betz Wintersemester 2011/12 Digitally signed by daniel.betz@daniel-betz.com Date: 2011.12.04 17:24:40 +01'00' Insgesamt 16 Register von je 16 Bit (=WORD) Breite Untere 8 Register auch als 2 Register
MehrÜbung Praktische Informatik II
Übung Praktische Informatik II FSS 2009 Benjamin Guthier Lehrstuhl für Praktische Informatik IV Universität Mannheim guthier@pi4.informatik.uni-mannheim.de 20.03.09 4-1 Heutige große Übung Ankündigung
MehrÜbungen zur Vorlesung Technische Informatik I, SS 2002 Hauck / Guenkova-Luy / Prager / Chen Übungsblatt 5 Rechenwerke / Scheduling
Übungen zur Vorlesung Technische Informatik I, SS 2002 Hauck / Guenkova-Luy / Prager / Chen Übungsblatt 5 Rechenwerke / Scheduling Aufgabe 1: Sie haben in der Vorlesung einen hypothetischen Prozessor kennen
MehrZusammenfassung der Assemblerbefehle des 8051
Zusammenfassung der Assemblerbefehle des 8051 Seite 1 von 5 Befehl Bezeichnung Syntax Wirkung / Beispiel Befehle zum Datentransfer MOV Move MOV [Ziel],[Quelle] MOV P1,P3 Kopiert den Inhalt von P3 nach
MehrEinführung in die Informatik
Einführung in die Informatik Dipl.-Inf., Dipl.-Ing. (FH) Michael Wilhelm Hochschule Harz FB Automatisierung und Informatik mwilhelm@hs-harz.de http://www.miwilhelm.de Raum 2.202 Tel. 03943 / 659 338 FB
Mehr2. Computer (Hardware) K. Bothe, Institut für Informatik, HU Berlin, GdP, WS 2015/16
2. Computer (Hardware) K. Bothe, Institut für Informatik, HU Berlin, GdP, WS 2015/16 Version: 14. Okt. 2015 Computeraufbau: nur ein Überblick Genauer: Modul Digitale Systeme (2. Semester) Jetzt: Grundverständnis
Mehr9. Die Adressierungsarten des MSP 430
9. Die Adressierungsarten 9.1 Übersicht über die Adressierungsarten 9.2 -Operanden 9.3 Indexregister mit Distanz 9.4 Symbolische (relativ zum ) 9.5 Absolute 9.6 Indirekte 9.7 Indirekte Adressierung mit
MehrF Ein einfacher Modellprozessor
F ein einfacher Modellprozessor F Ein einfacher Modellprozessor Einordnung in das Schichtenmodell:. Prozessor 2. Aufbau des Modellprozessors 3. Organisation eines SRAM 4. Beschreibung in RTL 5. Adresspfad
MehrTeil 1: Prozessorstrukturen
Teil 1: Prozessorstrukturen Inhalt: Mikroprogrammierung Assemblerprogrammierung Motorola 6809: ein einfacher 8-Bit Mikroprozessor Mikrocontroller Koprozessoren CISC- und RISC-Prozessoren Intel Pentium
MehrProzessor HC680 fiktiv
Prozessor HC680 fiktiv Dokumentation der Simulation Die Simulation umfasst die Struktur und Funktionalität des Prozessors und wichtiger Baugruppen des Systems. Dabei werden in einem Simulationsfenster
MehrÜbung Programmieren - Zahlendarstellung, SSH, SCP, Shellskripte -
Übung Programmieren - Zahlendarstellung, SSH, SCP, Shellskripte - Sebastian Ebers Institut für Telematik, Universität zu Lübeck http://www.itm.uni-luebeck.de/users/ebers Zahlendarstellung 201010? 16 2010
MehrZahlen im Computer (Klasse 7 Aufbaukurs Informatik)
Zahlen im Computer (Klasse 7 Aufbaukurs Informatik) Die Bildauswahl erfolgte in Anlehnung an das Alter der Kinder Prof. J. Walter Bitte römische Zahlen im Geschichtsunterricht! Messsystem mit Mikrocontroller
MehrÜbungsblatt 7 Implementierung von Programmsteuerbefehlen in einer Befehlspipeline Abgabefrist: Mittwoch , 14:00 Uhr
Praktikum zur Vorlesung Prozessorarchitektur SS 2017 Übungsblatt 7 Implementierung von Programmsteuerbefehlen in einer Befehlspipeline Abgabefrist: Mittwoch 21.06.2017, 14:00 Uhr 1.1. Einführung Programmsteuerbefehle
Mehr3. Grundlagen der Rechnerarchitektur
3. Grundlagen der Rechnerarchitektur 3.1 Architektur des von-neumann-rechners 3.2 Maschinentypen: Einadressmaschine, Zweiadressmaschine 3.3 Befehlsformate und Adressierungstechniken 3.4 Beispiel: der Prozessor
MehrSprungbefehle und Kontroll-Strukturen
Sprungbefehle und Kontroll-Strukturen Statusregister und Flags Sprungbefehle Kontrollstrukturen Das Status-Register 1 Register-Satz des ATmega128 Universal-Register (8Bit) R0..R15 16 Bit Program counter
Mehr1. Inhaltsverzeichnis
Mikrocomputer Simulator Inhaltsverzeichnis _ 2 _ 1. Inhaltsverzeichnis 1. INHALTSVERZEICHNIS...2 2. AUFBAU UND BEDIENUNG...3 2.1. EINFÜHRUNG...3 2.1.1. TECHNISCHE DATEN... 3 2.1.2. VERWENDUNGSZWECK...
MehrName: Vorname: Matr.-Nr.: 4. a) RISC-Architekturen müssen zur Decodierung von Maschinenbefehlen stets ein mikroprogrammierbares Steuerwerk verwenden.
Name: Vorname: Matr.-Nr.: 4 Aufgabe 1 (8 Punkte) Entscheiden Sie, welche der folgenden Aussagen zum Thema CISC/RISC-Prinzipien korrekt sind. a) RISC-Architekturen müssen zur Decodierung von Maschinenbefehlen
MehrInhaltsangabe 3.1 Zahlensysteme und Darstellung natürlicher Zahlen Darstellung ganzer Zahlen
3 Zahlendarstellung - Zahlensysteme - b-adische Darstellung natürlicher Zahlen - Komplementbildung - Darstellung ganzer und reeller Zahlen Inhaltsangabe 3.1 Zahlensysteme und Darstellung natürlicher Zahlen......
MehrVorwort 8. Kap. 1: Grundlagen 10
Inhaltsverzeichnis Vorwort 8 Kap. 1: Grundlagen 10 1.1 Analogie zwischen der Spieluhr und einem Prozessor 10 1.2 Unterschiede zwischen Mikroprozessor und Spieluhr 11 1.3 Die Programmierung eines Mikroprozessors
MehrKap.3 Mikroarchitektur. Prozessoren, interne Sicht
Kap.3 Mikroarchitektur Prozessoren, interne Sicht 3.1 Elementare Datentypen, Operationen und ihre Realisierung (siehe 2.1) 3.2 Mikroprogrammierung 3.3 Einfache Implementierung von MIPS 3.4 Pipelining Implementierung
MehrMit den Rechenfunktionen werden zwei digitale Werte addiert oder subtrahiert.
Blatt:4.1 4. RECHENFUNKTIONEN Mit den Rechenfunktionen werden zwei digitale Werte addiert oder subtrahiert. 4.1 ADDITION VON DUALZAHLEN Sollen Dualzahlen addiert werden, so gilt folgende Rechenregel: 0
MehrLösungsvorschlag 10. Übung Technische Grundlagen der Informatik II Sommersemester 2009
Fachgebiet Rechnerarchitektur Fachbereich Informatik Lösungsvorschlag. Übung Technische Grundlagen der Informatik II Sommersemester 29 Aufgabe.: MIPS-Kontrollsignale Für die 5 Befehlstypen a) R-Format
MehrFAKULTÄT FÜR INFORMATIK
FAKULTÄT FÜR INFORMATIK TECHNISCHE UNIVERSITÄT MÜNCHEN Lehrstuhl für Rechnertechnik und Rechnerorganisation Prof. Dr. Arndt Bode Einführung in die Rechnerarchitektur Wintersemester 21/217 Lösungsvorschlag
MehrFAKULTÄT FÜR INFORMATIK
FAKULTÄT FÜR INFORMATIK TECHNISCHE UNIVERSITÄT MÜNCHEN Lehrstuhl für Rechnertechnik und Rechnerorganisation Prof. Dr. Arndt Bode Einführung in die Rechnerarchitektur Wintersemester 2016/2017 Zentralübung
MehrKap.2 Befehlsschnittstelle. Prozessoren, externe Sicht
Kap.2 Befehlsschnittstelle Prozessoren, externe Sicht 2 Befehlsschnittstelle 2.1 elementare Datentypen, Operationen 2.2 logische Speicherorganisation 2.3 Maschinenbefehlssatz 2.4 Klassifikation von Befehlssätzen
MehrRechnergrundlagen SS Vorlesung
Rechnergrundlagen SS 27 4. Vorlesung Inhalt Binäre Darstellung von Integer-Zahlen Vorzeichen-Betrag 2er-Komplement BCD Addition und Subtraktion binär dargestellter Zahlen Carry und Overflow Little Endian
MehrVon-Neumann-Architektur
Von-Neumann-Architektur Bisher wichtig: Konstruktionsprinzip des Rechenwerkes und Leitwerkes. Neu: Größerer Arbeitsspeicher Ein- und Ausgabewerk (Peripherie) Rechenwerk (ALU) Steuerwerk (CU) Speicher...ppppp...dddddd..
MehrRechnergrundlagen SS Vorlesung
Rechnergrundlagen SS 2007 10. Vorlesung Inhalt Rechenwerk (ALU) Steuerwerk Instruktionssatz-Architekturen Assembler-Programmierung Synchroner/asynchroner Systembus RISC vs. CISC Kontrollfluss/Datenfluss
MehrEinstieg imperative Programmierung auf Von-Neumann-Rechnern
Einstieg imperative Programmierung auf Von-Neumann-Rechnern Prof. Dr.-Ing. Thomas Schwotzer 1 Einführung In diesem Kurs werden Sie die Grundlagen der Programmierung mit Java erlernen. Java ist eine imperative
MehrMusterlösungen Technische Informatik 2 (T2) Prof. Dr.-Ing. D. P. F. Möller
SS 2004 VAK 18.004 Musterlösungen Technische Informatik 2 (T2) Prof. Dr.-Ing. D. P. F. Möller Aufgabenblatt 2.5 Lösung 2.5.1 Befehlszähler (Program Counter, PC) enthält Adresse des nächsten auszuführenden
MehrMikrocomputertechnik. Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 -
Mikrocomputertechnik Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 - Mikroprozessor-Achritekturen Folie 2 Mikroprozessor-Achritekturen Klassifizierung anhand Wortbreite CPU-Architektur und Busleitungen
MehrDatenpfad einer einfachen MIPS CPU
Datenpfad einer einfachen MIPS CPU Zugriff auf den Datenspeicher Grundlagen der Rechnerarchitektur Prozessor 19 Betrachten nun Load und Store Word Erinnerung, Instruktionen lw und sw sind vom I Typ Format:
Mehr14.3 Kontrollogik. Allgemeines: Kontrollogik wird in 3 Stufen realisiert: Clock - Erzeugung. 2 Uhrzeit. PALs. /ck. Kontrollsignale.
14.3 Kontrollogik Bernd Becker Technische Informatik II Allgemeines: Kontrollogik wird in 3 Stufen realisiert: 1 Clock - Erzeugung /ck ck 2 Uhrzeit 3 s 0, s 1, E 3 PALs Kontrollsignale I[31:24] Befehlsdekodierung
MehrGrundlagen der Rechnerarchitektur. Binäre Logik und Arithmetik
Grundlagen der Rechnerarchitektur Binäre Logik und Arithmetik Übersicht Logische Operationen Addition, Subtraktion und negative Zahlen Logische Bausteine Darstellung von Algorithmen Multiplikation Division
MehrMikroprozessor als universeller digitaler Baustein
2. Mikroprozessor 2.1 Allgemeines Mikroprozessor als universeller digitaler Baustein Die zunehmende Integrationsdichte von elektronischen Schaltkreisen führt zwangsläufige zur Entwicklung eines universellen
MehrData Hazards. Grundlagen der Rechnerarchitektur Prozessor 74
Data Hazards Grundlagen der Rechnerarchitektur Prozessor 74 Motivation Ist die Pipelined Ausführung immer ohne Probleme möglich? Beispiel: sub $2, $1, $3 and $12, $2, $5 or $13, $6, $2 add $14, $2, $2
Mehr