FAKULTÄT FÜR INFORMATIK

Größe: px
Ab Seite anzeigen:

Download "FAKULTÄT FÜR INFORMATIK"

Transkript

1 FAKULTÄT FÜR INFORMATIK TECHNISCHE UNIVERSITÄT MÜNCHEN Lehrstuhl für Rechnertechnik und Rechnerorganisation Prof. Dr. Arndt Bode Einführung in die Rechnerarchitektur Wintersemester 2016/2017 Zentralübung Mikroprogrammierung (1) Leitwerk und Maschinenbefehls Interpretationsschleife Inhalte: Von-Neumann-Konzept, Maschinenbefehls-Interpretationsschleife, Aufgaben und Funktion des Leitwerks, endliche Automaten Einführung In den vorangegangenen Übungen haben wir uns mit der Programmierung von Mikroprozessoren befasst. Sie haben dabei gelernt, einfache Maschinenbefehle zu verwenden, um daraus komplexe Programme zu formen. In den nächsten drei Übungen werden wir ein wenig in einen Prozessor hineinsehen und lernen, was dieser intern veranstaltet, wenn er die Befehle eines Maschinenprogramms ausführt. Um das Ganze nicht zu schwierig werden zu lassen, betrachten wir nicht einen Prozessor der 80x86-Serie, sondern beschränken uns auf einen sehr viel einfacheren Beispielrechner, der wie Sie feststellen werden immer noch kompliziert genug ist. Die Kenntnisse, die Sie in diesen Übungen erwerben, haben auch wenn Sie später keine hardwarenahe Tätigkeit ausüben eine ähnliche Bedeutung, wie das Wissen eines Autofahrers um Motor, Kupplung und Getriebe: Sie helfen Ihnen, das Verhalten eines Prozessors und auch manche seiner Eigenheiten besser zu verstehen (so dass Sie etwa, um im Bild zu bleiben, wissen, warum man bei 130 km/h auf der Autobahn nicht in den ersten Gang schalten sollte). Was Sie aus den Übungen mitnehmen sollten, ist das prinzipielle Wissen über den Aufbau und die internen Abläufe in einem Mikroprozessor. Die genauen technischen Details unseres ERA- Beispielrechners sind dagegen nur von untergeordneter Bedeutung; Sie können sie jederzeit in der Beschreibung der Maschine nachschlagen. In der ersten Übung befassen wir uns mit dem grundsätzlichen Aufbau eines Prozessors und der Art und Weise, wie er Maschinenbefehle abarbeitet. 1

2 Das Von-Neumann-Konzept Nach dem Konzept des ungarischen Mathematikers John von Neumann (* in Budapest, in Washington D.C.) besteht ein Rechner aus vier Funktionseinheiten: Hauptspeicher, Leitwerk, Rechenwerk und Ein-/Ausgabewerk. Die für die folgende Aufgabe wichtigsten Eigenschaften einer solchen Von-Neumann-Maschine sind: Programm und Daten stehen im selben Speicher. Der Speicher ist in Zellen gleicher Größe eingeteilt, die durch fortlaufende Nummern (Adressen) identifiziert werden. Das Programm besteht aus einer Folge von Maschinenbefehlen (Maschineninstruktionen), die nacheinander abgearbeitet werden. Ein Beispiel für eine Von-Neumann-Maschine ist die mikroprogrammierbare Maschine, die in der Vorlesung besprochen wurde und auch im ERA-Praktikum verwendet wird. Diese Beispielmaschine ist in dem Heftchen Beschreibung der mikroprogrammierbaren Maschine von W. Karl und R. Wismüller dokumentiert. Diese ist auf der Webseite zur Vorlesung ( unter dem Abschnitt Informationsmaterial erhältlich. Arbeiten Sie sich in diese Dokumentation ein! Für diese Übung sind zunächst die Abschnitte über Leitwerk, Speicher und Mikroinstruktionsformat wichtig. Erschrecken Sie nicht über die vielen Detailinformationen in der Dokumentation. Sie ist in erster Linie als Nachschlagewerk für die Programmierung gedacht. Niemand verlangt von Ihnen, dass Sie all diese Details auswendig wissen, Sie sollten sie aber bei Bedarf schnell auffinden können. (In der Klausur erhalten Sie das MI-Merkbaltt, eine Kurzversion der Dokumentation, zum Nachschlagen.). Die Maschinenbefehls-Interpretationsschleife Im Folgenden wollen wir uns näher mit der Interpretationsschleife befassen, die das Maschinenprogramm einer Von-Neumann-Maschine abarbeitet. Die Realisierung dieser Schleife ist eine der Hauptaufgaben des Leitwerks. Wie wir gesehen haben, besteht das Programm, das die Maschine ausführen soll, aus einzelnen Maschinenbefehlen, die im Hauptspeicher abgelegt sind. Die Wirkung dieser Befehle kann in drei Hauptgruppen eingeteilt werden: 1. Laden von Daten aus dem Hauptspeicher; Ablegen von Daten im Hauptspeicher. 2. Arithmetische und logische Operationen. 3. Fortsetzen der Programmausführung an einer anderen Stelle des Programms (Sprünge). Daneben gibt es in der Regel noch andere Befehlsgruppen, die jedoch im Moment für unsere Zwecke nicht wichtig sind. Das Leitwerk einer Von-Neumann-Maschine besitzt ein spezielles Register, den Befehlszähler (BZ, engl. PC (program counter) oder IP (instruction pointer)), das die Hauptspeicheradresse des als nächstes auszuführenden Befehls enthält. Daneben verfügt es noch über ein sogenanntes 2

3 Instruktionsregister (IR), in dem der aktuell auszuführende Befehl selbst gespeichert wird. Das IR enthält also den Inhalt der Hauptspeicherzelle, deren Adresse im Befehlszähler gespeichert ist (siehe Abbildung 1). Hauptspeicher Leitwerk Adresse 0000 F A 0 A B A A F F F F A B Befehlszähler (BZ) Instruktionsregister (IR) A A 1 5 Operanden Op Code Abbildung 1: Hauptspeicher, Befehlszähler und Instruktionsregister Während des normalen Betriebs der Maschine arbeitet das Leitwerk unentwegt die folgende Maschinenbefehls-Interpretationsschleife ab: 1. Befehlsholphase (instruction fetch) : (a) Hole den nächsten Befehl aus den Hauptspeicher in das Instruktionsregister, d. h. lies den Inhalt der Hauptspeicherzelle, deren Adresse im Befehlszähler steht. (b) Erhöhe den Befehlszähler. Das Erhöhen des Befehlszählers vor der Ausführung des Befehls ist eine Optimierung, die u.a. dazu dient, den Zugriff auf unmittelbare Operanden (d. h. Operanden die unmittelbar nach dem ersten Befehlswort im Speicher stehen) zu vereinfachen. 2. Befehlsdekodierphase (instruction decode) : Analysiere und dekodiere den eben geladenen Maschinenbefehl. Im einfachsten Fall wird der Befehl dazu zerlegt in: (a) den Op-Code, der bestimmt, welche Operation der Befehl ausführen soll, (b) die Spezifikation der Operanden, auf denen die Operation ausgeführt werden soll. 3. Befehlsausführungsphase (instruction execution) : Die durch den Op-Code gegebene Operation wird auf die spezifizierten Operanden angewandt. Bei der Ausführung von Sprungbefehlen kann der Befehlszähler mit einer neuen Adresse geladen werden, wodurch die Interpretationsschleife nicht wie sonst mit dem im Hauptspeicher nachfolgenden Befehl fortfährt. 3

4 Das Leitwerk Das Leitwerk hat die Aufgabe, die beschriebene Maschinenbefehls-Interpretationsschleife in Hardware zu realisieren. Das Leitwerk muss dazu die Steuersignale des Hauptspeichers, der ALU und anderer Teile der Maschine mit einer passenden Folge von Bitmustern belegen, so dass diese Funktionseinheiten zum rechten Zeitpunkt die ihnen zugewiesenen Operationen(z. B. Auslesen einer Speicherzelle) ausführen. Das Leitwerk besteht also im wesentlichen aus einem Mechanismus, der abhängig von bestimmten Eingangssignalen eine Folge von Zuständen (Schritten) durchläuft und dabei eine Folge von Ausgabesignalen erzeugt. Einen solchen Mechanismus nennt man in der Informatik einen endlichen Automaten mit Ausgabe (oder auch endliche Maschine, Zustands-Übergangssystem, Sequencer). Ein weiteres, besser bekanntes Beispiel eines Automaten ist eine Ampelsteuerung: Abhängig von der Eingabe (Druckknöpfe, Induktionsschleifen,...) durchläuft sie eine Folge von Zuständen, in denen die verschiedenen Ampellichter an- bzw. ausgeschaltet werden. Im weiteren Verlauf Ihres Studiums werden Sie noch viele weitere Beispiele für endliche Automaten sehen und auch die zugrundeliegende Theorie kennenlernen. An dieser Stelle soll zum besseren Verständnis nur eine halbformale, vereinfachte Beschreibung gegeben werden. Endliche Automaten Ein Automat des für uns relevanten Typs (Moore-Automat) kann beschrieben werden durch: 1. eine endliche Menge von Zuständen z 0, z 1, z 2, seinen Anfangszustand z 0, 3. seine Ausgabefunktion λ, die in jedem Zustand z eine entsprechende Ausgabe λ(z) produziert, 4. eine Zustandsübergangsfunktion δ, die abhängig von einer externen Eingabe e zu jedem Zustand z den Nachfolgezustand δ(e, z) liefert. Der Automat startet also im Zustand z 0, gibt dabei λ(z 0 ) aus und geht dann abhängig von der externen Eingabe e in einen Nachfolgezustand z 1 = δ(e,z 0 ) über. In diesem Zustand gibt er λ(z 1 ) aus und geht in den Zustand z 2 = δ(e,z 1 ) über, usw. Ein Automat mit gegebenem z 0, λ und δ kann, wie Sie später in den VHDL-Übungen lernen werden, direkt in Hardware umgesetzt werden. Eine zweite Möglichkeit besteht darin, eine Hardware zu realisieren, deren Struktur unabhängig von λ und δ ist. Eine solche Hardware ist dann in dem Sinne programmierbar, dass ein beliebiger Automat dadurch realisiert werden kann, dass λ und δ geeignet codiert in einem Speicher abgelegt werden. Ein Leitwerk, in dem die erste Realisierungsvariante benutzt wird, wird als festverdrahtet bezeichnet. Wird die zweite Variante benutzt, wie in unserem ERA-Beispielrechner, spricht man von einem mikroprogrammierten Leitwerk. Welche Vor- und Nachteile haben diese beiden Realisierungsalternativen? Abbildung 2 zeigt schematisch den Teil des Leitwerks, der den Automaten realisiert, der alle Steuersignale im ERA-Rechner erzeugt. Der Zustand z dieses Automaten ist zu jedem Zeitpunkt 4

5 Op Code (vom Maschinen Instruktionsregister aus Abb. 1) Mapping PROM Am2910 CC (vom Rechenwerk) Multiplexer Mikro befehlszähler Inkrementierer Takt Mikro programm speicher Steuerteil Adreßteil Steuerteil Mikro instruktions register Nachfolgeadresse Abbildung 2: Leitwerk des ERA Rechners (Ausschnitt) Steuersignale (zur ALU, Speicher,...) durch die vom Mikroleitwerk Am2910 erzeugte Mikroprogrammspeicher-Adresse gegeben. Dies führt zu folgendem Ablauf, der in einer Endlosschleife wiederholt wird: 1. Die vom Am2910 erzeugte Mikroprogrammspeicher-Adresse selektiert eine (80 Bit breite) Speicherzelle im Mikroprogrammspeicher. Jede Speicherzelle im Mikroinstruktionsspeicher entspricht einem Zustand des endlichen Automaten. 2. Der Inhalt dieser Speicherzelle wird in das Mikroinstruktionsregister übernommen. Die sich im Mikroinstruktionsregister befindliche Mikroinstruktion repräsentiert den Zustand, in dem sich der Automat gerade befindet. 3. Die meisten Bits des Mikroinstruktionsregisters steuern andere Funktionseinheiten des ERA-Rechners, z.b. Hauptspeicher und ALU. Sie werden als Steuerteil der Mikroinstruktion bezeichnet und stellen die Ausgabe λ(z) unseres Automaten dar. 4. Die Bits 6 22 des Mikroinstruktionsregisters legen die Mikroprogrammspeicher-Adresse 5

6 fest, die der Am2910 im nächsten Schitt ausgibt. Sie bilden den Adressteil der Mikroinstruktion, der den Nachfolgezustand z = δ(e,z) unseres Automaten bestimmt. Die Eingabe e des Automaten besteht dabei aus dem Op-Code des gerade auszuführenden Maschinenbefehls (gespeichert im Maschineninstruktionsregister IR) und dem CC-Signal des Am2910, das von der Bedingungslogik des Rechenwerks erzeugt wird. Werden die Bits mit dem Wert CONT (= 14 10, siehe Tab. 4.1 der Maschinenbeschreibung) programmiert, gibt der Am2910 einfach die nächste Mikroprogrammspeicher- Adresse aus, das Mikroprogramm wird also mit der unmittelbar folgenden Mikroinstruktion fortgesetzt. Die genaue zeitliche Abfolge dieses Ablaufs wird durch ein Taktsignal gesteuert; in jedem Takt erfolgt genau ein Durchlauf durch die Schleife. Der interne Ablauf im mikroprogrammierten Leitwerk ist sehr ähnlich zur weiter oben beschriebenen Maschinenbefehls-Interpretationsschleife. In beiden Fällen wird letztendlich ein Programm ausgeführt, das aus einzelnen Instruktionen besteht, die in einem Speicher abgelegt sind. Beachten Sie aber, dass hier völlig unterschiedliche Ebenen der Programmierung vorliegen, die nicht verwechselt werden dürfen. Im einen Fall werden Mikrobefehle interpretiert, im andern Fall Maschinenbefehle. In der Übung wird verwechslungsgefährdeten Begriffen immer das Wort Mikro- bzw. Maschinen- vorangestellt, um die betrachtete Programmierebene zu verdeutlichen. Aufgabe 6.1 Arbeiten Sie sich in die Beschreibung der mikroprogrammierbaren Beispielmaschine ein. Beantworten Sie die folgenden Fragen: a) Identifizieren Sie die vier Funktionseinheiten nach von Neumann im Blockschaltbild der mikroprogrammierten Maschine (Abb. 4.1 der Beschreibung). Welche Funktionseinheit fehlt in diesem Schaltbild? b) Wieviele Bits hat eine Speicherzelle im Hauptspeicher der mikroprogrammierten Maschine? Was ist die Zellengröße bei üblichen Mikroprozessoren? Aufgabe 6.2 In der folgenden Übungsaufgabe befassen wir uns näher mit der Realisierung der Maschinenbefehls-Interpretationsschleife des ERA-Rechners. Wir beschränken uns dabei zunächst auf die Befehlsholphase und die Befehlsdekodierphase. Sie werden durch ein einfaches Mikroprogramm, genannt IFETCH, realisiert. IFETCH beginnt an der Mikroprogrammspeicheradresse 0 und besteht aus drei Mikroinstruktionen, die folgendes bewirken: 6

7 Instruktion Beschreibung 0 a) Der Inhalt des Maschinenbefehlszählers wird auf den Adressbus ausgegeben. b) Ein Hauptspeicher-Lesezyklus wird gestartet. 1 Die am Datenbus anliegenden Daten werden in das Instruktionsregister geladen. 2 a) Der Inhalt des Maschinenbefehlszählers wird um eins erhöht. b) Es wird an die Adresse im Mikroprogrammspeicher verzweigt, die das Mapping-PROM 1 (siehe Blockschaltbild der Maschine) an den Leitwerksbaustein Am2910 ausgibt. Dazu wird der Adreßfortschaltbefehl JMAP verwendet. Nach Ausführung der Instruktion 1 liegt der Op-Code des geholten Befehls am Adresseingang des Mapping-PROMs an. Die so adressierte Speicherzelle im Mapping-PROM enthält die Anfangsadresse des Mikroprogramms, das den Maschinenbefehl mit diesem Op-Code realisiert. Dieses Mikroprogramm wird durch JMAP angesprungen. Das Mapping-PROM bildet also jeden Maschinenbefehl auf ein Mikroprogramm ab, das für die Ausführung dieses Befehls zuständig ist. All diese Mikroprogramme zusammen realisieren den noch fehlenden Teil der Maschinenbefehls Interpretationsschleife, nämlich die Befehlsausführungsphase. Am Ende springen diese Mikroprogramme alle wieder zur Mikroprogrammspeicher-Adresse 0 und schließen somit die Schleife. a) Ergänzen Sie die Lücken in dem Mikroprogramm IFETCH auf den Seiten 8 und 9 so, dass die oben genannten Schritte 0a, 1 und 2a korrekt ausgeführt werden. Nehmen Sie die Dokumentation des Mikroinstruktionsformats zu Hilfe, um herauszufinden, wie sie die Instruktionsbits 1 5 in jedem Takt setzen müssen. b) Welche Komponenten im Blockschaltbild der Maschine dienen speziell der Maschinenbefehls-Dekodierung? c) Ermitteln Sie anhand von Tabelle 4.1 der Maschinenbeschreibung, welche Adressfortschaltbefehle des Am2910 für den oben erwähnten Rücksprung zur Mikroprogrammspeicher-Adresse 0 verwendet werden können. Falls Sie noch Fragen haben, wenden Sie sich bitte an ihre Tutoren oder Marcel Meyer, meyerm@in.tum.de bzw. Josef Weidendorfer, weidendo@in.tum.de 1 PROM = Programmable Read-Only Memory = programmierbarer Festwertspeicher 7

8 IE I3 I2 I1 I0 KMU K15 K14 K13 K12 K11 K10 K9 K8 K7 K6 K5 K4 K3 K2 K1 K0 I2 I1 I0 I5 I4 I3 I8 I7 I6 A3 A2 A1 A0 ASEL B3 B2 B1 B0 BSEL Interrupt Konstante Src Func Dest RA Addr RB Addr AM2901 IFE TCH DIS DIS DIS NOP NOP NOP 8

9 ABUS* DBUS* I12 I11 I9 I8 I7 I6 CEMUE* CEM* I5 I4 I3 I2 I1 I0 CCEN* I3 I2 I1 I0 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 BZ_LD* BZ_ED* BZ_INC* BZ_EA* IR_LD* MWE* Y MU CIN MU Schiebe steuerung Statusregister Test AM2910 Befehle Direktdaten AM2904 AM2910 BZ IR HS H H H H CONT R H H H H CONT R H H H H JMAP R 9

FAKULTÄT FÜR INFORMATIK

FAKULTÄT FÜR INFORMATIK FAKULTÄT FÜR INFORMATIK TECHNISCHE UNIVERSITÄT MÜNCHEN Lehrstuhl für Rechnertechnik und Rechnerorganisation Prof. Dr. Martin Schulz Einführung in die Rechnerarchitektur Wintersemester 217/218 Lösungsvorschlag

Mehr

Einführung in die Rechnerarchitektur (ERA) Zentralübung 6 am 2. Dezember 2016

Einführung in die Rechnerarchitektur (ERA) Zentralübung 6 am 2. Dezember 2016 Einführung in die Rechnerarchitektur (ERA) Zentralübung 6 am 2. Dezember 26 Mikroprogrammierung (): Leitwerk und Maschinenbefehls-Interpretationsschleife Ausblick auf Speicher/Rechenwerk Josef Weidendorfer

Mehr

ERA-Zentralübung 6. Maximilian Bandle LRR TU München ERA Zentralübung 6 Maximilian Bandle 1

ERA-Zentralübung 6. Maximilian Bandle LRR TU München ERA Zentralübung 6 Maximilian Bandle 1 ERA-Zentralübung 6 Maximilian Bandle LRR TU München.2.27 ERA Zentralübung 6 Maximilian Bandle Funktionale Schichten im Rechner Benutzerprogramm- Schicht von-neumann-schicht Andere Vorlesung (Betriebssysteme)

Mehr

FAKULTÄT FÜR INFORMATIK

FAKULTÄT FÜR INFORMATIK FAKULTÄT FÜ INFOMATIK TECNISCE UNIVESITÄT MÜNCEN Lehrstuhl für echnertechnik und echnerorganisation Prof. Dr. Martin Schulz Einführung in die echnerarchitektur Wintersemester 2017/2018 Lösungsvorschlag

Mehr

FAKULTÄT FÜR INFORMATIK

FAKULTÄT FÜR INFORMATIK FAKULTÄT FÜR INFORMATIK TECNISCE UNIVERSITÄT MÜNCEN Lehrstuhl für Rechnertechnik und Rechnerorganisation Prof. Dr. Arndt Bode Einführung in die Rechnerarchitektur Wintersemester 2016/2017 Zentralübung

Mehr

Abbildung 4.1: Blockschaltbild des mikroprogrammierbaren Beispielrechners

Abbildung 4.1: Blockschaltbild des mikroprogrammierbaren Beispielrechners Abbildung 4.1: Blockschaltbild des mikroprogrammierbaren Beispielrechners RAM-Schiebeeinheit RAM 0 RAM 3 Q 0 Q 3 Dateneingang Register Adresse A Register Adresse B F Q Q Register Q RAM 16 adressierbare

Mehr

FAKULTÄT FÜR INFORMATIK

FAKULTÄT FÜR INFORMATIK FAKULTÄT FÜ NFOMATK TECHNCHE UNVETÄT MÜNCHEN Lehrstuhl für echnertechnik und echnerorganisation rof. Dr. Arndt Bode Einführung in die echnerarchitektur Wintersemester 2016/2017 Tutorübung 8 M (2) Lösungsvorschläge

Mehr

FAKULTÄT FÜR INFORMATIK

FAKULTÄT FÜR INFORMATIK FAKULTÄT FÜR INFORMATIK TECHNISCHE UNIVERSITÄT MÜNCHEN Lehrstuhl für Rechnertechnik und Rechnerorganisation Prof. Dr. Arndt Bode Einführung in die Rechnerarchitektur Wintersemester 2016/2017 Tutorübung

Mehr

Wiederholungsklausur. Einführung in die Rechnerarchitektur

Wiederholungsklausur. Einführung in die Rechnerarchitektur Wiederholungsklausur Einführung in die Rechnerarchitektur Prof. Dr. Arndt Bode Wintersemester 2012/2013 3. April 2013 Name: Vorname: Matrikelnummer: Geburtsdatum: Hörsaal: Platz: Unterschrift: Ergebnis:

Mehr

Endklausur. Technische Grundlagen der Informatik Prof. Dr. Arndt Bode

Endklausur. Technische Grundlagen der Informatik Prof. Dr. Arndt Bode Endklausur Technische Grundlagen der Informatik Prof. Dr. Arndt Bode Wintersemester 2002/03 11.Februar 2003 Name: Vorname: Matrikelnummer: Studienrichtung: O Bachelor O Diplom Geburtsdatum: Hörsaal: Platz:

Mehr

Klausur. Technische Grundlagen der Informatik Prof. Dr. Arndt Bode

Klausur. Technische Grundlagen der Informatik Prof. Dr. Arndt Bode Klausur Technische Grundlagen der Informatik Prof. Dr. Arndt Bode Wintersemester 2001/2002 2. Februar 2002 Name: Vorname: Matrikelnummer: Geburtsdatum: Hörsaal: Platz: Unterschrift: Ergebnis: Aufgabe 1

Mehr

Tutorium Rechnerorganisation

Tutorium Rechnerorganisation Woche 3 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu

Mehr

Prinzipieller Aufbau und Funktionsweise eines Prozessors

Prinzipieller Aufbau und Funktionsweise eines Prozessors Prinzipieller Aufbau und Funktionsweise eines Prozessors [Technische Informatik Eine Einführung] Univ.- Lehrstuhl für Technische Informatik Institut für Informatik Martin-Luther-Universität Halle-Wittenberg

Mehr

Klausur Einführung in die Rechnerarchitektur

Klausur Einführung in die Rechnerarchitektur Klausur Einführung in die Rechnerarchitektur Prof. Dr. Arndt Bode Wintersemester 2015/2016 10. Februar 2016 Name: Vorname: Matrikelnummer: Geburtsdatum: Hörsaal: Platz: Unterschrift: Ergebnis: Aufgabe

Mehr

TECHNISCHE HOCHSCHULE NÜRNBERG GEORG SIMON OHM Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl

Mehr

Kap.3 Mikroarchitektur. Prozessoren, interne Sicht

Kap.3 Mikroarchitektur. Prozessoren, interne Sicht Kap.3 Mikroarchitektur Prozessoren, interne Sicht Kapitel 3 Mikroarchitektur 3.1 elementare Datentypen, Operationen und ihre Realisierung (siehe 2.1) 3.2 Mikroprogrammierung (zur Realisierung der Befehlsabarbeitung

Mehr

Klausur Einführung in die Rechnerarchitektur

Klausur Einführung in die Rechnerarchitektur Klausur Einführung in die Rechnerarchitektur Prof. Dr. Arndt Bode Wintersemester 2012/2013 13. Februar 2013 Name: Vorname: Matrikelnummer: Geburtsdatum: Hörsaal: Platz: Unterschrift: Ergebnis: Aufgabe

Mehr

Klausur Einführung in die Rechnerarchitektur

Klausur Einführung in die Rechnerarchitektur Klausur Einführung in die Rechnerarchitektur Prof. Dr. Arndt Bode Wintersemester 2013/2014 12. Februar 2014 Name: Vorname: Matrikelnummer: Geburtsdatum: Hörsaal: Platz: Unterschrift: Ergebnis: Aufgabe

Mehr

Klausur Einführung in die Rechnerarchitektur

Klausur Einführung in die Rechnerarchitektur Klausur Einführung in die Rechnerarchitektur Prof. Dr. Arndt Bode Wintersemester 2014/2015 4. Februar 2015 Name: Vorname: Matrikelnummer: Geburtsdatum: Hörsaal: Platz: Unterschrift: Ergebnis: Aufgabe 1

Mehr

Wiederholungsklausur. Einführung in die Rechnerarchitektur

Wiederholungsklausur. Einführung in die Rechnerarchitektur Wiederholungsklausur Einführung in die Rechnerarchitektur Prof. Dr. Arndt Bode Sommersemester 2014 2. April 2014 Name: Vorname: Matrikelnummer: Geburtsdatum: Hörsaal: Platz: Unterschrift: Ergebnis: Aufgabe

Mehr

Steuerwerk einer CPU. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck

Steuerwerk einer CPU. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Steuerwerk einer CPU Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Übersicht Implementierung des Datenpfads Direkte Implementierung Mikroprogrammierung

Mehr

Teil 2: Rechnerorganisation

Teil 2: Rechnerorganisation Teil 2: Rechnerorganisation Inhalt: Zahlendarstellungen Rechnerarithmetik schrittweiser Entwurf eines hypothetischen Prozessors mit Daten-, Adreß- und Kontrollpfad Speicherorganisation Mikroprogrammierung

Mehr

Prozessorarchitektur. Kapitel 1 - Wiederholung. M. Schölzel

Prozessorarchitektur. Kapitel 1 - Wiederholung. M. Schölzel Prozessorarchitektur Kapitel - Wiederholung M. Schölzel Wiederholung Kombinatorische Logik: Ausgaben hängen funktional von den Eingaben ab. x x 2 x 3 z z = f (x,,x n ) z 2 z m = f m (x,,x n ) Sequentielle

Mehr

Klausur. Technische Grundlagen der Informatik Prof. Dr. Arndt Bode

Klausur. Technische Grundlagen der Informatik Prof. Dr. Arndt Bode Klausur Technische Grundlagen der Informatik Prof. Dr. Arndt Bode Wintersemester 2000/2001 3. Februar 2001 Name: Vorname: Matrikelnummer: Geburtsdatum: Hörsaal: Platz: Unterschrift: Ergebnis: Aufgabe 1

Mehr

Klausur Einführung in die Rechnerarchitektur

Klausur Einführung in die Rechnerarchitektur Klausur Einführung in die Rechnerarchitektur Prof. Dr. Arndt Bode Wintersemester 2016/2017 17. Februar 2017 Name: Vorname: Matrikelnummer: Geburtsdatum: Hörsaal: Platz: Unterschrift: Ergebnis: Aufgabe

Mehr

Vorlesung Rechnerarchitektur. Einführung

Vorlesung Rechnerarchitektur. Einführung Vorlesung Rechnerarchitektur Einführung Themen der Vorlesung Die Vorlesung entwickelt an Hand von zwei Beispielen wichtige Prinzipien der Prozessorarchitektur und der Speicherarchitektur: MU0 Arm Speicher

Mehr

Informatik 12 Kapitel 3 - Funktionsweise eines Rechners

Informatik 12 Kapitel 3 - Funktionsweise eines Rechners Fachschaft Informatik Informatik 12 Kapitel 3 - Funktionsweise eines Rechners Michael Steinhuber König-Karlmann-Gymnasium Altötting 9. Februar 2017 Folie 1/36 Inhaltsverzeichnis I 1 Komponenten eines PCs

Mehr

2. Computer (Hardware) K. Bothe, Institut für Informatik, HU Berlin, GdP, WS 2015/16

2. Computer (Hardware) K. Bothe, Institut für Informatik, HU Berlin, GdP, WS 2015/16 2. Computer (Hardware) K. Bothe, Institut für Informatik, HU Berlin, GdP, WS 2015/16 Version: 14. Okt. 2015 Computeraufbau: nur ein Überblick Genauer: Modul Digitale Systeme (2. Semester) Jetzt: Grundverständnis

Mehr

Vorstellung (Wdh. für die Neuen )

Vorstellung (Wdh. für die Neuen ) Vorstellung (Wdh. für die Neuen ) Mein Name: Christian Mandery Studiengang: Diplom-Informatik im 4. Semester (ich höre also im Moment selbst noch Technische Informatik 2) E-Mail (bei Fragen und zum Senden

Mehr

Wiederholungsklausur. Einführung in die Rechnerarchitektur

Wiederholungsklausur. Einführung in die Rechnerarchitektur Wiederholungsklausur Einführung in die Rechnerarchitektur Prof. Dr. Arndt Bode Sommersemester 2017 11. April 2017 Name: Vorname: Matrikelnummer: Geburtsdatum: Hörsaal: Platz: Unterschrift: Ergebnis: Aufgabe

Mehr

RO-Tutorien 3 / 6 / 12

RO-Tutorien 3 / 6 / 12 RO-Tutorien 3 / 6 / 12 Tutorien zur Vorlesung Rechnerorganisation Christian A. Mandery WOCHE 4 AM 21.05.2013 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der Helmholtz-Gemeinschaft

Mehr

Tutorübung 7: Mikroprogrammierung I

Tutorübung 7: Mikroprogrammierung I Tutorübung 7: Mikroprogrammierung I Vorlesung Einführung in die Technische Informatik (ETI) Lehrstuhl für Rechnertechnik und Rechnerorganisation Institut für Informatik 10 Technische Universität München

Mehr

Der von Neumann Computer

Der von Neumann Computer Der von Neumann Computer Grundlagen moderner Computer Technologie 1 Der moderne Computer ein weites Spektrum Typ Preis Anwendungsbeispiel embeded Computer 10-20 $ in Autos, Uhren,... Spielcomputer 100-200$

Mehr

4. Mikroprogrammierung (Firmware)

4. Mikroprogrammierung (Firmware) 4. Mikroprogrammierung (Firmware) 4. Ein Mikroprogramm-gesteuerter Computer 4.2 Mikroprogramm-Beispiel: Multiplikation 4.3 Interpretation von Maschinenbefehlen durch ein Mikroprogramm 4. Mikroprogrammierung

Mehr

Struktur der CPU (1) Die Adress- und Datenpfad der CPU: Befehl holen. Vorlesung Rechnerarchitektur und Rechnertechnik SS Memory Adress Register

Struktur der CPU (1) Die Adress- und Datenpfad der CPU: Befehl holen. Vorlesung Rechnerarchitektur und Rechnertechnik SS Memory Adress Register Struktur der CPU (1) Die Adress- und Datenpfad der CPU: Prog. Counter Memory Adress Register Befehl holen Incrementer Main store Instruction register Op-code Address Memory Buffer Register CU Clock Control

Mehr

Musterlösungen Technische Informatik 2 (T2) Prof. Dr.-Ing. D. P. F. Möller

Musterlösungen Technische Informatik 2 (T2) Prof. Dr.-Ing. D. P. F. Möller SS 2004 VAK 18.004 Musterlösungen Technische Informatik 2 (T2) Prof. Dr.-Ing. D. P. F. Möller Aufgabenblatt 2.5 Lösung 2.5.1 Befehlszähler (Program Counter, PC) enthält Adresse des nächsten auszuführenden

Mehr

Die Mikroprogrammebene eines Rechners

Die Mikroprogrammebene eines Rechners Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.

Mehr

Grundlagen der Informatik

Grundlagen der Informatik Grundlagen der Informatik Logische und mathematische Grundlagen Digitale Daten Computerprogramme als Binärdaten von Neumann-Rechnerarchitektur Einführung in Maschinen-Code Speicherorganisation Betriebssysteme

Mehr

Kap.3 Mikroarchitektur. Prozessoren, interne Sicht

Kap.3 Mikroarchitektur. Prozessoren, interne Sicht Kap.3 Mikroarchitektur Prozessoren, interne Sicht 3.1 Elementare Datentypen, Operationen und ihre Realisierung (siehe 2.1) 3.2 Mikroprogrammierung 3.3 Einfache Implementierung von MIPS 3.4 Pipelining Implementierung

Mehr

Von-Neumann-Architektur

Von-Neumann-Architektur Von-Neumann-Architektur Bisher wichtig: Konstruktionsprinzip des Rechenwerkes und Leitwerkes. Neu: Größerer Arbeitsspeicher Ein- und Ausgabewerk (Peripherie) Rechenwerk (ALU) Steuerwerk (CU) Speicher...ppppp...dddddd..

Mehr

CPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse

CPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse Kapitel 11 Rechnerarchitektur 11.1 Der von-neumann-rechner Wir haben uns bisher mehr auf die logischen Bausteine konzentriert. Wir geben jetzt ein Rechnermodell an, das der physikalischen Wirklichkeit

Mehr

Lösung 5. Übungsblatt

Lösung 5. Übungsblatt Fakultät Informatik, Technische Informatik, Lehrstuhl für Eingebettete Systeme Lösung 5. Übungsblatt Entwicklung eines Mikroprogrammsteuerwerks und Maschinen-programmierung für einen einfachen Rechner.

Mehr

Versuch D3: Busse, Speicher und Ampelsteuerung mit Speicher

Versuch D3: Busse, Speicher und Ampelsteuerung mit Speicher Versuch D3: Busse, Speicher und Ampelsteuerung mit Speicher Version D3_16 vom 25.05.2016 Ziel dieses Versuches: Entwicklung einer Ablaufsteuerung mit einem 32 * 4 bit Speicherbaustein, um eine flexible

Mehr

Übung Praktische Informatik II

Übung Praktische Informatik II Übung Praktische Informatik II FSS 2009 Benjamin Guthier Lehrstuhl für Praktische Informatik IV Universität Mannheim guthier@pi4.informatik.uni-mannheim.de 20.03.09 4-1 Heutige große Übung Ankündigung

Mehr

Geräteentwurf mit Mikroprozessoren 1

Geräteentwurf mit Mikroprozessoren 1 Geräteentwurf mit Mikroprozessoren 1 Vorlesung am Institut für Elektronik der TU Graz Dipl.-Ing. Dr. Gerhard Stöckler SS 2003 Vorausgesetzte Kenntnisse: Grundlagen der Digitaltechnik Binäre Informationsdarstellung

Mehr

ZENTRALEINHEITEN GRUPPE

ZENTRALEINHEITEN GRUPPE 31. Oktober 2002 ZENTRALEINHEITEN GRUPPE 2 Rita Schleimer IT für Führungskräfte WS 2002/03 1 Rita Schleimer TEIL 1 - Inhalt Zentraleinheit - Überblick Architekturprinzipien Zentralspeicher IT für Führungskräfte

Mehr

9. Assembler: Der Prozessor Motorola 68000

9. Assembler: Der Prozessor Motorola 68000 9.1 Architektur des Prozessors M 68000 9.2 Adressierungsarten des M 68000 9-1 9.1 Beschreibung des Prozessors M 68000 Charakteristische Daten des 56 Maschinenbefehle 14 Adressierungsarten Zweiadressmaschine

Mehr

9. Assembler: Der Prozessor Motorola 68000

9. Assembler: Der Prozessor Motorola 68000 9.1 Architektur des Prozessors M 68000 9.2 Adressierungsarten des M 68000 9-1 9.1 Beschreibung des Prozessors M 68000 Charakteristische Daten des 56 Maschinenbefehle 14 Adressierungsarten Zweiadressmaschine

Mehr

Rechnergrundlagen SS Vorlesung

Rechnergrundlagen SS Vorlesung Rechnergrundlagen SS 2007 8. Vorlesung Inhalt Gleitkomma-Darstellung Normalisierte Darstellung Denormalisierte Darstellung Rechnerarchitekturen Von Neumann-Architektur Harvard-Architektur Rechenwerk (ALU)

Mehr

Philipp Grasl PROZESSOREN

Philipp Grasl PROZESSOREN 1 PROZESSOREN INHALTSVERZEICHNIS Definition/Verwendung Prozessor Historische Entwicklung Prozessor Aufbau Prozessor Funktionsweise Prozessor Steuerung/Maschinenbefehle Prozessorkern Prozessortakt 2 DEFINITION

Mehr

3. Rechnerarchitektur

3. Rechnerarchitektur ISS: EDV-Grundlagen 1. Einleitung und Geschichte der EDV 2. Daten und Codierung 3. Rechnerarchitektur 4. Programmierung und Softwareentwicklung 5. Betriebssyteme 6. Internet und Internet-Dienste 3. Rechnerarchitektur

Mehr

Mikrocomputertechnik

Mikrocomputertechnik Mikrocomputertechnik Bernd-Dieter Schaaf Mit Mikrocontrollern der Familie 8051 ISBN 3-446-40017-6 Leseprobe Weitere Informationen oder Bestellungen unter http://www.hanser.de/3-446-40017-6 sowie im Buchhandel

Mehr

Kap.2 Befehlsschnittstelle. Prozessoren, externe Sicht

Kap.2 Befehlsschnittstelle. Prozessoren, externe Sicht Kap.2 Befehlsschnittstelle Prozessoren, externe Sicht 2 Befehlsschnittstelle 2.1 elementare Datentypen, Operationen 2.2 logische Speicherorganisation 2.3 Maschinenbefehlssatz 2.4 Klassifikation von Befehlssätzen

Mehr

Datenpfad einer einfachen MIPS CPU

Datenpfad einer einfachen MIPS CPU Datenpfad einer einfachen MIPS CPU Die Branch Instruktion beq Grundlagen der Rechnerarchitektur Prozessor 13 Betrachten nun Branch Instruktion beq Erinnerung, Branch Instruktionen beq ist vom I Typ Format:

Mehr

Fachbereich Medienproduktion

Fachbereich Medienproduktion Fachbereich Medienproduktion Herzlich willkommen zur Vorlesung im Studienfach: Grundlagen der Informatik Themenübersicht Rechnertechnik und IT Sicherheit Grundlagen der Rechnertechnik Prozessorarchitekturen

Mehr

Mikrocomputertechnik. Einadressmaschine

Mikrocomputertechnik. Einadressmaschine technik Einadressmaschine Vorlesung 2. Mikroprozessoren Einführung Entwicklungsgeschichte Mikroprozessor als universeller Baustein Struktur Architektur mit Akku ( Nerdi) FH Augsburg, Fakultät für Elektrotechnik

Mehr

Compiler für f r Eingebettete Systeme (CfES)

Compiler für f r Eingebettete Systeme (CfES) Compiler für f r Eingebettete Systeme (CfES) Sommersemester 2009 Dr. Heiko Falk Technische Universität Dortmund Lehrstuhl Informatik 12 Entwurfsautomatisierung für Eingebettete Systeme Kapitel 9 Ausblick

Mehr

Grundlagen der Rechnerarchitektur

Grundlagen der Rechnerarchitektur Grundlagen der Rechnerarchitektur Prozessor Übersicht Datenpfad Control Pipelining Data Hazards Control Hazards Multiple Issue Grundlagen der Rechnerarchitektur Prozessor 2 Datenpfad einer einfachen MIPS

Mehr

Das Rechnermodell von John von Neumann

Das Rechnermodell von John von Neumann Das Rechnermodell von John von Neumann Historisches Die ersten mechanischen Rechenmaschinen wurden im 17. Jahhundert entworfen. Zu den Pionieren dieser Entwichlung zählen Wilhelm Schickard, Blaise Pascal

Mehr

, 2014W Übungsgruppen: Mo., Mi.,

, 2014W Übungsgruppen: Mo., Mi., VU Technische Grundlagen der Informatik Übung 5: ikroprozessor (icro16) 183.579, 2014W Übungsgruppen: o., 01.12. i., 03.12.2014 Aufgabe 1: Schaltwerksentwicklung Hexapod / Teil 2 a) Befüllen Sie die untenstehende

Mehr

Kap 4. 4 Die Mikroprogrammebene eines Rechners

Kap 4. 4 Die Mikroprogrammebene eines Rechners 4 Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten (Befehl holen, Befehl dekodieren, Operanden holen etc.).

Mehr

Johann Wolfgang Goethe-Universität

Johann Wolfgang Goethe-Universität Flynn sche Klassifikation SISD (single instruction, single data stream): IS IS CU PU DS MM Mono (Mikro-)prozessoren CU: Control Unit SM: Shared Memory PU: Processor Unit IS: Instruction Stream MM: Memory

Mehr

1 Aufgaben Wie funktioniert ein Computer. a) Welche Spannungen werden von PC-Netzteilen bereitgestellt? 5W, 12W,

1 Aufgaben Wie funktioniert ein Computer. a) Welche Spannungen werden von PC-Netzteilen bereitgestellt? 5W, 12W, 81 1 Aufgaben Wie funktioniert ein Computer Netzteil a) Welche Spannungen werden von PCNetzteilen bereitgestellt? 3 BV 5W 12W 5 V 12W b) Warum können PCNetzteile hohe Leistungen liefern obwohl die eingebauten

Mehr

b i Ergänzung zu Vollkonjunktionen (ohne Indizierung i = 0... n-1): q = a b a b q = a b q = a b a b a b

b i Ergänzung zu Vollkonjunktionen (ohne Indizierung i = 0... n-1): q = a b a b q = a b q = a b a b a b Ansatz: Die Realisierung von arithmetischen Operationen mit Logikgattern führt zu ähnlichen Verarbeitungsstrukturen für arithmetische und logische Befehle Parallele Zahlwort/oder Logikverarbeitung ist

Mehr

Datenpfad einer einfachen MIPS CPU

Datenpfad einer einfachen MIPS CPU Datenpfad einer einfachen MIPS CPU Zugriff auf den Datenspeicher Grundlagen der Rechnerarchitektur Prozessor 19 Betrachten nun Load und Store Word Erinnerung, Instruktionen lw und sw sind vom I Typ Format:

Mehr

Microcomputertechnik

Microcomputertechnik Microcomputertechnik mit Mikrocontrollern der Familie 8051 Bearbeitet von Bernd-Dieter Schaaf 2. Auflage 2002. Buch. 230 S. Hardcover ISBN 978 3 446 22089 8 Format (B x L): 16 x 22,7 cm Gewicht: 407 g

Mehr

Selbststudium Informationssysteme - H1102 Christian Bontekoe & Felix Rohrer

Selbststudium Informationssysteme - H1102 Christian Bontekoe & Felix Rohrer Übung RA, Kapitel 1.5 1. Beantworten Sie bitte folgende Repetitionsfragen 1. Beschreiben Sie in eigenen Worten und mit einer Skizze die Schichtung einer Multilevel Maschine. Folie 5, rechte Seite 2. Welche

Mehr

Fakultät Angewandte Informatik Lehrprofessur für Informatik Übungen zur Vorlesung Informatik I, Blatt 2 - Musterlösung

Fakultät Angewandte Informatik Lehrprofessur für Informatik Übungen zur Vorlesung Informatik I, Blatt 2 - Musterlösung WS 2011/2012 Fakultät Angewandte Informatik Lehrprofessur für Informatik 31.10.2011 Prof. Dr. Robert Lorenz Übungen zur Vorlesung Informatik I, Blatt 2 - Musterlösung Aufgabe 5 * Wenden Sie den in der

Mehr

Datenpfad einer einfachen MIPS CPU

Datenpfad einer einfachen MIPS CPU Datenpfad einer einfachen MIPS CPU Zugriff auf den Datenspeicher Grundlagen der Rechnerarchitektur Prozessor 19 Betrachten nun Load und Store Word Erinnerung, Instruktionen lw und sw sind vom I Typ Format:

Mehr

Computational Engineering I

Computational Engineering I DEPARTMENT INFORMATIK Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg Martensstraße 3, 91058 Erlangen 12.02.2014 Klausur zu Computational Engineering I............

Mehr

Grundlagen der Technischen Informatik

Grundlagen der Technischen Informatik TECHNISCHE FAKULTÄT 11. Übung zur Vorlesung Grundlagen der Technischen Informatik Aufgabe 1 (VHDL) Gegeben ist ein binärer Taschenrechner (siehe Abb. 1), der als Eingabe die Tasten 0, 1, +, - und = und

Mehr

Übung 1 - Betriebssysteme I

Übung 1 - Betriebssysteme I Prof. Dr. Th. Letschert FB MNI 13. März 2002 Aufgabe 0: Basiswissen Rechnerarchitektur: Übung 1 - Betriebssysteme I Aus welchen Komponenten besteht ein Rechner mit Von-Neumann Architektur? Was sind Bits

Mehr

Einstieg imperative Programmierung auf Von-Neumann-Rechnern

Einstieg imperative Programmierung auf Von-Neumann-Rechnern Einstieg imperative Programmierung auf Von-Neumann-Rechnern Prof. Dr.-Ing. Thomas Schwotzer 1 Einführung In diesem Kurs werden Sie die Grundlagen der Programmierung mit Java erlernen. Java ist eine imperative

Mehr

Der Toy Rechner Ein einfacher Mikrorechner

Der Toy Rechner Ein einfacher Mikrorechner Der Toy Rechner Ein einfacher Mikrorechner Dr. Gerald Heim Haid-und-Neu-Str. 10-14 76131 Karlsruhe 16. Mai 1995 Allgemeine Informationen 2 Quelle: Phil Kopmann, Microcoded versus Hard-Wired Logic, Byte

Mehr

Computer - Aufbau u. Funktionsweise

Computer - Aufbau u. Funktionsweise Teil 3 Folie: 1 Ein Computerarbeitsplatz Teil 3 Folie: 2 Was ist in der Box? Hauptplatine, Motherboard Das Bussystem Teil 3 Folie: 3 Unter einem Bussystem (oder kurz einem Bus) versteht man bei einem PC

Mehr

Klausur. Technische Grundlagen der Informatik Prof. Dr. Arndt Bode

Klausur. Technische Grundlagen der Informatik Prof. Dr. Arndt Bode Klausur Technische Grundlagen der Informatik Prof. Dr. Arndt Bode Sommersemester 2001 18. Mai 2001 Name: Vorname: Matrikelnummer: Geburtsdatum: Hörsaal: Platz: Unterschrift: Ergebnis: Aufgabe 1 2 3 4 5

Mehr

Teil VIII Von Neumann Rechner 1

Teil VIII Von Neumann Rechner 1 Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only

Mehr

Offenbar hängt das Ergebnis nur von der Summe der beiden Argumente ab...

Offenbar hängt das Ergebnis nur von der Summe der beiden Argumente ab... 0 1 2 0 2 1 1 2 0 2 1 0 Offenbar hängt das Ergebnis nur von der Summe der beiden Argumente ab... 0 1 2 0 1 2 1 1 3 2 2 3 212 Um solche Tabellen leicht implementieren zu können, stellt Java das switch-statement

Mehr

Name: Vorname: Matr.-Nr.: 4. a) RISC-Architekturen müssen zur Decodierung von Maschinenbefehlen stets ein mikroprogrammierbares Steuerwerk verwenden.

Name: Vorname: Matr.-Nr.: 4. a) RISC-Architekturen müssen zur Decodierung von Maschinenbefehlen stets ein mikroprogrammierbares Steuerwerk verwenden. Name: Vorname: Matr.-Nr.: 4 Aufgabe 1 (8 Punkte) Entscheiden Sie, welche der folgenden Aussagen zum Thema CISC/RISC-Prinzipien korrekt sind. a) RISC-Architekturen müssen zur Decodierung von Maschinenbefehlen

Mehr

Praktikum Rechnerstrukturen Bogen 2

Praktikum Rechnerstrukturen Bogen 2 Praktikum Rechnerstrukturen Bogen 2 Mikroprogrammierung I Department Informatik, AB TAMS MIN Fakultät, Universität Hamburg Vogt-Kölln-Str. 30 D22527 Hamburg Steuerwerk µ µmux DEODER 4: 2: Flag Offset Offset

Mehr

Kontrollpfad der hypothetischen CPU

Kontrollpfad der hypothetischen CPU Kontrollpfad der hypothetischen CPU fast alle Algorithmen benötigen FOR- oder WHILE-Schleifen und IF.. ELSE Verzweigungen Kontrollfluß ist datenabhängig CCR speichert Statussignale N,Z, V,C der letzten

Mehr

Kontrollpfad der hypothetischen CPU

Kontrollpfad der hypothetischen CPU Kontrollpfad der hypothetischen CPU fast alle Algorithmen benötigen FOR- oder WHILE-Schleifen und IF.. ELSE Verzweigungen Kontrollfluß ist datenabhängig CCR speichert Statussignale N,Z, V,C der letzten

Mehr

2.3 Register-Transfer-Strukturen

2.3 Register-Transfer-Strukturen 2 2.3 Register-Transfer-Strukturen Kontext Die Wissenschaft Informatik befasst sich mit der Darstellung, Speicherung, Übertragung und Verarbeitung von Information [Gesellschaft für Informatik] 2, 24-2

Mehr

Schriftliche Prüfung

Schriftliche Prüfung OTTO-VON-GUERICKE-UNIVERSITÄT MAGDEBURG FAKULTÄT FÜR INFORMATIK Schriftliche Prüfung im Fach: Rechnersysteme Studiengang: Bachelor (PF CSE / IF; WPF CV / WIF) am: 30. Juli 2008 Bearbeitungszeit: 120 Minuten

Mehr

Rechnerorganisation. (10,11) Informationskodierung (12,13,14) TECHNISCHE UNIVERSITÄT ILMENAU. IHS, H.- D. Wuttke `09

Rechnerorganisation. (10,11) Informationskodierung (12,13,14) TECHNISCHE UNIVERSITÄT ILMENAU. IHS, H.- D. Wuttke `09 Rechnerorganisation Mathematische Grundlagen (1) Boolesche Algebren: : BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6,7) Sequentielle Schaltungen (8) Programmierbare Strukturen (9) Rechneraufbau

Mehr

Rechnerstrukturen 1: Der Sehr Einfache Computer

Rechnerstrukturen 1: Der Sehr Einfache Computer Inhaltsverzeichnis 1: Der Sehr Einfache Computer 1 Komponenten.................................... 1 Arbeitsweise..................................... 1 Instruktionen....................................

Mehr

Mikroprozessor als universeller digitaler Baustein

Mikroprozessor als universeller digitaler Baustein 2. Mikroprozessor 2.1 Allgemeines Mikroprozessor als universeller digitaler Baustein Die zunehmende Integrationsdichte von elektronischen Schaltkreisen führt zwangsläufige zur Entwicklung eines universellen

Mehr

Mikrocomputertechnik. Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 -

Mikrocomputertechnik. Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 - Mikrocomputertechnik Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 - Mikroprozessor-Achritekturen Folie 2 Mikroprozessor-Achritekturen Klassifizierung anhand Wortbreite CPU-Architektur und Busleitungen

Mehr

Teil 2: Rechnerorganisation

Teil 2: Rechnerorganisation Teil 2: Rechnerorganisation Inhalt: Zahlendarstellungen Rechnerarithmetik schrittweiser Entwurf eines hypothetischen Prozessors mit Daten-, Adreß- und Kontrollpfad Speicherorganisation Mikroprogrammierung

Mehr

Teil 2: Rechnerorganisation

Teil 2: Rechnerorganisation Teil 2: Rechnerorganisation Inhalt: Zahlendarstellungen Rechnerarithmetik schrittweiser Entwurf eines hypothetischen Prozessors mit Daten-, Adreß- und Kontrollpfad Speicherorganisation Mikroprogrammierung

Mehr

ERA-Zentralübung Maschinenprogrammierung

ERA-Zentralübung Maschinenprogrammierung ERA-Zentralübung Maschinenprogrammierung M. Meyer LRR TU München 25.11.2016 Inhalt Aufgabe 4.1 Aufgabe 4.2 Zeichensätze Aufgabe 4.1 Leuchtbandanzeige/Bargraph Bit Nr: 15 14 13 12 11 10 9 8 7 6 5 4 3 2

Mehr

Lösungsvorschlag für Übung September 2009

Lösungsvorschlag für Übung September 2009 Universität Mannheim Vorlesung Betriebssysteme Lehrstuhl für Praktische Informatik 1 Herbstsemester 2009 Prof. Dr. Felix Freiling Dipl.-Inform. Jan Göbel Lösungsvorschlag für Übung 2 25. September 2009

Mehr

1. Rechnersysteme (Einführung) VL1 2. Komponenten. 3. Daten und Informationen VL2 4. Von Neumann Maschine. 5. Computer und Software VL3

1. Rechnersysteme (Einführung) VL1 2. Komponenten. 3. Daten und Informationen VL2 4. Von Neumann Maschine. 5. Computer und Software VL3 Vorlesungsinhalte WI-109 Teil 3: Rechnersysteme VL2 1. Rechnersysteme (Einführung) VL1 2. Komponenten 3. Daten und Informationen VL2 4. Von Neumann Maschine 5. Computer und Software VL3 6. Einführung in

Mehr

Adresse Daten. Hauptspeicher. Ausgang OE MAP. RAM i

Adresse Daten. Hauptspeicher. Ausgang OE MAP. RAM i . Bereich II: Mikroprogrammierung 6 Bereich II: Mikroprogrammierung Wolfgang Karl, Roland Wismuller. Aufbau des mikroprogrammierbaren TGI-Rechners In der Vorlesung Technische Grundlagen der Informatik,

Mehr