Einführung in die Rechnerarchitektur (ERA) Zentralübung 6 am 2. Dezember 2016

Größe: px
Ab Seite anzeigen:

Download "Einführung in die Rechnerarchitektur (ERA) Zentralübung 6 am 2. Dezember 2016"

Transkript

1 Einführung in die Rechnerarchitektur (ERA) Zentralübung 6 am 2. Dezember 26 Mikroprogrammierung (): Leitwerk und Maschinenbefehls-Interpretationsschleife Ausblick auf Speicher/Rechenwerk Josef Weidendorfer weidendo@in.tum.de Büro:.4.35 c Josef Weidendorfer (und Max Walter/Roland Wismüller), TU München

2 Bisher: Assemblerprogrammierung Ziel: Wie wird ein Rechner auf Assemblerebene programmiert? Warum nicht höhere Programmiersprachen? fördert Verständnis dient z.b. dazu, effizient C, C++ und Java zu programmieren Wer entwickelt höhere Programmiersprachen? Informatiker!

3 Jetzt: Mikroprogrammierung Ziel: Was passiert im Prozessor, was macht Rechenwerk Speicher Leitwerk bei der Ausführung eines Maschinenbefehls? Warum? fördert Verständnis dient z.b. dazu, Mikroprozessoren effizient zu benutzen Wer entwickelt Mikroprozessoren? Informatiker!

4 Begriffe Maschinenprogramm besteht aus Maschinenbefehlen von Assembler erzeugt steht im Hauptspeicher Mikroprogramm befindet sich im Leitwerk des Rechners ist entweder fest (bei Fertigung des Leitwerks) oder programmierbar (wie in unserem Beispiel) ist eine Möglichkeit, Maschinenbefehle zu implementieren

5 Warum nicht reale Maschinen? Auch moderne Prozessoren oft mikroprogrammiert Mikroprogramm oft fest (nicht mikroprogrammierbar) teilweise programmierbar, aber nicht dokumentiert in jedem Fall sehr kompliziert Nur Mittel zum Zweck: die ERA MI-Maschine an TU-München entworfen (basierend auf AMD-ICs von 98) keine praktische Relevanz Aber: Prinzipien mit realen Maschinen vergleichbar Simulator: JMic (auf Webseite)

6 Thema heute: Das Leitwerk

7 Von-Neumann s Konzept. Struktur: Leitwerk, Speicher, Rechenwerk, E/A-Werk 2. Struktur problemunabhängig 3. Programm und Daten im selben Speicher 4. Speicher besteht aus Zellen fester Größe, fortlaufend nummeriert (Adressen) 5. Programm = Folge von Befehlen, i.a. nacheinander ausgeführt 6. Sprungbefehle: Fortsetzung an anderer Stelle 7. Binäre Codes, Dualsystem

8 Leitwerk Speicher Rechenwerk E/A Werk

9 Adressen Daten Leitwerk Speicher Rechenwerk E/A Werk

10 Adressen Daten Leitwerk Speicher Rechenwerk E/A Werk

11 Adressen Speicher Daten Status Leitwerk Rechenwerk Status E/A Werk Status

12 Adressen Speicher Daten Status Leitwerk Rechenwerk Status E/A Werk Status

13 Adressen Speicher Daten Status Leitwerk IR OpCode A B BZ Rechenwerk Status BZ: Befehlszähler IR: Instruktionsregister E/A Werk Status

14 Was tut das Leitwerk?. Nächsten Befehl aus Speicher holen Speicherzelle mit Adresse BZ nach IR laden BZ erhöhen 2. Befehl dekodieren einfach, falls festes Format bei uns: OpCode, RA-Adresse, RB-Adresse 3. Befehl ausführen auf Operanden anwenden (evtl. Modif. des BZ) Steuersignale für andere Werke erzeugen abhängig von OpCode und evtl. anderen Bedingungen

15 Realisierung des Leitwerks Benötigt: Apparat, der abhängig von einer Eingabe eine Folge von Ausgaben produziert. Formal: endlicher Automat (hier: Moore) endliche Zustandsmenge Z Ausgabefunktion λ(z) Zustandsübergangsfunktion δ(z, e) Ein Automat ist immer in einem bestimmten Zustand z. In diesem Zustand gibt er λ(z) aus und geht in den Nachfolgezustand z = δ(z, e) über. Dabei ist e die externe Eingabe.

16 Steuerung einer Druckampel Beispiel eines Automaten Knopf nicht gedrückt Eingabe leere Eingabe Zustandsübergang Knopf gedrückt 2 3 Zustand Ausgabe Autofahrerampel Fußgängerampel Dieser Automat arbeitet getaktet!

17 Die Ampel als mikroprogrammierbare Maschine

18 Die Ampel als mikroprogrammierbare Maschine Mikroinstruktions register

19 Die Ampel als mikroprogrammierbare Maschine Mikroprogrammspeicher Autos gelb grün Fußweg grün : : 2: 3: Mikroinstruktions register

20 Die Ampel als mikroprogrammierbare Maschine Zähler : Mikroprogrammspeicher Autos gelb grün Fußweg grün : 2: 3: Takt Mikroinstruktions register

21 Die Ampel als mikroprogrammierbare Maschine Zähler : Mikroprogrammspeicher Autos gelb grün Fußweg grün ccen jump bar : X 2: X 3: Takt Mikroinstruktions register

22 Die Ampel als mikroprogrammierbare Maschine Zähler load : : Mikroprogrammspeicher Autos gelb grün Fußweg grün ccen jump bar X 2: X 3: Takt Mikroinstruktions register

23 Die Ampel als mikroprogrammierbare Maschine Zähler load Bed. logik : : 2: Mikroprogrammspeicher Autos gelb grün Fußweg grün ccen jump bar X X Knopf 3: Takt Mikroinstruktions register

24 Die mikroprogrammierte Ampel in Aktion Mikroprogrammspeicher Zähler load : Autos gelb grün Fußweg grün ccen jump bar Bed. logik : 2: X X Knopf 3: Takt load Mikroinstruktions register

25 Die mikroprogrammierte Ampel in Aktion Mikroprogrammspeicher Zähler load : Autos gelb grün Fußweg grün ccen jump bar Bed. logik : 2: X X Knopf 3: Takt Mikroinstruktions register

26 Die mikroprogrammierte Ampel in Aktion Mikroprogrammspeicher Zähler load : Autos gelb grün Fußweg grün ccen jump bar Bed. logik : 2: X X Knopf 3: Takt load Mikroinstruktions register

27 Die mikroprogrammierte Ampel in Aktion + Zähler load : Mikroprogrammspeicher Autos gelb grün Fußweg grün ccen jump bar Bed. logik : 2: X X Knopf 3: Takt Mikroinstruktions register

28 Die mikroprogrammierte Ampel in Aktion Mikroprogrammspeicher Zähler load : Autos gelb grün Fußweg grün ccen jump bar Bed. logik : 2: X X Knopf 3: Takt load Mikroinstruktions register X

29 Die mikroprogrammierte Ampel in Aktion + Zähler load 2 : Mikroprogrammspeicher Autos gelb grün Fußweg grün ccen jump bar Bed. logik : 2: X X Knopf 3: Takt Mikroinstruktions register X

30 Die mikroprogrammierte Ampel in Aktion Mikroprogrammspeicher Zähler load 2 : Autos gelb grün Fußweg grün ccen jump bar Bed. logik : 2: X X Knopf 3: Takt load Mikroinstruktions register X

31 Die mikroprogrammierte Ampel in Aktion + Zähler load 3 : Mikroprogrammspeicher Autos gelb grün Fußweg grün ccen jump bar Bed. logik : 2: X X Knopf 3: Takt Mikroinstruktions register X

32 Die mikroprogrammierte Ampel in Aktion Mikroprogrammspeicher Zähler load 3 : Autos gelb grün Fußweg grün ccen jump bar Bed. logik : 2: X X Knopf 3: Takt load Mikroinstruktions register

33 Die mikroprogrammierte Ampel in Aktion Mikroprogrammspeicher Zähler load : Autos gelb grün Fußweg grün ccen jump bar Bed. logik : 2: X X Knopf 3: Takt Mikroinstruktions register

34 Die mikroprogrammierte Ampel in Aktion Mikroprogrammspeicher Zähler load : Autos gelb grün Fußweg grün ccen jump bar Bed. logik : 2: X X Knopf 3: Takt load Mikroinstruktions register

35 Adressen Speicher Daten Status Leitwerk Rechenwerk Status E/A Werk Status

36 Adressen Speicher Daten Status Leitwerk Rechenwerk Status MUX µbz INC Mikroprogrammspeicher Status E/A Werk Mikroinstruktionsregister Takt

37 Adressen Speicher Daten Status Leitwerk IR OpCode A B BZ Rechenwerk Status MUX µbz INC Mikroprogrammspeicher Status E/A Werk Mikroinstruktionsregister Takt

38 Adressen Speicher Daten Status Leitwerk IR OpCode A B BZ Rechenwerk Status MUX µbz INC Mikroprogrammspeicher Status E/A Werk Mikroinstruktionsregister Takt

39 Adressen Speicher Daten Status Leitwerk IR OpCode A B BZ Rechenwerk Status MUX µbz INC Mikroprogrammspeicher Status E/A Werk Mikroinstruktionsregister Takt

40 Adressen Speicher Daten Status Leitwerk IR OpCode A B BZ Map.PROM Rechenwerk Status MUX µbz INC Mikroprogrammspeicher Status E/A Werk Mikroinstruktionsregister Takt

41 Mikroprogrammierung: Begriffe Mikroinstruktion: in einer Zelle des Mikroprogrammspeichers enthaltene Steuerbits Zerfällt in: Steuerteil: Ausgabe an andere Werke (λ(z)) Adreßteil: bestimmt Nachfolgeinstruktion (δ(z, e)) Einzelne Steuersignale logisch zu Mikrooperation zusammengefaßt. Alle Mikrooperationen einer Mikroinstruktion werden gleichzeitig in einem Takt ausgeführt. Mikroprogramm: Folge von Mikroinstruktionen

42 Mikroprogrammierung: Begriffe... Mikro operation (Ansichtssache!) Autos gelb grün Fußweg grün ccen jump bar : Mikro instruktion Mikro programm : 2: X X 3: Steuerteil Adreßteil

43 Mikroprogrammierung: Begriffe... Mikroinstruktionsformate: horizontal: Steuersignale uncodiert Beispiel Ampel: Bit pro Lampe, d.h. 5 Steuerbits vertikal: weitestgehend codiert Beispiel Ampel: 2 Bits für die 4 möglichen Konfigurationen quasi-horizontal: teilweise codiert Beispiel Ampel: 2 Bits für die Auto-Ampel Bit für die Fußgängerampel Dek. Dek. Dek.

44 Geschaltete Datenpfade

45 Geschaltete Datenpfade Tri-State Bus: Alle Einheiten sind parallel geschaltet Nur jeweils eine Einheit darf schreiben (OE = ) Mehrere Einheiten können die Daten übernehmen (LD =, oft auch CE statt LD) Analogie: Gruppendiskussion Einheit Einheit 2 Einheit 3 Einheit 4 OE = LD2 = OE3 = LD4 =

46 Geschaltete Datenpfade Multiplexer: Jede Einheit separat angeschlossen Auswahl über Steuersignal(e) Meist n : (d.h. n Eingänge, Ausgang) oder : m, es gibt aber auch n : m Analogie: Cheftelefon mit mehreren Leitungen Einheit Einheit 3 S = MUX LD2 = Einheit 2

47 Datenbus Adreßbus Befehls zähler Inkre menter Instruktionsregister OP Kode Registeradressen A B K MUX Y MUX Adresse Mapping PROM Ausgang OE A MUX B MUX Adresse Daten Hauptspeicher Steuerung MWE D MAP Am29 CC CCEN I..3 Y CE M SIOi QIO CEµ i CT Am294 I N, I OVR I C, I Z I..2 C RAM i Qi F3, OVR C n+4,f= C n D Am29 Y A B I..8 MPS HS IR Befehls Branch Am29 Status/ MSR Am294 Am294 Y RB RA Am29 Inter MWE LD zähler Address Konstante Befehle Test µ SR Shift CIN MUX ADDR ADDR Befehle rupt (BAR) Mikroinstruktionsregister CCEN BSEL ASEL KMUX

48 Datenbus Adreßbus Befehls zähler Inkre menter Instruktionsregister OP Kode Registeradressen A B K MUX Y MUX Adresse Mapping PROM Ausgang OE A MUX B MUX Adresse Daten Hauptspeicher Steuerung MWE D MAP Am29 CC CCEN I..3 Y CE M SIOi QIO CEµ i CT Am294 I N, I OVR I C, I Z I..2 C RAM i Qi F3, OVR C n+4,f= C n D Am29 Y A B I..8 MPS HS IR Befehls Branch Am29 Status/ MSR Am294 Am294 Y RB RA Am29 Inter MWE LD zähler Address Konstante Befehle Test µ SR Shift CIN MUX ADDR ADDR Befehle rupt (BAR) Mikroinstruktionsregister CCEN BSEL ASEL KMUX

49 Datenbus Adreßbus Befehls zähler Inkre menter Instruktionsregister OP Kode Registeradressen A B K MUX Y MUX Adresse Mapping PROM Ausgang OE A MUX B MUX Adresse Daten Hauptspeicher Steuerung MWE D MAP Am29 CC CCEN I..3 Y CE M SIOi QIO CEµ i CT Am294 I N, I OVR I C, I Z I..2 C RAM i Qi F3, OVR C n+4,f= C n D Am29 Y A B I..8 MPS HS IR Befehls Branch Am29 Status/ MSR Am294 Am294 Y RB RA Am29 Inter MWE LD zähler Address Konstante Befehle Test µ SR Shift CIN MUX ADDR ADDR Befehle rupt (BAR) Mikroinstruktionsregister CCEN BSEL ASEL KMUX

50 Datenbus Adreßbus Befehls zähler Inkre menter Instruktionsregister OP Kode Registeradressen A B K MUX Y MUX Adresse Mapping PROM Ausgang OE A MUX B MUX Adresse Daten Hauptspeicher Steuerung MWE D MAP Am29 CC CCEN I..3 Y CE M SIOi QIO CEµ i CT Am294 I N, I OVR I C, I Z I..2 C RAM i Qi F3, OVR C n+4,f= C n D Am29 Y A B I..8 MPS HS IR Befehls Branch Am29 Status/ MSR Am294 Am294 Y RB RA Am29 Inter MWE LD zähler Address Konstante Befehle Test µ SR Shift CIN MUX ADDR ADDR Befehle rupt (BAR) Mikroinstruktionsregister CCEN BSEL ASEL KMUX

51 Datenbus Adreßbus Befehls zähler Inkre menter Instruktionsregister OP Kode Registeradressen A B K MUX Y MUX Adresse Mapping PROM Ausgang OE A MUX B MUX Adresse Daten Hauptspeicher Steuerung MWE D MAP Am29 CC CCEN I..3 Y CE M SIOi QIO CEµ i CT Am294 I N, I OVR I C, I Z I..2 C RAM i Qi F3, OVR C n+4,f= C n D Am29 Y A B I..8 MPS HS IR Befehls Branch Am29 Status/ MSR Am294 Am294 Y RB RA Am29 Inter MWE LD zähler Address Konstante Befehle Test µ SR Shift CIN MUX ADDR ADDR Befehle rupt (BAR) Mikroinstruktionsregister CCEN BSEL ASEL KMUX

52 Datenbus Adreßbus Befehls zähler Inkre menter Instruktionsregister OP Kode Registeradressen A B K MUX Y MUX Adresse Mapping PROM Ausgang OE A MUX B MUX Adresse Daten Hauptspeicher Steuerung MWE D MAP Am29 CC CCEN I..3 Y CE M SIOi QIO CEµ i CT Am294 I N, I OVR I C, I Z I..2 C RAM i Qi F3, OVR C n+4,f= C n D Am29 Y A B I..8 MPS HS IR Befehls Branch Am29 Status/ MSR Am294 Am294 Y RB RA Am29 Inter MWE LD zähler Address Konstante Befehle Test µ SR Shift CIN MUX ADDR ADDR Befehle rupt (BAR) Mikroinstruktionsregister CCEN BSEL ASEL KMUX

53 Datenbus Adreßbus Befehls zähler Inkre menter Instruktionsregister OP Kode Registeradressen A B K MUX Y MUX Adresse Mapping PROM Ausgang OE A MUX B MUX Adresse Daten Hauptspeicher Steuerung MWE D MAP Am29 CC CCEN I..3 Y CE M SIOi QIO CEµ i CT Am294 I N, I OVR I C, I Z I..2 C RAM i Qi F3, OVR C n+4,f= C n D Am29 Y A B I..8 MPS HS IR Befehls Branch Am29 Status/ MSR Am294 Am294 Y RB RA Am29 Inter MWE LD zähler Address Konstante Befehle Test µ SR Shift CIN MUX ADDR ADDR Befehle rupt (BAR) Mikroinstruktionsregister CCEN BSEL ASEL KMUX

54 Datenbus Adreßbus Befehls zähler Inkre menter Instruktionsregister OP Kode Registeradressen A B K MUX Y MUX Adresse Mapping PROM Ausgang OE A MUX B MUX Adresse Daten Hauptspeicher Steuerung MWE D MAP Am29 CC CCEN I..3 Y CE M SIOi QIO CEµ i CT Am294 I N, I OVR I C, I Z I..2 C RAM i Qi F3, OVR C n+4,f= C n D Am29 Y A B I..8 MPS HS IR Befehls Branch Am29 Status/ MSR Am294 Am294 Y RB RA Am29 Inter MWE LD zähler Address Konstante Befehle Test µ SR Shift CIN MUX ADDR ADDR Befehle rupt (BAR) Mikroinstruktionsregister CCEN BSEL ASEL KMUX

55 Datenbus Adreßbus Befehls zähler Inkre menter Instruktionsregister OP Kode Registeradressen A B K MUX Y MUX Adresse Mapping PROM Ausgang OE A MUX B MUX Adresse Daten Hauptspeicher Steuerung MWE D MAP Am29 CC CCEN I..3 Y CE M SIOi QIO CEµ i CT Am294 I N, I OVR I C, I Z I..2 C RAM i Qi F3, OVR C n+4,f= C n D Am29 Y A B I..8 MPS HS IR Befehls Branch Am29 Status/ MSR Am294 Am294 Y RB RA Am29 Inter MWE LD zähler Address Konstante Befehle Test µ SR Shift CIN MUX ADDR ADDR Befehle rupt (BAR) Mikroinstruktionsregister CCEN BSEL ASEL KMUX

56 Der Hauptspeicher Datenbus Adreßbus Befehls zähler Inkre menter Instruktionsregister OP Kode Registeradressen A B K MUX Y MUX Adresse Mapping PROM Ausgang OE A MUX B MUX Adresse Daten Hauptspeicher Steuerung MWE D Am29 Y MAP CC CCEN I..3 CE M SIOi QIO CE i µ CT Am294 I N, I OVR I C, I Z I..2 C RAM i Qi F3, OVR C n+4,f= C n D Am29 Y A B I..8 MPS HS IR Befehls Branch Am29 Status/ MSR Am294 Am294 Y RB RA Am29 Inter MWE LD zähler Address Konstante Befehle Test µ SR Shift CIN MUX ADDR ADDR Befehle rupt (BAR) Mikroinstruktionsregister CCEN BSEL ASEL KMUX

57 Der Hauptspeicher Adresse Hauptspeicher (CS) Daten MWE CS zeigt Beginn eines Zugriffs an. Wird im MI Rechner automatisch erzeugt. Zugriffspokoll: Lesen:. Adresse an Adreßeingang, MW E = R 2. Daten lesen Schreiben:. Adresse an Adreßeingang, MW E = W 2. Daten an Dateneingang, MW E = R

58 Aufgabe 6.2 Mikroprogramm IFETCH: (a) Ausgabe BZ an Adreßbus (b) Lesezyklus starten Daten vom Datenbus ins Instruktionsregister 2 (a) BZ erhöhen (b) Op-Code adressiert Mapping-PROM Speicherzelle enthält Adresse eines Mikroprogramms Mikroprogramm anspringen

59 IE I3 I2 I I KMUX K5 K4 K3 K2 K K K9 K8 K7 K6 K5 K4 K3 K2 K K I2 I I I5 I4 I3 I8 I7 I6 A3 A2 A A ASEL B3 B2 B B BSEL ABUS* DBUS* I2 I I9 I8 I7 I6 CEMUE* CEM* I5 I4 I3 I2 I I CCEN* I3 I2 I I D D D9 D8 D7 D6 D5 D4 D3 D2 D D BZ_LD* BZ_ED* BZ_INC* BZ_EA* IR_LD* MWE* Interrupt Konstante Src Func Dest RA Addr RB Addr Y MUX CIN MUX Schiebe steuerung Statusregister Test AM29 Befehle Direktdaten AM29 AM294 AM29 BZ IR HS IFE TCH X X X X NOP X X X X H H X X H H X X CONT X R X X X X NOP X X X X H H X X H H X X CONT X R 2 X X X X NOP X X X X H H X X H H X X JMAP X R BZ_LD* BZ_ED* BZ_INC* BZ BZ_EA* IR_LD* MEW* IR HS R R R

ERA-Zentralübung 6. Maximilian Bandle LRR TU München ERA Zentralübung 6 Maximilian Bandle 1

ERA-Zentralübung 6. Maximilian Bandle LRR TU München ERA Zentralübung 6 Maximilian Bandle 1 ERA-Zentralübung 6 Maximilian Bandle LRR TU München.2.27 ERA Zentralübung 6 Maximilian Bandle Funktionale Schichten im Rechner Benutzerprogramm- Schicht von-neumann-schicht Andere Vorlesung (Betriebssysteme)

Mehr

FAKULTÄT FÜR INFORMATIK

FAKULTÄT FÜR INFORMATIK FAKULTÄT FÜR INFORMATIK TECHNISCHE UNIVERSITÄT MÜNCHEN Lehrstuhl für Rechnertechnik und Rechnerorganisation Prof. Dr. Martin Schulz Einführung in die Rechnerarchitektur Wintersemester 217/218 Lösungsvorschlag

Mehr

FAKULTÄT FÜR INFORMATIK

FAKULTÄT FÜR INFORMATIK FAKULTÄT FÜR INFORMATIK TECNISCE UNIVERSITÄT MÜNCEN Lehrstuhl für Rechnertechnik und Rechnerorganisation Prof. Dr. Arndt Bode Einführung in die Rechnerarchitektur Wintersemester 2016/2017 Zentralübung

Mehr

FAKULTÄT FÜR INFORMATIK

FAKULTÄT FÜR INFORMATIK FAKULTÄT FÜR INFORMATIK TECHNISCHE UNIVERSITÄT MÜNCHEN Lehrstuhl für Rechnertechnik und Rechnerorganisation Prof. Dr. Arndt Bode Einführung in die Rechnerarchitektur Wintersemester 2016/2017 Zentralübung

Mehr

FAKULTÄT FÜR INFORMATIK

FAKULTÄT FÜR INFORMATIK FAKULTÄT FÜ INFOMATIK TECNISCE UNIVESITÄT MÜNCEN Lehrstuhl für echnertechnik und echnerorganisation Prof. Dr. Martin Schulz Einführung in die echnerarchitektur Wintersemester 2017/2018 Lösungsvorschlag

Mehr

Abbildung 4.1: Blockschaltbild des mikroprogrammierbaren Beispielrechners

Abbildung 4.1: Blockschaltbild des mikroprogrammierbaren Beispielrechners Abbildung 4.1: Blockschaltbild des mikroprogrammierbaren Beispielrechners RAM-Schiebeeinheit RAM 0 RAM 3 Q 0 Q 3 Dateneingang Register Adresse A Register Adresse B F Q Q Register Q RAM 16 adressierbare

Mehr

Wiederholungsklausur. Einführung in die Rechnerarchitektur

Wiederholungsklausur. Einführung in die Rechnerarchitektur Wiederholungsklausur Einführung in die Rechnerarchitektur Prof. Dr. Arndt Bode Wintersemester 2012/2013 3. April 2013 Name: Vorname: Matrikelnummer: Geburtsdatum: Hörsaal: Platz: Unterschrift: Ergebnis:

Mehr

FAKULTÄT FÜR INFORMATIK

FAKULTÄT FÜR INFORMATIK FAKULTÄT FÜ NFOMATK TECHNCHE UNVETÄT MÜNCHEN Lehrstuhl für echnertechnik und echnerorganisation rof. Dr. Arndt Bode Einführung in die echnerarchitektur Wintersemester 2016/2017 Tutorübung 8 M (2) Lösungsvorschläge

Mehr

Endklausur. Technische Grundlagen der Informatik Prof. Dr. Arndt Bode

Endklausur. Technische Grundlagen der Informatik Prof. Dr. Arndt Bode Endklausur Technische Grundlagen der Informatik Prof. Dr. Arndt Bode Wintersemester 2002/03 11.Februar 2003 Name: Vorname: Matrikelnummer: Studienrichtung: O Bachelor O Diplom Geburtsdatum: Hörsaal: Platz:

Mehr

Klausur Einführung in die Rechnerarchitektur

Klausur Einführung in die Rechnerarchitektur Klausur Einführung in die Rechnerarchitektur Prof. Dr. Arndt Bode Wintersemester 2015/2016 10. Februar 2016 Name: Vorname: Matrikelnummer: Geburtsdatum: Hörsaal: Platz: Unterschrift: Ergebnis: Aufgabe

Mehr

Klausur. Technische Grundlagen der Informatik Prof. Dr. Arndt Bode

Klausur. Technische Grundlagen der Informatik Prof. Dr. Arndt Bode Klausur Technische Grundlagen der Informatik Prof. Dr. Arndt Bode Wintersemester 2001/2002 2. Februar 2002 Name: Vorname: Matrikelnummer: Geburtsdatum: Hörsaal: Platz: Unterschrift: Ergebnis: Aufgabe 1

Mehr

FAKULTÄT FÜR INFORMATIK

FAKULTÄT FÜR INFORMATIK FAKULTÄT FÜR INFORMATIK TECHNISCHE UNIVERSITÄT MÜNCHEN Lehrstuhl für Rechnertechnik und Rechnerorganisation Prof. Dr. Arndt Bode Einführung in die Rechnerarchitektur Wintersemester 2016/2017 Tutorübung

Mehr

Klausur Einführung in die Rechnerarchitektur

Klausur Einführung in die Rechnerarchitektur Klausur Einführung in die Rechnerarchitektur Prof. Dr. Arndt Bode Wintersemester 2012/2013 13. Februar 2013 Name: Vorname: Matrikelnummer: Geburtsdatum: Hörsaal: Platz: Unterschrift: Ergebnis: Aufgabe

Mehr

Klausur Einführung in die Rechnerarchitektur

Klausur Einführung in die Rechnerarchitektur Klausur Einführung in die Rechnerarchitektur Prof. Dr. Arndt Bode Wintersemester 2013/2014 12. Februar 2014 Name: Vorname: Matrikelnummer: Geburtsdatum: Hörsaal: Platz: Unterschrift: Ergebnis: Aufgabe

Mehr

Klausur Einführung in die Rechnerarchitektur

Klausur Einführung in die Rechnerarchitektur Klausur Einführung in die Rechnerarchitektur Prof. Dr. Arndt Bode Wintersemester 2014/2015 4. Februar 2015 Name: Vorname: Matrikelnummer: Geburtsdatum: Hörsaal: Platz: Unterschrift: Ergebnis: Aufgabe 1

Mehr

Wiederholungsklausur. Einführung in die Rechnerarchitektur

Wiederholungsklausur. Einführung in die Rechnerarchitektur Wiederholungsklausur Einführung in die Rechnerarchitektur Prof. Dr. Arndt Bode Sommersemester 2014 2. April 2014 Name: Vorname: Matrikelnummer: Geburtsdatum: Hörsaal: Platz: Unterschrift: Ergebnis: Aufgabe

Mehr

Steuerwerk einer CPU. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck

Steuerwerk einer CPU. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Steuerwerk einer CPU Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Übersicht Implementierung des Datenpfads Direkte Implementierung Mikroprogrammierung

Mehr

Wiederholungsklausur. Einführung in die Rechnerarchitektur

Wiederholungsklausur. Einführung in die Rechnerarchitektur Wiederholungsklausur Einführung in die Rechnerarchitektur Prof. Dr. Arndt Bode Sommersemester 2017 11. April 2017 Name: Vorname: Matrikelnummer: Geburtsdatum: Hörsaal: Platz: Unterschrift: Ergebnis: Aufgabe

Mehr

Kap.3 Mikroarchitektur. Prozessoren, interne Sicht

Kap.3 Mikroarchitektur. Prozessoren, interne Sicht Kap.3 Mikroarchitektur Prozessoren, interne Sicht Kapitel 3 Mikroarchitektur 3.1 elementare Datentypen, Operationen und ihre Realisierung (siehe 2.1) 3.2 Mikroprogrammierung (zur Realisierung der Befehlsabarbeitung

Mehr

Klausur Einführung in die Rechnerarchitektur

Klausur Einführung in die Rechnerarchitektur Klausur Einführung in die Rechnerarchitektur Prof. Dr. Arndt Bode Wintersemester 2016/2017 17. Februar 2017 Name: Vorname: Matrikelnummer: Geburtsdatum: Hörsaal: Platz: Unterschrift: Ergebnis: Aufgabe

Mehr

Klausur. Technische Grundlagen der Informatik Prof. Dr. Arndt Bode

Klausur. Technische Grundlagen der Informatik Prof. Dr. Arndt Bode Klausur Technische Grundlagen der Informatik Prof. Dr. Arndt Bode Wintersemester 2000/2001 3. Februar 2001 Name: Vorname: Matrikelnummer: Geburtsdatum: Hörsaal: Platz: Unterschrift: Ergebnis: Aufgabe 1

Mehr

Prozessorarchitektur. Kapitel 1 - Wiederholung. M. Schölzel

Prozessorarchitektur. Kapitel 1 - Wiederholung. M. Schölzel Prozessorarchitektur Kapitel - Wiederholung M. Schölzel Wiederholung Kombinatorische Logik: Ausgaben hängen funktional von den Eingaben ab. x x 2 x 3 z z = f (x,,x n ) z 2 z m = f m (x,,x n ) Sequentielle

Mehr

2. Computer (Hardware) K. Bothe, Institut für Informatik, HU Berlin, GdP, WS 2015/16

2. Computer (Hardware) K. Bothe, Institut für Informatik, HU Berlin, GdP, WS 2015/16 2. Computer (Hardware) K. Bothe, Institut für Informatik, HU Berlin, GdP, WS 2015/16 Version: 14. Okt. 2015 Computeraufbau: nur ein Überblick Genauer: Modul Digitale Systeme (2. Semester) Jetzt: Grundverständnis

Mehr

Tutorium Rechnerorganisation

Tutorium Rechnerorganisation Woche 3 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu

Mehr

Struktur der CPU (1) Die Adress- und Datenpfad der CPU: Befehl holen. Vorlesung Rechnerarchitektur und Rechnertechnik SS Memory Adress Register

Struktur der CPU (1) Die Adress- und Datenpfad der CPU: Befehl holen. Vorlesung Rechnerarchitektur und Rechnertechnik SS Memory Adress Register Struktur der CPU (1) Die Adress- und Datenpfad der CPU: Prog. Counter Memory Adress Register Befehl holen Incrementer Main store Instruction register Op-code Address Memory Buffer Register CU Clock Control

Mehr

Einführung in die Technische Informatik (ETI)

Einführung in die Technische Informatik (ETI) Einführung in die Technische Informatik (ETI) Beschreibung der mikroprogrammierbaren Maschine Ausgabe Wintersemester 9/, Stand:. Dezember 29 Wolfgang Karl, Max Walter, Josef Weidendorfer, Roland Wismüller

Mehr

Der von Neumann Computer

Der von Neumann Computer Der von Neumann Computer Grundlagen moderner Computer Technologie 1 Der moderne Computer ein weites Spektrum Typ Preis Anwendungsbeispiel embeded Computer 10-20 $ in Autos, Uhren,... Spielcomputer 100-200$

Mehr

Teil 2: Rechnerorganisation

Teil 2: Rechnerorganisation Teil 2: Rechnerorganisation Inhalt: Zahlendarstellungen Rechnerarithmetik schrittweiser Entwurf eines hypothetischen Prozessors mit Daten-, Adreß- und Kontrollpfad Speicherorganisation Mikroprogrammierung

Mehr

Informatik 12 Kapitel 3 - Funktionsweise eines Rechners

Informatik 12 Kapitel 3 - Funktionsweise eines Rechners Fachschaft Informatik Informatik 12 Kapitel 3 - Funktionsweise eines Rechners Michael Steinhuber König-Karlmann-Gymnasium Altötting 9. Februar 2017 Folie 1/36 Inhaltsverzeichnis I 1 Komponenten eines PCs

Mehr

Tutorübung 7: Mikroprogrammierung I

Tutorübung 7: Mikroprogrammierung I Tutorübung 7: Mikroprogrammierung I Vorlesung Einführung in die Technische Informatik (ETI) Lehrstuhl für Rechnertechnik und Rechnerorganisation Institut für Informatik 10 Technische Universität München

Mehr

TECHNISCHE HOCHSCHULE NÜRNBERG GEORG SIMON OHM Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl

Mehr

RO-Tutorien 3 / 6 / 12

RO-Tutorien 3 / 6 / 12 RO-Tutorien 3 / 6 / 12 Tutorien zur Vorlesung Rechnerorganisation Christian A. Mandery WOCHE 4 AM 21.05.2013 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der Helmholtz-Gemeinschaft

Mehr

Vorstellung (Wdh. für die Neuen )

Vorstellung (Wdh. für die Neuen ) Vorstellung (Wdh. für die Neuen ) Mein Name: Christian Mandery Studiengang: Diplom-Informatik im 4. Semester (ich höre also im Moment selbst noch Technische Informatik 2) E-Mail (bei Fragen und zum Senden

Mehr

4. Mikroprogrammierung (Firmware)

4. Mikroprogrammierung (Firmware) 4. Mikroprogrammierung (Firmware) 4. Ein Mikroprogramm-gesteuerter Computer 4.2 Mikroprogramm-Beispiel: Multiplikation 4.3 Interpretation von Maschinenbefehlen durch ein Mikroprogramm 4. Mikroprogrammierung

Mehr

Johann Wolfgang Goethe-Universität

Johann Wolfgang Goethe-Universität Flynn sche Klassifikation SISD (single instruction, single data stream): IS IS CU PU DS MM Mono (Mikro-)prozessoren CU: Control Unit SM: Shared Memory PU: Processor Unit IS: Instruction Stream MM: Memory

Mehr

Kap.2 Befehlsschnittstelle. Prozessoren, externe Sicht

Kap.2 Befehlsschnittstelle. Prozessoren, externe Sicht Kap.2 Befehlsschnittstelle Prozessoren, externe Sicht 2 Befehlsschnittstelle 2.1 elementare Datentypen, Operationen 2.2 logische Speicherorganisation 2.3 Maschinenbefehlssatz 2.4 Klassifikation von Befehlssätzen

Mehr

Von-Neumann-Architektur

Von-Neumann-Architektur Von-Neumann-Architektur Bisher wichtig: Konstruktionsprinzip des Rechenwerkes und Leitwerkes. Neu: Größerer Arbeitsspeicher Ein- und Ausgabewerk (Peripherie) Rechenwerk (ALU) Steuerwerk (CU) Speicher...ppppp...dddddd..

Mehr

Datenpfad einer einfachen MIPS CPU

Datenpfad einer einfachen MIPS CPU Datenpfad einer einfachen MIPS CPU Die Branch Instruktion beq Grundlagen der Rechnerarchitektur Prozessor 13 Betrachten nun Branch Instruktion beq Erinnerung, Branch Instruktionen beq ist vom I Typ Format:

Mehr

b i Ergänzung zu Vollkonjunktionen (ohne Indizierung i = 0... n-1): q = a b a b q = a b q = a b a b a b

b i Ergänzung zu Vollkonjunktionen (ohne Indizierung i = 0... n-1): q = a b a b q = a b q = a b a b a b Ansatz: Die Realisierung von arithmetischen Operationen mit Logikgattern führt zu ähnlichen Verarbeitungsstrukturen für arithmetische und logische Befehle Parallele Zahlwort/oder Logikverarbeitung ist

Mehr

Geräteentwurf mit Mikroprozessoren 1

Geräteentwurf mit Mikroprozessoren 1 Geräteentwurf mit Mikroprozessoren 1 Vorlesung am Institut für Elektronik der TU Graz Dipl.-Ing. Dr. Gerhard Stöckler SS 2003 Vorausgesetzte Kenntnisse: Grundlagen der Digitaltechnik Binäre Informationsdarstellung

Mehr

Datenpfad einer einfachen MIPS CPU

Datenpfad einer einfachen MIPS CPU Datenpfad einer einfachen MIPS CPU Die Branch Instruktion beq Grundlagen der Rechnerarchitektur Prozessor 13 Betrachten nun Branch Instruktion beq Erinnerung, Branch Instruktionen beq ist vom I Typ Format:

Mehr

Mikroprozessortechnik Grundlagen 1

Mikroprozessortechnik Grundlagen 1 Grundlagen - Grundbegriffe, Aufbau, Rechnerarchitekturen, Bus, Speicher - Maschinencode, Zahlendarstellung, Datentypen - ATMELmega28 Progammierung in C - Vergleich C und C++ - Anatomie eines µc-programmes

Mehr

Rechnerorganisation. (10,11) Informationskodierung (12,13,14) TECHNISCHE UNIVERSITÄT ILMENAU. IHS, H.- D. Wuttke `09

Rechnerorganisation. (10,11) Informationskodierung (12,13,14) TECHNISCHE UNIVERSITÄT ILMENAU. IHS, H.- D. Wuttke `09 Rechnerorganisation Mathematische Grundlagen (1) Boolesche Algebren: : BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6,7) Sequentielle Schaltungen (8) Programmierbare Strukturen (9) Rechneraufbau

Mehr

Musterlösungen Technische Informatik 2 (T2) Prof. Dr.-Ing. D. P. F. Möller

Musterlösungen Technische Informatik 2 (T2) Prof. Dr.-Ing. D. P. F. Möller SS 2004 VAK 18.004 Musterlösungen Technische Informatik 2 (T2) Prof. Dr.-Ing. D. P. F. Möller Aufgabenblatt 2.5 Lösung 2.5.1 Befehlszähler (Program Counter, PC) enthält Adresse des nächsten auszuführenden

Mehr

Das Rechnermodell von John von Neumann

Das Rechnermodell von John von Neumann Das Rechnermodell von John von Neumann Historisches Die ersten mechanischen Rechenmaschinen wurden im 17. Jahhundert entworfen. Zu den Pionieren dieser Entwichlung zählen Wilhelm Schickard, Blaise Pascal

Mehr

Microcomputertechnik

Microcomputertechnik Microcomputertechnik mit Mikrocontrollern der Familie 8051 Bearbeitet von Bernd-Dieter Schaaf 2. Auflage 2002. Buch. 230 S. Hardcover ISBN 978 3 446 22089 8 Format (B x L): 16 x 22,7 cm Gewicht: 407 g

Mehr

Mikrocomputertechnik

Mikrocomputertechnik Mikrocomputertechnik Bernd-Dieter Schaaf Mit Mikrocontrollern der Familie 8051 ISBN 3-446-40017-6 Leseprobe Weitere Informationen oder Bestellungen unter http://www.hanser.de/3-446-40017-6 sowie im Buchhandel

Mehr

Mikrocomputertechnik. Einadressmaschine

Mikrocomputertechnik. Einadressmaschine technik Einadressmaschine Vorlesung 2. Mikroprozessoren Einführung Entwicklungsgeschichte Mikroprozessor als universeller Baustein Struktur Architektur mit Akku ( Nerdi) FH Augsburg, Fakultät für Elektrotechnik

Mehr

Kap.3 Mikroarchitektur. Prozessoren, interne Sicht

Kap.3 Mikroarchitektur. Prozessoren, interne Sicht Kap.3 Mikroarchitektur Prozessoren, interne Sicht 3.1 Elementare Datentypen, Operationen und ihre Realisierung (siehe 2.1) 3.2 Mikroprogrammierung 3.3 Einfache Implementierung von MIPS 3.4 Pipelining Implementierung

Mehr

Grundlagen der Rechnerarchitektur

Grundlagen der Rechnerarchitektur Grundlagen der Rechnerarchitektur Prozessor Übersicht Datenpfad Control Pipelining Data Hazards Control Hazards Multiple Issue Grundlagen der Rechnerarchitektur Prozessor 2 Datenpfad einer einfachen MIPS

Mehr

Prinzipieller Aufbau und Funktionsweise eines Prozessors

Prinzipieller Aufbau und Funktionsweise eines Prozessors Prinzipieller Aufbau und Funktionsweise eines Prozessors [Technische Informatik Eine Einführung] Univ.- Lehrstuhl für Technische Informatik Institut für Informatik Martin-Luther-Universität Halle-Wittenberg

Mehr

Lösung 5. Übungsblatt

Lösung 5. Übungsblatt Fakultät Informatik, Technische Informatik, Lehrstuhl für Eingebettete Systeme Lösung 5. Übungsblatt Entwicklung eines Mikroprogrammsteuerwerks und Maschinen-programmierung für einen einfachen Rechner.

Mehr

ZENTRALEINHEITEN GRUPPE

ZENTRALEINHEITEN GRUPPE 31. Oktober 2002 ZENTRALEINHEITEN GRUPPE 2 Rita Schleimer IT für Führungskräfte WS 2002/03 1 Rita Schleimer TEIL 1 - Inhalt Zentraleinheit - Überblick Architekturprinzipien Zentralspeicher IT für Führungskräfte

Mehr

Rechnergrundlagen SS Vorlesung

Rechnergrundlagen SS Vorlesung Rechnergrundlagen SS 2007 8. Vorlesung Inhalt Gleitkomma-Darstellung Normalisierte Darstellung Denormalisierte Darstellung Rechnerarchitekturen Von Neumann-Architektur Harvard-Architektur Rechenwerk (ALU)

Mehr

Rechnerorganisation. H.-D. Wuttke `

Rechnerorganisation. H.-D. Wuttke ` Rechnerorganisation Mathematische Grundlagen (1) Boolesche Algebren: BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6,7) Sequentielle Schaltungen (8) Programmierbare Strukturen (9) Rechneraufbau

Mehr

Mikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen

Mikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen Mikroprozessoren Grundlagen Aufbau, Blockschaltbild Grundlegende Datentypen AVR-Controller Anatomie Befehlssatz Assembler Speicherzugriff Adressierungsarten Kontrollstrukturen Stack Input / Output (I/O)

Mehr

Rechnergrundlagen. Vom Rechenwerk zum Universalrechner

Rechnergrundlagen. Vom Rechenwerk zum Universalrechner Rechnergrundlagen. Vom Rechenwerk zum Universalrechner von Rainer Kelch 1. Auflage Hanser München 2003 Verlag C.H. Beck im Internet: www.beck.de ISBN 978 3 446 22113 0 Zu Leseprobe schnell und portofrei

Mehr

Adressierung von Speichern und Eingabe- Ausgabegeräten

Adressierung von Speichern und Eingabe- Ausgabegeräten Adressierung von Speichern und Eingabe- Ausgabegeräten Adressdecodierung Die Busstruktur von Prozessorsystemen verbindet die Bauteile über gemeinsame Leitungen. Auf dem Bus darf zu einer Zeit immer nur

Mehr

9. Assembler: Der Prozessor Motorola 68000

9. Assembler: Der Prozessor Motorola 68000 9.1 Architektur des Prozessors M 68000 9.2 Adressierungsarten des M 68000 9-1 9.1 Beschreibung des Prozessors M 68000 Charakteristische Daten des 56 Maschinenbefehle 14 Adressierungsarten Zweiadressmaschine

Mehr

9. Assembler: Der Prozessor Motorola 68000

9. Assembler: Der Prozessor Motorola 68000 9.1 Architektur des Prozessors M 68000 9.2 Adressierungsarten des M 68000 9-1 9.1 Beschreibung des Prozessors M 68000 Charakteristische Daten des 56 Maschinenbefehle 14 Adressierungsarten Zweiadressmaschine

Mehr

Die Mikroprogrammebene eines Rechners

Die Mikroprogrammebene eines Rechners Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.

Mehr

Der Toy Rechner Ein einfacher Mikrorechner

Der Toy Rechner Ein einfacher Mikrorechner Der Toy Rechner Ein einfacher Mikrorechner Dr. Gerald Heim Haid-und-Neu-Str. 10-14 76131 Karlsruhe 16. Mai 1995 Allgemeine Informationen 2 Quelle: Phil Kopmann, Microcoded versus Hard-Wired Logic, Byte

Mehr

INFORMATIK Oberstufe. Funktionsweise eines Rechners

INFORMATIK Oberstufe. Funktionsweise eines Rechners INFORMATIK Oberstufe Funktionsweise eines Rechners Lehrplan Inf 12.3 (ca. 17 Std.): Grundlegende Kenntnisse über den Aufbau eines Rechners und seiner prinzipiellen Funktionsweise helfen den Schülern, den

Mehr

CPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse

CPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse Kapitel 11 Rechnerarchitektur 11.1 Der von-neumann-rechner Wir haben uns bisher mehr auf die logischen Bausteine konzentriert. Wir geben jetzt ein Rechnermodell an, das der physikalischen Wirklichkeit

Mehr

Praktikum Rechnerstrukturen Bogen 2

Praktikum Rechnerstrukturen Bogen 2 Praktikum Rechnerstrukturen Bogen 2 Mikroprogrammierung I Department Informatik, AB TAMS MIN Fakultät, Universität Hamburg Vogt-Kölln-Str. 30 D22527 Hamburg Steuerwerk µ µmux DEODER 4: 2: Flag Offset Offset

Mehr

Ein- Ausgabeeinheiten

Ein- Ausgabeeinheiten Kapitel 5 - Ein- Ausgabeeinheiten Seite 121 Kapitel 5 Ein- Ausgabeeinheiten Am gemeinsamen Bus einer CPU hängt neben dem Hauptspeicher die Peripherie des Rechners: d. h. sein Massenspeicher und die Ein-

Mehr

Teil 1: Prozessorstrukturen

Teil 1: Prozessorstrukturen Teil 1: Prozessorstrukturen Inhalt: Mikroprogrammierung Assemblerprogrammierung Motorola 6809: ein einfacher 8-Bit Mikroprozessor Mikrocontroller Koprozessoren CISC- und RISC-Prozessoren Intel Pentium

Mehr

Übung Praktische Informatik II

Übung Praktische Informatik II Übung Praktische Informatik II FSS 2009 Benjamin Guthier Lehrstuhl für Praktische Informatik IV Universität Mannheim guthier@pi4.informatik.uni-mannheim.de 20.03.09 4-1 Heutige große Übung Ankündigung

Mehr

Datenpfad einer einfachen MIPS CPU

Datenpfad einer einfachen MIPS CPU Datenpfad einer einfachen MIPS CPU Zugriff auf den Datenspeicher Grundlagen der Rechnerarchitektur Prozessor 19 Betrachten nun Load und Store Word Erinnerung, Instruktionen lw und sw sind vom I Typ Format:

Mehr

Klausur "Informatik I" vom Teil "Rechnerstrukturen"

Klausur Informatik I vom Teil Rechnerstrukturen Seite 1 von 6 Seiten Klausur "Informatik I" vom 19.2.1999 Teil "Rechnerstrukturen" Aufgabe 1: Binäre Informationsdarstellung (18 Punkte) Folgende Gleitkommadarstellung werde im folgenden zugrundegelegt

Mehr

Compiler für f r Eingebettete Systeme (CfES)

Compiler für f r Eingebettete Systeme (CfES) Compiler für f r Eingebettete Systeme (CfES) Sommersemester 2009 Dr. Heiko Falk Technische Universität Dortmund Lehrstuhl Informatik 12 Entwurfsautomatisierung für Eingebettete Systeme Kapitel 9 Ausblick

Mehr

2.3 Register-Transfer-Strukturen

2.3 Register-Transfer-Strukturen 2 2.3 Register-Transfer-Strukturen Kontext Die Wissenschaft Informatik befasst sich mit der Darstellung, Speicherung, Übertragung und Verarbeitung von Information [Gesellschaft für Informatik] 2, 24-2

Mehr

Klausur "Informatik I" vom Teil "Rechnerstrukturen"

Klausur Informatik I vom Teil Rechnerstrukturen Seite 1 von 6 Seiten Klausur "Informatik I" vom 20.2.2001 Teil "Rechnerstrukturen" Aufgabe 1: Binäre Informationsdarstellung (18 Punkte) 1.1 Gleitkommazahlen: Gegeben sei eine 8-bit Gleitkommazahl-Darstellung

Mehr

Versuch D3: Busse, Speicher und Ampelsteuerung mit Speicher

Versuch D3: Busse, Speicher und Ampelsteuerung mit Speicher Versuch D3: Busse, Speicher und Ampelsteuerung mit Speicher Version D3_16 vom 25.05.2016 Ziel dieses Versuches: Entwicklung einer Ablaufsteuerung mit einem 32 * 4 bit Speicherbaustein, um eine flexible

Mehr

Grundlagen der Rechnerarchitektur. MIPS Assembler

Grundlagen der Rechnerarchitektur. MIPS Assembler Grundlagen der Rechnerarchitektur MIPS Assembler Übersicht Arithmetik, Register und Speicherzugriff Darstellung von Instruktionen Logische Operationen Weitere Arithmetik Branches und Jumps Prozeduren 32

Mehr

Adresse Daten. Hauptspeicher. Ausgang OE MAP. RAM i

Adresse Daten. Hauptspeicher. Ausgang OE MAP. RAM i . Bereich II: Mikroprogrammierung 6 Bereich II: Mikroprogrammierung Wolfgang Karl, Roland Wismuller. Aufbau des mikroprogrammierbaren TGI-Rechners In der Vorlesung Technische Grundlagen der Informatik,

Mehr

Vorlesung Rechnerarchitektur. Einführung

Vorlesung Rechnerarchitektur. Einführung Vorlesung Rechnerarchitektur Einführung Themen der Vorlesung Die Vorlesung entwickelt an Hand von zwei Beispielen wichtige Prinzipien der Prozessorarchitektur und der Speicherarchitektur: MU0 Arm Speicher

Mehr

Arithmetik, Register und Speicherzugriff. Grundlagen der Rechnerarchitektur Assembler 9

Arithmetik, Register und Speicherzugriff. Grundlagen der Rechnerarchitektur Assembler 9 Arithmetik, Register und Speicherzugriff Grundlagen der Rechnerarchitektur Assembler 9 Arithmetik und Zuweisungen Einfache Arithmetik mit Zuweisung C Programm: a = b + c; d = a e; MIPS Instruktionen: Komplexere

Mehr

Teil VIII Von Neumann Rechner 1

Teil VIII Von Neumann Rechner 1 Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only

Mehr

Rechnergrundlagen. Vom Rechenwerk zum Universalrechner. von Prof. Dr. Rainer Kelch. Fachbuchverlag Leipzig im Carl Hanser Verlag

Rechnergrundlagen. Vom Rechenwerk zum Universalrechner. von Prof. Dr. Rainer Kelch. Fachbuchverlag Leipzig im Carl Hanser Verlag Rechnergrundlagen Vom Rechenwerk zum Universalrechner von Prof. Dr. Rainer Kelch mit 118 Bildern, 44 Tabellen, 11 Beispielen, 15 Aufgaben und einer CD-ROM ГЯ Fachbuchverlag Leipzig im Carl Hanser Verlag

Mehr

1 Aufgaben Wie funktioniert ein Computer. a) Welche Spannungen werden von PC-Netzteilen bereitgestellt? 5W, 12W,

1 Aufgaben Wie funktioniert ein Computer. a) Welche Spannungen werden von PC-Netzteilen bereitgestellt? 5W, 12W, 81 1 Aufgaben Wie funktioniert ein Computer Netzteil a) Welche Spannungen werden von PCNetzteilen bereitgestellt? 3 BV 5W 12W 5 V 12W b) Warum können PCNetzteile hohe Leistungen liefern obwohl die eingebauten

Mehr

Informatikgrundlagen I Grundlagen der Informatik I

Informatikgrundlagen I Grundlagen der Informatik I Informatikgrundlagen I Grundlagen der Informatik I Dipl.-Inf. Michael Wilhelm Hochschule Harz FB Automatisierung und Informatik mwilhelm@hs-harz.de Raum 2.202 Tel. 03943 / 659 338 1 Inhalt 1. Einführung,

Mehr

Selbststudium Informationssysteme - H1102 Christian Bontekoe & Felix Rohrer

Selbststudium Informationssysteme - H1102 Christian Bontekoe & Felix Rohrer Übung RA, Kapitel 1.5 1. Beantworten Sie bitte folgende Repetitionsfragen 1. Beschreiben Sie in eigenen Worten und mit einer Skizze die Schichtung einer Multilevel Maschine. Folie 5, rechte Seite 2. Welche

Mehr

Aufbau und Funktionsweise eines Computers

Aufbau und Funktionsweise eines Computers Aufbau und Funktionsweise eines Computers Thomas Röfer Hardware und Software von Neumann Architektur Schichtenmodell der Software Zahlsysteme Repräsentation von Daten im Computer Praktische Informatik

Mehr

Fachbereich Medienproduktion

Fachbereich Medienproduktion Fachbereich Medienproduktion Herzlich willkommen zur Vorlesung im Studienfach: Grundlagen der Informatik Themenübersicht Rechnertechnik und IT Sicherheit Grundlagen der Rechnertechnik Prozessorarchitekturen

Mehr

Aufbau und Funktionsweise eines Computers

Aufbau und Funktionsweise eines Computers Aufbau und Funktionsweise eines Computers Ein Überblick Vorlesung am 25.10.05 Folien von A.Weber und W. Küchlin, überarbeitet von D. Huson Zweierkomplement 2-Komplement-Darstellung für n Bit: positive

Mehr

Klausur. Technische Grundlagen der Informatik Prof. Dr. Arndt Bode

Klausur. Technische Grundlagen der Informatik Prof. Dr. Arndt Bode Klausur Technische Grundlagen der Informatik Prof. Dr. Arndt Bode Sommersemester 2001 18. Mai 2001 Name: Vorname: Matrikelnummer: Geburtsdatum: Hörsaal: Platz: Unterschrift: Ergebnis: Aufgabe 1 2 3 4 5

Mehr

Technische Informatik. Der VON NEUMANN Computer

Technische Informatik. Der VON NEUMANN Computer Technische Informatik Der VON NEUMANN Computer Inhalt! Prinzipieller Aufbau! Schaltkreise! Schaltnetze und Schaltwerke! Rechenwerk! Arbeitsspeicher! Steuerwerk - Programmausführung! Periphere Geräte! Abstraktionsstufen

Mehr

Kapitel 3 - Steuerungstypen Seite 89. Es wird die Erzeugung der Steuersignale für das Rechenwerk betrachtet.

Kapitel 3 - Steuerungstypen Seite 89. Es wird die Erzeugung der Steuersignale für das Rechenwerk betrachtet. Kapitel - Steuerungstypen Seite 89 Kapitel Steuerungstypen Es wird die Erzeugung der Steuersignale für das Rechenwerk betrachtet. zu steuerndes Werk Flags Steuerleitungen externe Eingänge x Steuerwerk

Mehr

13.2 Übergang zur realen Maschine

13.2 Übergang zur realen Maschine 13.2 Übergang zur realen Maschine Bernd Becker Technische Informatik II Unterschiede zwischen abstrakter und realer Maschine 1. Bei realer Maschine nur ein Speicher M für Daten und Befehle. M ist endlich.

Mehr

Mikroprozessor als universeller digitaler Baustein

Mikroprozessor als universeller digitaler Baustein 2. Mikroprozessor 2.1 Allgemeines Mikroprozessor als universeller digitaler Baustein Die zunehmende Integrationsdichte von elektronischen Schaltkreisen führt zwangsläufige zur Entwicklung eines universellen

Mehr

Assembler am Beispiel der MIPS Architektur

Assembler am Beispiel der MIPS Architektur Assembler am Beispiel der MIPS Architektur Frühere Einsatzgebiete MIPS Silicon Graphics Unix Workstations (z. B. SGI Indigo2) Silicon Graphics Unix Server (z. B. SGI Origin2000) DEC Workstations (z.b.

Mehr

Teil 1: Prozessorstrukturen

Teil 1: Prozessorstrukturen Teil 1: Prozessorstrukturen Inhalt: Mikroprogrammierung Assemblerprogrammierung Motorola 6809: ein einfacher 8-Bit Mikroprozessor Mikrocontroller Koprozessoren CISC- und RISC-Prozessoren Intel Pentium

Mehr

C. BABBAGE (1792 1871): Programmgesteuerter (mechanischer) Rechner

C. BABBAGE (1792 1871): Programmgesteuerter (mechanischer) Rechner Von-Neumann-Rechner (John von Neumann : 1903-1957) C. BABBAGE (1792 1871): Programmgesteuerter (mechanischer) Rechner Quelle: http://www.cs.uakron.edu/~margush/465/01_intro.html Analytical Engine - Calculate

Mehr

Einführung in die Informatik

Einführung in die Informatik Einführung in die Informatik Dipl.-Inf., Dipl.-Ing. (FH) Michael Wilhelm Hochschule Harz FB Automatisierung und Informatik mwilhelm@hs-harz.de http://www.miwilhelm.de Raum 2.202 Tel. 03943 / 659 338 FB

Mehr