Seminarprojekt Babyphon Entwurf und Implementierung eines Klassifikators
|
|
- Lilli Richter
- vor 5 Jahren
- Abrufe
Transkript
1 Institut für Informatik Seminarprojekt Babyphon Entwurf und Implementierung eines Klassifikators SE Spezialgebiete der Signalverarbeitung Leitung: Dr. Olaf Hochmuth Abschlusspräsentation Gruppe B Juliane Hüttl, René Heideklang, Ralph Brandao Vidal 1
2 Gliederung 1. Einleitung 2. Klassifikatorentwurf 1. Vorverarbeitung 2. Merkmalsgewinnung und reduktion 3. Klassifikationsregel 4. Evaluation 3. Architektur des DSP 4. Implementierung 5. Ausblick 2 Seminarprojekt Babyphon Institut für Informatik
3 Einleitung gegeben: befundete Stichprobe von > 10 Klassen von Babylauten Fritze schreit, weint, erzählt, lacht, nuckelt werden zusammengefasst zu 2 Klassen: braucht Fürsorge/braucht keine Fürsorge Entwurf eines robusten Klassifikators echtzeitfähige Implementierung auf TMS320VC5505 Evaluierungsmodul 3 Seminarprojekt Babyphon Institut für Informatik
4 Gliederung 1. Einleitung 2. Klassifikatorentwurf 1. Vorverarbeitung 2. Merkmalsgewinnung und reduktion 3. Klassifikationsregel 4. Evaluation 3. Architektur des DSP 4. Implementierung 5. Ausblick 4 Seminarprojekt Babyphon Institut für Informatik
5 Klassifikatorentwurf Überwachtes Verfahren (Trainingsbeispiele benötigt) 2-Klassen-Problem: erzählen/schreien Klassifikation per Schwellwert 5 Seminarprojekt Babyphon Institut für Informatik
6 Vorverarbeitung Traininingsdatei per Hand segmentiert: 5 wav -Dateien für Fritz-Erzählt 5 wav -Dateien für Fritz-Weint 6 Seminarprojekt Babyphon Institut für Informatik
7 Merkmalsgewinnung pro Episode 11 einfache Merkmale aus [1] berechnet zentrales Moment (auch normiert) dominante Spektralkomponente normierte spektrale Energie mittlere Frequenz Bandbreite - Streuung um mittlere Frequenz Anz. d. Spektrallinien, die 10% der Energie bringen Nulldurchgangsrate 7 Seminarprojekt Babyphon Institut für Informatik
8 Merkmalsgewinnung SAS: StepDisc schrittweise Merkmalsreduktion, rückwärtsgerichtet basiert auf Variananalyse 8 Seminarprojekt Babyphon Institut für Informatik
9 Merkmalsreduktion 9 Seminarprojekt Babyphon Institut für Informatik
10 Klassifikationsregel SAS: CanDisc kanonische (lineare) Diskriminanzanalyse Linearkombination der verbleibenden Merkmale, so dass Klassenseparation maximiert wird weitere Dimensionsreduktion möglich 10 Seminarprojekt Babyphon Institut für Informatik
11 Klassifikationsregel can1 = * centr * centr * energy + 0 * domfreq + 0 * bandwidth can1 < Seminarprojekt Babyphon Institut für Informatik
12 Evaluation Konfusionsmatrix Sens = 1 Spez = Rele = Segr = 1 Korr = Fkla = Frue = Fakz = 0 12 Seminarprojekt Babyphon Institut für Informatik
13 Gliederung 1. Einleitung 2. Klassifikatorentwurf 1. Vorverarbeitung 2. Merkmalsgewinnung und reduktion 3. Klassifikationsregel 4. Evaluation 3. Architektur des DSP 4. Implementierung 5. Ausblick 13 Seminarprojekt Babyphon Institut für Informatik
14 Komponenten 14 Seminarprojekt Babyphon Institut für Informatik
15 Vereinfachtes Modell I2C DSP System Codec I2S DMA-Modul CPU SARAM LIDD Display 15 Seminarprojekt Babyphon Institut für Informatik
16 Codec AIC Inputs (Stereo) 2 Outputs (Stereo) Konfiguration durch Schreiben auf 8-bit-Register mit I2C oder SPI beschreibbar Standard Audio Interface Bus I2S 16 Seminarprojekt Babyphon Institut für Informatik
17 DMA-Modul 17 Seminarprojekt Babyphon Institut für Informatik
18 Gliederung 1. Einleitung 2. Klassifikatorentwurf 1. Vorverarbeitung 2. Merkmalsgewinnung und reduktion 3. Klassifikationsregel 4. Evaluation 3. Architektur des DSP 4. Implementierung 5. Ausblick 18 Seminarprojekt Babyphon Institut für Informatik
19 Verarbeitung auf DSP 256 Abtastwerte = 1 Episode zweites bzw. drittes zentrales Moment (centr2, centr3) berechnen spektrale Energie berechnen can1 := * centr * centr * energy can1 < -3.6? wie viele Episoden sind signifikant? 19 Seminarprojekt Babyphon Institut für Informatik
20 Probleme bei der Implementierung komplizierte Struktur der Module/des Boards schlechte Beispielprogramme (bzw. schlecht kommentiert) unterschiedliche Adressierungsmodi der Module schlechte Programmierumgebung (Debug- Modus) wenig Erfahrung mit Programmierung von DSPs 20 Seminarprojekt Babyphon Institut für Informatik
21 Gliederung 1. Einleitung 2. Klassifikatorentwurf 1. Vorverarbeitung 2. Merkmalsgewinnung und reduktion 3. Klassifikationsregel 4. Evaluation 3. Architektur des DSP 4. Implementierung 5. Ausblick 21 Seminarprojekt Babyphon Institut für Informatik
22 Ausblick (und Motivation) Implementierung auf einem DSP, der einfacher strukturiert ist Merkmalsextraktion und Klassifikationsregel einfach zu implementieren Textausgabe auf Display und Ausgabe von Warnton sind uns gelungen 22 Seminarprojekt Babyphon Institut für Informatik
23 Quellen [1] Kosellek Daniel : Algorithmen zur Erkennung arttypischer Lautäußerungen von Vögeln, Studienarbeit, Institut für Informatik HU Berlin [2] User Guides TMS320VC5505EVM (von TI) ms320vc5505.html 23 Seminarprojekt Babyphon Institut für Informatik
Digitale Signalprozessor - Architekturen im Überblick
Fakultät Informatik Institut für technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Digitale Signalprozessor - Architekturen im Überblick Dresden, 3. Februar 2010 Dirk
MehrFPGA-basierte Automatisierungssysteme
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur FPGA-basierte Automatisierungssysteme Stephan Hensel Dresden, 05.12.2012 Gliederung
MehrAlgorithmen zur Erkennung arttypischer Lautäußerungen von Vögeln
Algorithmen zur Erkennung arttypischer Lautäußerungen von Vögeln Studienarbeit im Rahmen des Diplomstudiengangs Informatik eingereicht am Institut für Informatik der Humboldt-Universität zu Berlin von.............
MehrAlgorithmen in Zellularautomaten
Algorithmen in Zellularautomaten Algorithmen in Zellularautomaten 2. Berechnungsmächtigkeit von Zellularautomaten Thomas Worsch Fakultät für Informatik Karlsruher Institut für Technologie Sommersemester
MehrAufgabe 1 Entwicklung einer Virtuellen Maschine
Aufgabe 1 Entwicklung einer Virtuellen Maschine Rainer Müller Department Informatik 4 Verteilte Systeme und Betriebssysteme Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2014/2015 R. Müller Entwicklung
MehrRealisierung einer MC-basierten Optionspreisberechnung mit FloPoCo
Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Realisierung einer MC-basierten Optionspreisberechnung mit FloPoCo Christian Skubich
MehrEin Debugger für ASIC-Prototypen
Jürgen Haufe 1, Matthias Gulbins 1, Peter Schwarz 1, Christoph Fritsch 2, Jens Große 3 1 für 2 Bosch Telecom 3 SharcWare 1 Gliederung Motivation für Hardware-Debugging Anforderungen und Methode Architekturvarianten
MehrMini- Mikroprozessor-Experimentier-System. Version 1.0b vom :21. mit einem 8051-Mikrocontroller
Mini- Mikroprozessor-Experimentier-System mit einem 8051-Mikrocontroller Version 1.0b vom 04.10.2004 14:21 Inhalt 1 Einleitung...3 2 Hardware...4 2.1 Übersicht...4 2.2 Mikrocontroller AT89C51RB2...5 2.3
MehrZOOM Corporation Dieses Handbuch darf weder in Teilen noch als Ganzes in irgendeiner Form reproduziert werden.
Sie können das Benutzerhandbuch auf der Webseite von ZOOM (www.zoom.jp/docs/r8) herunterladen. ZOOM Corporation Dieses Handbuch darf weder in Teilen noch als Ganzes in irgendeiner Form reproduziert werden.
MehrDLM-Update. DLM-Update
DLM-Update Integration von Erdbeobachtungstechnologien in EDV-Strukturen der Landesvermessungsbehörden am Beispiel Aktualisierung des ATKIS Basis-DLM des Landesamtes für Vermessung und Geoinformation Schleswig-Holstein
MehrDLM-Update. DLM-Update
DLM-Update Integration von Erdbeobachtungstechnologien in EDV-Strukturen der Landesvermessungsbehörden am Beispiel Aktualisierung des ATKIS Basis-DLM des Landesamtes für Vermessung und Geoinformation Schleswig-Holstein
MehrErkennung der Prägung auf Euro-Münzen anhand 2D-Othogonaltransformation
Erkennung der Prägung auf Euro-Münzen anhand 2D-Othogonaltransformation Studienarbeit im Rahmen des Diplomstudiengangs Informatik eingereicht am Institut für Informatik der Humboldt-Universität zu Berlin
Mehr2008 Jiri Spale, Programmierung in eingebetteten Systemen 1
2008 Jiri Spale, Programmierung in eingebetteten Systemen 1 NetX - Einführung 2008 Jiri Spale, Programmierung in eingebetteten Systemen 2 NetX is... a highly integrated network controller with a new system
MehrEinführung in die technische Informatik
Einführung in die technische Informatik Christopher Kruegel chris@auto.tuwien.ac.at http://www.auto.tuwien.ac.at/~chris VHDL VHDL Akronym für Very High-Speed Integrated Circuit Hardware Description Language
MehrABLEITUNG ZUSÄTZLICHER STEUERGRÖSSEN FÜR DIE STRAHLFORMUNG IN EINEM LASER-SCANNER IM ECHTZEITBETRIEB
Fakultät Informatik, Institut für Technische Informatik ABLEITUNG ZUSÄTZLICHER STEUERGRÖSSEN FÜR DIE STRAHLFORMUNG IN EINEM LASER-SCANNER IM ECHTZEITBETRIEB Studienarbeit Patrick Schöps Dresden, 09.02.2017
MehrAm Beispiel der SHARC-DSPs Jan Kiene
Besonderheiten von DSP-Architekturen Am Beispiel der SHARC-DSPs Jan Kiene Inhalt Digitale Signalverarbeitung (kurze Wdh) Anforderungen an DSPs Besonderheiten von DSP-Architekturen Die SHARC-DSPs von Analog
MehrHigh Performance Embedded Processors
High Performance Embedded Processors Matthias Schwarz Hardware-Software-Co-Design Universität Erlangen-Nürnberg martin.rustler@e-technik.stud.uni-erlangen.de matthias.schwarz@e-technik.stud.uni-erlangen.de
MehrProseminar Konzepte von Betriebssystem-Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging Von Christian Hubert
Proseminar Konzepte von Betriebssystem-Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging Von Christian Hubert 1.: Speicherung und Adressierung von Daten Bei der Speicheradressierung
MehrPartitionierung von rechenintensiven Aufgaben zwischen FPGA und CPUs
Partitionierung von rechenintensiven Aufgaben zwischen FPGA und CPUs Embedded Computing Conference 2017 Tobias Welti, Dr. M. Rosenthal High Performance Embedded Platforms ZHAW Institute of Embedded Systems
MehrDiplom Zwischenverteidigung
Diplom Zwischenverteidigung Entwicklung einer webbasierten Benutzerschnittstelle für des Netplan-Tool Bearbeiter: Betreuer: Verantwortlicher Hochschullehrer: Jens Kempe Dr.-Ing. Jörn Plönnigs Dipl.-Inf
Mehrz.b. PROFInet Aktuelle Lösungen der Verteilten Automatisierung? 10. Gummersbacher Industrieforum am
z.b. PROFInet Aktuelle Lösungen der Verteilten Automatisierung? 10. Gummersbacher Industrieforum am 17.03.2003 Kommunikation in der Automatisierung Inhalt: Standards und Standardisierung Trends und Technologieentwicklungen
MehrConfigurable Embedded Systems
Configurable Embedded Systems Prof. Dr. Sven-Hendrik Voß Wintersemester 2017 Technische Informatik (Master), Semester 2 Termin 3, 23.10.2017 Seite 2 Zynq Design Flow Configurable Embedded Systems Wintersemester
MehrVerteidigung der Studienarbeit ANALYSE DER BEOBACHTBARKEIT DER FEHLERFORTPFLANZUNG IN EINEM MIKROPROZESSOR ANHAND VERSCHIEDENER TRACE-KONFIGURATIONEN
Verteidigung der Studienarbeit ANALYSE DER BEOBACHTBARKEIT DER FEHLERFORTPFLANZUNG IN EINEM MIKROPROZESSOR ANHAND VERSCHIEDENER TRACE-KONFIGURATIONEN Dresden, 11.05.2017 Matthias Brinker Gliederung 1.
MehrUniverselle Speicherschnittstelle für große externe Speicher
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Universelle Speicherschnittstelle für große Marco Zulkowski Marco.Zulkowski@mailbox.tu-dresden.de
MehrEntwicklung einer robusten Methode zur Berechnung von Stereokorrespondenzen
Entwicklung einer robusten Methode zur Berechnung von Stereokorrespondenzen Seminar - Wintersemester 2010/2011 Fakultät Technik und Informatik Department Informatik Gregory Föll Übersicht Rückblick Stereo
MehrReCoNets Entwurfsmethodik für eingebettete Systeme bestehend aus kleinen Netzwerken hardwarerekonfigurierbarer Knoten und -verbindungen
ReCoNets Entwurfsmethodik für eingebettete Systeme bestehend aus kleinen Netzwerken hardwarerekonfigurierbarer Knoten und -verbindungen Ch. Haubelt, D. Koch, T. Streichert, J. Teich Hardware-Software-Co-Design
MehrVortrag zum Hauptseminar Hardware/Software Co-Design
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Vortrag zum Hauptseminar Hardware/Software Co-Design Robert Mißbach Dresden, 02.07.2008
MehrBusse. Dr.-Ing. Volkmar Sieh WS 2005/2006. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg
Einleitung Bus-Konfiguration Bus-Arbitrierung Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Einleitung Bus-Konfiguration Bus-Arbitrierung
MehrDPM UI-1. Lieferumfang. Technische Daten. Dynacord DPM UI-1.
Dynacord DPM UI-1 DPM UI-1 www.dynacord.com Das DPM UI-1 ist ein 2-kanaliges universelles Eingangsmodul für den DPM 8016 PROMATRIX CONTROLLER. Der Anschluss der Audio-Signale erfolgt an verschraubbaren
MehrData Mining mit RapidMiner. Fakultät Informatik Lehrstuhl für Künstliche Intelligenz
Data Mining mit RapidMiner Fakultät Informatik Motivation CRISP: DM-Prozess besteht aus unterschiedlichen Teilaufgaben Datenvorverarbeitung spielt wichtige Rolle im DM-Prozess Systematische Evaluationen
MehrHW/SW Codesign für Real-time Ethernet basierte Steuergeräte
HW/SW Codesign für Real-time Ethernet basierte Steuergeräte Master Projektvorstudie Für das Fach: Anwendungen 1 In der Arbeitsgruppe CoRE Communication over Real-time Ethernet Friedrich Groß Agenda Motivation
MehrAutomatische Testsysteme und ihre Programmierung. Dresden, 09.07.2008. Michael Dittrich, michael-dittrich@mailbox.tu-dresden.de
Fakultät Informatik - Institut für Technische Informatik - Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Automatische Testsysteme und ihre Programmierung Michael Dittrich, michael-dittrich@mailbox.tu-dresden.de
MehrBeispiel für Anwendung eines VST-Plugins auf eine Stereo-Wave-Datei
2-Spur-Wave-Editor WavoSaur (Freeware) www.wavosaur.com WavoSaur ist ein 2-Spur-Editor für Mono- und Stereo-WAVE-Dateien ist Freeware-Ersatz für Steinberg's Wavelab kann VST-Plugins verarbeiten muss nicht
MehrRealisierung eines Speichermanagements zur Zugriffsvirtualisierung von konkurrierenden Nutzerdesigns auf Rekonfigurierbarer Hardware
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Realisierung eines Speichermanagements zur Zugriffsvirtualisierung von konkurrierenden
MehrFRANZIS PC & ELEKTRONIK. Anne & Manfred König. Das große. 2. überarbeitete Auflage. PIC-Micro. Handbuch. Mit 103 Abbildungen
FRANZIS PC & ELEKTRONIK Anne & Manfred König Das große 2. überarbeitete Auflage PIC-Micro Handbuch Mit 103 Abbildungen Inhalt PIC-Microcontroller im Jahr 2007 15 Neues bei den 8 Bit-PICs 15 Baustein-Auswahl
MehrSensorsimulation in Hardware in the Loop-Anwendungen
Sensorsimulation in Hardware in the Loop-Anwendungen Kristian Trenkel, Florian Spiteller Echtzeit 2014 20.11.2014 Gliederung I. Einführung II. Problemstellung III. Anforderungen an eine Sensorsimulation
MehrX Inhaltsverzeichnis 2.7 StrukturorientierteModelle Komponenten-Verbindungsdiagramm (CCD) HeterogeneModelle Kontr
1 Einleitung... 1 1.1 Motivation... 1 1.2 Entwurfsmethodik..... 7 1.2.1 Erfassenundsimulieren... 7 1.2.2 Beschreibenundsynthetisieren... 8 1.2.3 Spezifizieren,explorierenundverfeinern... 9 1.3 Abstraktion
MehrPRIP-Preis. Effizientes Object Tracking durch Programmierung von Mehrkernprozessoren und Grafikkarten
Masterarbeit @ PRIP-Preis Effizientes Object Tracking durch Programmierung von Mehrkernprozessoren und Grafikkarten Michael Rauter Pattern Recognition and Image Processing Group Institute of Computer Aided
MehrAutoradios auf Testfahrten. Dr. Michael Koch, BMW AG Dipl. Ing. Gregorio Roper, ServiceForce.Com GmbH
Audioqualitätsbewertung Bewertung der Audioqualität von Autoradios auf Testfahrten Dr. Michael Koch, BMW AG Dipl. Ing. Gregorio Roper, ServiceForce.Com GmbH Agenda Test von Autoradios state of the art
MehrMerkmalserkennungs- und Klassifikationssystem (MEKS)
Merkmalserkennungs- und Klassifikationssystem (MEKS) S. Hafner Univ.-GHS Paderborn, Abteilung Meschede Tel.: (0291) 9910-330, Fax: (0291) 9910-330 Email: Hafner@meschede.uni-paderborn.de Kurzfassung Die
MehrModernisierung eines Hodoskop-Teststandes und Integration der Software in die Softwaredatenbank LibLab
Modernisierung eines Hodoskop-Teststandes und Integration der Software in die Softwaredatenbank LibLab Lars Steffen Weinstock 14. November 2013 Zusammenfassung Im Vorhergehenden Forschungsbericht [1] wurde
MehrDISSERTATION. Nichtlineare Analyse und Klassifikation von instationären Biosignalen mit Anwendung in der Kognitionsforschung
Technische Universität Ilmenau DISSERTATION Nichtlineare Analyse und Klassifikation von instationären Biosignalen mit Anwendung in der Kognitionsforschung zur Erlangung des akademischen Grades Doktor-Ingenieur
MehrSoftwaretechnische Einbindung von Mess- und Stellgliedern einer optischen Strahlführung
Softwaretechnische Einbindung von Mess- und Stellgliedern einer optischen Strahlführung Vortrag zur Studienarbeit Johann Präffcke Gliederung 1. Einleitung 2. Mechanischer Aufbau 3. Informations- und elektrotechnischer
MehrPCAN-Flash Windows-Software zum Flashen von Firmware per CAN. Bedienungsanleitung. Dokumentversion ( )
PCAN-Flash Windows-Software zum Flashen von Firmware per CAN Bedienungsanleitung Dokumentversion 1.2.0 (2017-11-20) Berücksichtigte Produkte Produktbezeichnung Ausführung Artikelnummer PCAN-Flash ab Version
MehrEffiziente Bibliotheken für FPGA-Resynthese- Algorithmen
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Effiziente Bibliotheken für FPGA-Resynthese- Algorithmen Basierend auf: Kennings,
MehrParametrische Suche als Algorithmen Paradigma
Parametrische Suche als Algorithmen Paradigma Verena Miller, Leo Knoll, Daniel Wagner Universität Salzburg 27. Januar 2017 Inhalt 1 Einführung und Denitionen 2 Parametrische Suche als Algorithmen Paradigma
MehrEntwicklung und Programmierung einer Multifunktions-Adapterplatine für ein mbed-mikrocontrollermodul
Master-Verteidigung zum Thema: Entwicklung und Programmierung einer Multifunktions-Adapterplatine für ein mbed-mikrocontrollermodul Vorgelegt Vorgelegt dem dem Institut Institut für für Automatisierungstechnik
MehrAutomatische Erkennung und Klassifikation von Körperhaltungen und Aktivitäten
Automatische Erkennung und Klassifikation von Körperhaltungen und Aktivitäten Dipl.-Ing. Daniel Tantinger Fraunhofer Institut für Integrierte Schaltungen IIS, Erlangen, Deutschland Automatische Erkennung
Mehr-Virtuelle Jagdfliegerschule- Teamspeak Seite 1 von 6
Seite 1 von 6 Einstellen von Teamspeak 2.0 RC2 ( Nach der Installation wollen wir nun damit beginnen, Teamspeak 2.0 RC2 optimal auf ihr System abzustimmen. Sie sollten ein Fenster wie hier sehen. Falls
MehrProjekt. Systementwurf. projekte/systementwurf/ Universität Hamburg
MIN Department Informatik 18.341 Projekt Systementwurf http://tams-www.informatik.uni-hamburg.de/lehre/ss2006/ projekte/systementwurf/ 1 / 18 MIN Department Informatik Vorbesprechung Motivation Systemumgebung
MehrEnergyEye. Optische Auslese eines Drehstromzählers als Energieverbrauchsmonitor. Ralf Rossel, Olga Dedi. Internet der Dinge, HSRM 2015/2016
EnergyEye Optische Auslese eines Drehstromzählers als Energieverbrauchsmonitor Internet der Dinge, HSRM 2015/2016 Motivation und Zielsetzung Problemstellung Gliederung Sensoren Kommunikation Auswertung
MehrCell and Larrabee Microarchitecture
Cell and Larrabee Microarchitecture Benjamin Grund Dominik Wolfert Universität Erlangen-Nürnberg 1 Übersicht Einleitung Herkömmliche Prozessorarchitekturen Motivation für Entwicklung neuer Architekturen
MehrSchulinternes Curriculum Sek I, CSG Bonn. Seite 1 von 7 Stand: Sekundarstufe I. Informatik. (Stand: )
Seite 1 von 7 Stand: 27.02.2017 Schulinternes Curriculum Sekundarstufe I Informatik (Stand: 27.02.2017) Seite 2 von 7 Stand: 27.02.2017 1 Inhalt 2 Das Fach Informatik im Wahlpflichtbereich am Clara-Schumann-Gymnasium
MehrProseminar Konzepte von Betriebssystem- Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging
Proseminar Konzepte von Betriebssystem- Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging Grundlegende Bedeutung von Speicheradressierung: Wie sind die Daten auf Dem Speicher
MehrFahrspurerkennung in Videoechtzeit mit SoC. Eike Jenning INF-M3 - Seminar/Ringvorlesung - Wintersemester 2007/
Fahrspurerkennung in Videoechtzeit mit SoC Eike Jenning INF-M3 - Seminar/Ringvorlesung - Wintersemester 2007/2008 30. November 2007 Agenda Einleitung Algorithmus zur Fahrspurerkennung Fahrspurerkennung
MehrAnschluss Flachbandkabel
04.11.2014 FS Informatik ros Pinball-Modul B V1.1 1 Anschlüsse 1.1 Stromversorgung Die Stromversorgung wird über das USB-Kabel sichergestellt. 1.2 Automat Der Automat wird über ein 26-poliges Flachbandkabel
MehrBild-Erkennung & -Interpretation
Kapitel I Bild-Erkennung & -Interpretation FH Aachen / Jülich, FB 9 Prof. Dr. rer.nat. Walter Hillen (Dig Img I) 1 Einführung Schritte zur Bilderkennung und Interpretation: Bild-Erfassung Vorverarbeitung
MehrSPI-Workbench: Modelle und Verfahren zur Synthese und Optimierung von Hardware/Software-Systemen aus SPI-Modellen
SPI-Workbench: Modelle und Verfahren zur Synthese und Optimierung von Hardware/Software-Systemen aus SPI-Modellen Prof. Dr.-Ing. J. Teich C. Grabbe, Ch. Haubelt, D. Koch Hardware-Software-Co-Design Universität
MehrEinleitung Die Pins alphabetisch Kapitel 1 Programmierung des ATmega8 und des ATmega
Einleitung... 11 Die Pins alphabetisch.... 12 Kapitel 1 Programmierung des ATmega8 und des ATmega328.... 15 1.1 Was Sie auf den nächsten Seiten erwartet... 19 1.2 Was ist eine Micro Controller Unit (MCU)?....
MehrBusse. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009
Busse Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Busse 1/40 2008-10-13 Übersicht 1 Einleitung 2 Bus-Konfiguration
MehrPortierung einer LabVIEW-basierten OFDM-Übertragungsstrecke auf das NI USRP-2950R-System mit dem LabVIEW FPGA-Modul
mit dem LabVIEW FPGA-Modul Tobias p.1 Übersicht 1 Motivation und Aufgabenstellung 2 Ausgangszustand der LabVIEW-Übertragungsstrecke 3 Portierung auf das 4 Erprobung der neuen Übertragungsstrecke 5 Fazit
MehrMustererkennung: Neuronale Netze. D. Schlesinger ()Mustererkennung: Neuronale Netze 1 / 12
Mustererkennung: Neuronale Netze D. Schlesinger ()Mustererkennung: Neuronale Netze 1 / 12 Feed-Forward Netze y 1 y 2 y m...... x 1 x 2 x n Output Schicht i max... Zwischenschicht i... Zwischenschicht 1
MehrImplementierung eines universellen IPv6 Protokollstapels
Fakultät Informatik, Inst. für Technische Informatik, Prof. für VLSI-Entwurfssysteme, Diagnostik und Architektur Implementierung eines universellen IPv6 Protokollstapels Kolloquium zum Masterpraktikum
MehrIuK-Projekt. Angebote für Arbeiten ab dem Wintersemester 2013/2014
IuK-Projekt Angebote für Arbeiten ab dem Wintersemester 2013/2014 (Betreuung: Prof. Dr.-Ing. Felderhoff) 1 Audioverarbeitung Digitale Signal- und Bildverarbeitung Medizintechnik Bedienkonzepte Fachhochschule
MehrModell-Programmierte Roboter Regelung. Univ.-Prof. Dr. Michael Hofbaur Institut für Automatisierungs- und Regelungstechnik, UMIT, Hall i.
Modell-Programmierte Roboter Regelung Univ.-Prof. Dr. Michael Hofbaur Institut für Automatisierungs- und Regelungstechnik, UMIT, Hall i. Tirol Motivation: Automatisierung komplexer Systeme komplexe technische
MehrProjektgruppe. FG Engels. Enthält eine zusätzliche Folie. Fabian Christ, Benjamin Nagel, Henning Wachsmuth. Anmeldung bis 28.
Enthält eine zusätzliche Folie Projektgruppe Fabian Christ, Benjamin Nagel, Henning Wachsmuth FG Engels Bereich SWT Anmeldung bis 28. Februar 2010 28. Januar 2010 1 Softwarespezifikation in der Praxis...
MehrMasterarbeit. Entwicklung und Inbetriebnahme eines Coprozessors zur Ansteuerung von BLDC-Motoren mit einem leistungsschwachen Prozessorkern
Fakultät Informatik Institut für Technische Informatik Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Masterarbeit Entwicklung und Inbetriebnahme eines Coprozessors zur Ansteuerung von
MehrUniverselle Speicherschnittstelle für große externe Speicher
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Belegverteidigung Universelle Speicherschnittstelle für große Marco Zulkowski Marco.Zulkowski@mailbox.tu-dresden.de
MehrErzeugen von PWM-Signalen mit dem Atmel AVR-Mikrocontroller
Fachbereich Elektrotechnik und Informatik Labor für Angewandte Informatik und Datenbanken Praktikum Automatisierung/Echtzeitregelung (BAU/BER) Prof.Dr.-Ing. Coersmeier Erzeugen von PWM-Signalen mit dem
Mehr2012 DL3OCK Selbstbaulösung für D-Star mit UP4DAR in Aktion
2012 DL3OCK Selbstbaulösung für D-Star mit UP4DAR in Aktion Friedrichshafen, HamRadio 22.06.2012 Ich wünsche mir... Erschwingliche Hardwareplatform easy to use und easy to connect Möglichst keine teuere
MehrJPSKmail Schnellstart
JPSKmail 2.0.3 Schnellstart Einleitung Grundsätzliches: vor der Installation von JPSKmail 2.0.x ist unbedingt die Version 1.5.x zu installieren, damit die Konfigurationsdatei im passenden Format vorliegt.
MehrGemeinsame Erkennung oberflächenoffener Risse auf der Basis von Multi-Sensor- Datensätzen
DGZfP-Jahrestagung 2014 Mi.2.B.3 Gemeinsame Erkennung oberflächenoffener Risse auf der Basis von Multi-Sensor- Datensätzen René HEIDEKLANG *, Parisa SHOKOUHI * * BAM Bundesanstalt für Materialforschung
MehrTFH Berlin University of Applied Science DSV-Labor. Organisatorisches - Studiengang BEL Schwerpunkt EK
University of Applied Science DSV-Labor Organisatorisches - Studiengang BEL Schwerpunkt EK DSV-Labor (Organisatorisches) Ablauf: 4 Laborübungen (3 Pflicht / 1 optional) 8 Termine Anwesenheitspflicht bis
MehrEinführung (1) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München
Einführung (1) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (2) Architektur des Haswell- Prozessors (aus c t) Einführung
MehrSystemvoraussetzungen. xflow Capture
xflow Capture 01.09.2016 Copyright 2016 - WMD Vertrieb GmbH Alle Rechte, auch die des Nachdrucks, der Vervielfältigung oder der Verwertung bzw. Mitteilung des Inhalts dieses Dokuments oder von Teilen daraus
MehrSignalprozessoren. Digital Signal Processors VO [2h] , LU 2 [2h]
Signalprozessoren Digital Signal Processors VO [2h] 182.082, LU 2 [2h] 182.084 http://ti.tuwien.ac.at/rts/teaching/courses/sigproz Herbert Grünbacher Institut für Technische Informatik (E182) Herbert.Gruenbacher@tuwien.ac.at
Mehr2. Berechnungsmächtigkeit von Zellularautomaten. Ziele Simulation von Schaltwerken Simulation von Turingmaschinen
2. Berechnungsmächtigkeit von Zellularautomaten Ziele Simulation von Schaltwerken Simulation von Turingmaschinen Beispiel WIREWORLD Elektronen laufen über Drähte von einem Gatter zum nächsten 2.3 Satz
MehrDer diskrete Logarithmus und der Index-Calculus
Der diskrete Logarithmus und der Index-Calculus Uli Schlachter 20. Juli 2012 Uli Schlachter Index Calculus 20. Juli 2012 1 / 26 Inhalt 1 Motivation 2 Der diskrete Logarithmus 3 Der Index-Calculus 4 Implementierung
MehrSignalprozessoren. Prinzipieller Aufbau: 1. Folie
Signalprozessoren Sind spezielle Rechner, die Analogsignale digital verarbeiten können (Digital-Signal- Processing) DSP). Darunter versteht man die Eingabe von analogen Signalen in einem Digitalrechner,
MehrStudienarbeit. Mohammad Athar Januar Verantw. Betreuer : Prof. Dr. Walter F. Tichy Betr. Mitarbeiter : Dipl.-Inform. Marc Schanne
Studienarbeit Bewertung von Programmier- und Entwicklungsassistenten am Beispiel eines Eclipse-Plug-Ins für den Entwurf verteilter Systeme mit der EventChannelNetwork- Kommunikationsinfrastruktur Mohammad
MehrX-MAX-400 SORCUS. High Performance X-Bus Modul. Eigenschaften
X-MAX-400 High Performance X-Bus Modul SORCUS Eigenschaften Standard Modul für alle X-Bus Trägerysteme Intel X Scale CPU 400 MHz ARM V5TE (inkl. Thumb- und DSP) Multi-Prozessor fähig bis zu 32 MByte RAM
Mehrden Zusammenhang von Information und Daten und verschiedenen Darstellungsformen von Daten verstehen,
Curriculum für das Fach Informatik/Mathematik im WP-II-Bereich am Max-Planck-Gymnasium Ziel des Unterrichts ist die Vermittlung informatischer Grundlagen, die es dem Lernenden ermöglichen, ihn umgebende
MehrDigitale Audiokodierung mit MP3, Varianten und Anwendungsgebiete
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Digitale Audiokodierung mit MP3, Varianten und Anwendungsgebiete Dirk Schulze Dresden,
MehrEntwurf und Implementierung eines statischen Backbones für die Kommunikation mit dynamischen Nutzerpartitionen auf einem Multi-FPGA-Board
Zwischenvortag zur Studienarbeit Entwurf und Implementierung eines statischen Backbones für die Kommunikation mit dynamischen Nutzerpartitionen auf einem Multi-FPGA-Board Albert Schulz Dresden, 1 Gliederung
MehrKlassifikation von Textabschnitten
Klassifikation von Textabschnitten Am Beispiel von Stellenanzeigen (JASC - Job Ads Section Classifier) Gliederung 1. Einführung: Zu welchem Zweck machen wir das? 2. Klassifikation ein kurzer Überblick
MehrEinführung in die Signalverarbeitung
Einführung in die Signalverarbeitung Phonetik und Sprachverarbeitung, 2. Fachsemester, Block Sprachtechnologie I Florian Schiel Institut für Phonetik und Sprachverarbeitung, LMU München Signalverarbeitung
MehrDLM-Update. DLM-Update. Technische Ergebnisse der Entwicklungsphase. Nutzerworkshop II 15./16. März Kiel
DLM-Update Technische Ergebnisse der Entwicklungsphase Nutzerworkshop II 15./16. März 2016 - Kiel A. Völker, A. Bicsan, M. Fischer, G. Kaspar, A. Klink, S. Müller, C. Röttger, C. Severin, G. Stock, A.
MehrKonzeptperspektive. Sensorik- und Mikrocontrollerplattform im Formula Student Rennwagen. Johann-Nikolaus Andreae 1.
Konzeptperspektive Sensorik- und Mikrocontrollerplattform im Formula Student Rennwagen Johann-Nikolaus Andreae 1. Dezember 2008 AW1 Agenda 1. Ziele 2. 3. 4. 2 Formula Student Telemetrie Hardwaredesign
MehrBeuth HS TFH für Berlin Technik Berlin University of Applied Science DSV-Labor. Organisatorisches - Studiengang BEL Schwerpunkt ES
Beuth HS TFH für Berlin Technik Berlin University of Applied Science DSV-Labor Organisatorisches - Studiengang BEL Schwerpunkt ES DSV-Labor (Organisatorisches) Ablauf: 5 Laborübungen 11 Termine Anwesenheitspflicht
MehrArchitektur und Entwicklung von Augmented Reality Anwendungen; AR Frameworks
Architektur und Entwicklung von Augmented Reality Anwendungen; AR Frameworks Ludwig-Maximilans-Universität München HS Virtual- and Augmented Reality Branimir Mirtchev Gliederung Einführung Grundlagen und
MehrHochschule für Technik und Architektur Bern Digital Signal Processing
U1-1 U1 DSP56002 EVM Board Installation Umfeld Das DSP56002 EVM (Evaluation Module) ist ein Hilfsmittel zur Einarbeitung und Test einfacher Signalprozessoranwendungen mit dem DSP56002 von Motorola. Der
MehrPSE Kick-off. Prof. Bernhard Beckert, Dr. Mattias Ulbrich, Alexander Weigl
PSE Kick-off Prof. Bernhard Beckert, Dr. Mattias Ulbrich, Alexander Weigl Institut für Theoretische Informatik Anwendungsorientierte formale Verifikation 07.11.2016 TOP Organisation Betreuer Zeitplan Wöchentliche
MehrCoreSight-Zugang auf dem ZedBoard. Alex Bereza
Alex Bereza Dresden, Gliederung 1. Aufgabenstellung 2. Das 3. CoreSight 4. Trace-Pakete 5. Implementierung des IP-Cores 6. Fazit 7. Quellen Folie Nr. 2 von 26 1. Aufgabenstellung ARM-Prozessor des verfügt
MehrGSV-6CPU GSV-6CPU. Beschreibung
GSV-6CPU GSV-6CPU Beschreibung Die Produktreihe GSV-6 bietet Signalverarbeitung für Dehnungsmessstreifen auf kleinster Fläche. Das Herzstück des GSV-6 ist eine Leiterplatte in den Abmessungen 19mm x 14mm.
MehrDas RSA-Verfahren. Proseminar Kryptographische Protokolle SS Armin Litzel
in der Praxis Proseminar Kryptographische Protokolle SS 2009 5.5.2009 in der Praxis Gliederung 1 Grundlegendes über RSA 2 in der Praxis Allgemeine Vorgehensweise zur Verschlüsselung Signieren mit RSA 3
MehrHardware Praktikum 2008
HaPra 2008 - Versuchsreihe 5 - ALU Hardware Praktikum 2008 Prof. Dr. H.-J. Wunderlich Dipl.-Inf. M. Imhof Dipl.-Inf. S. Holst Agenda Die HaPra-CPU Eine kleine Übersicht VHDL Projekt-Organisation Entwurf
Mehr1 Diskriminanzanalyse
Multivariate Lineare Modelle SS 2008 1 Diskriminanzanalyse 1. Entscheidungstheorie 2. DA für normalverteilte Merkmale 3. DA nach Fisher 1 Problemstellungen Jedes Subjekt kann einer von g Gruppen angehören
MehrLeMaker HiKey 960 4GB, Octa Core 4xARM Cortex A73 + 4xA53 64-Bit-CPU, Mali G71 MP8 3D GPU, 96board
LeMaker HiKey 960 4GB, Octa Core 4xARM Cortex A73 + 4xA53 64-Bit-CPU, Mali G71 MP8 3D GPU, 96board EAN CODE 4 0 3 8 8 1 6 1 5 1 0 8 7 LeMaker s Nachfolger des Hikey-Boards heißt HiKey960, mit leistungsstarken
Mehr