Die Architektur der neuen Mikrocontrollerfamilie

Transkript

1 Berechenbarer Steuerknecht Neue 32-bit-Mikrocontrollerfamilie auf 68K-Basis bringt vorhersagbares Zeitverhalten in industrielle Echtzeit-Anwendungen Speziell für die Anforderungen industrieller Embedded-Anwendungen wurde die neue 32-bit-Mikrocontrollerfamilie entwickelt. Die neue Systemarchitektur basiert auf dem 68K-Befehlssatz und bietet dank programmierbarer Peripheriefunktionen ein hohes Maß an Flexibilität und eine einzigartige Deterministik. Auf dem Chip wurden zahlreiche Funktionen integriert, die vor allem bei sicherheitskritischen Echtzeit- Aufgaben das Software-Debugging und den Test vereinfachen. Der 1100 im Überblick Optimierter 32-bit-Echtzeit-Prozessorkern CPU32+-kompatibler Befehlssatz (68K-kompatibel) Taktfrequenz: 66 MHz Fünf Hardware-basierte unabhängige Kontexte Zeit- und Raumpartitionierung in Hardware Benutzerprogrammierbarer Cache und MPU Schnelles Interrupt-Handling und schnelle Task- Umschaltung (66 MHz) Konfigurierbare Peripherie-Schnittstellen, z.b. und CAN 2.0 Externe Bus-Schnittstelle (32 bit), 10 bit breiter 8-Kanal-A/D-Umsetzer 24 Kbyte SRAM Standard-PQFP, TQFP oder FBGA, 208 Pins, industrieller Temperaturbereich Die Architektur der neuen Mikrocontrollerfamilie von Innovasic Semiconductor (Bild 1) wurde bereits vom Konzept her auf Embedded-Anwendungen optimiert. Dadurch unterscheidet sie sich wesentlich von den typischen, für den PC- oder Consumer-Markt konzipierten Mehrzweck-Mikrocontrollern, die in der Regel erst durch aufwendige Software auf die Anforderungen des industriellen Marktes zugeschnitten werden. Bei Innovasics neuer Architektur hingegen wurden zahlreiche Embedded-Funktionen, die ansonsten oftmals in Software realisiert werden, bereits auf dem Chip in Hardware implementiert. Damit erspart sich der Systementwickler das Schreiben und Debuggen von tausenden Zeilen an Applikations-Code. Die Folge davon sind kurze Entwicklungszeiten und eine kurze Markteinführungszeit. steht für flexible input deterministic output, und der Name fasst bereits die beiden wesentlichen Merkmale der neuen Mikrocontrollerarchitektur zusammen: flexible Schnittstellen dank der auf dem Chip integrierten Peripherie-Engine und deterministische Ausgänge, die das besondere Echtzeit-Verhalten der Architektur widerspiegeln. Durch die exakt vorhersagbare Funktionsweise des Mikrocontrollers lassen sich auch besonders zeit- und sicherheitskritische Aufgaben zuverlässig bewältigen. Renaissance des 68K-Befehlssatzes Von Rosemarie Krause Der -Mikrocontroller basiert auf einer 32-bit-CISC-Architektur und dem weit verbreiteten CPU32+-Befehlssatz (68000), der sich besonders für Embedded-Systeme eignet (Bild 2). Der erste Vertreter aus dieser Controllerfamilie ist der 1100, der dank seiner deterministischen Eigenschaften mit einer Taktfrequenz von nur 66 MHz auskommt (s. Kasten 1100 ). Aufgrund dieser niedrigen Taktfrequenz bleibt die Verlustleistung des Bausteins gering. Neben der CPU integriert der 1100 einen Context-Manager für die Verwaltung von insgesamt fünf unabhängigen Hardware-Kontexten. Die Timer Count Units umfassen zwei 32-bit breite Timer, einen Watchdog und fünf Context Timer, wobei jeweils ein Timer pro Hardware-Kontext vorgesehen ist. Das wahlweise 8 oder 16 bit breite, externe Bus-Interface bietet programmierbare Chip Selects und einen Speicher-Controller. Zusätzlich befinden sich auf dem Baustein ein deterministischer Cache und eine Speicherschutzeinheit (Memory Protection Unit MPU). Der SDRAM- Controller, ein 24 Kbyte großes, schnelles SRAM und ein 10 bit breiter 8-Kanal-A/D-Umsetzer runden den I Bild 1. Der erste Bausteintyp aus der - Mikrocontrollerfamilie wird in einem Standard-PQFP, TQFP oder FBGA-Gehäuse mit 208 Pins geliefert. Funktionsumfang ab. Zur Emulation und zum Debugging ist ein JTAG-Debug-Interface vorhanden. Eine Peripheral Unit (PMU) steuert zusammen mit den Frame Buffern die universellen I/O-Controller (UICs), die die unterschiedlichen Hardware-Schnittstellen zur Verfügung stellen. Dabei ist der I/O-Bus vom CPU-Bus getrennt ausgeführt. Der in einem 0,25-μm-CMOS-Prozess gefertigte 1100 arbeitet mit einer Versorgungsspannung von 3,3 V und bietet 5-V-tolerante Ein-/Ausgänge. Er ist im Standard-PQFP, TQFP oder im FBGA-Gehäuse mit 208 Pins für den industriellen Temperaturbereich erhältlich. 58 Elektronik 23/2006

2 Prioritätssteuerung Kontext- Manager Kontext 0 Kontext 1 Kontext 4 Embedded Firmware Timer Zähler Externe Bus- Schnittstelle SDRAM- Controller RTOS Harte Echtzeit-Funktionen in Hardware gegossen Schnelle Kontext-Umschaltung Im industriellen Umfeld, z.b. in Automatisierungssystemen, müssen die eingesetzten Mikrocontroller ihre Funktionen in exakt definierten Zeitabläufen abarbeiten. Nur so lassen sich Echtzeit-Funktionen zuverlässig steuern und sicherheitsrelevante Tasks bewältigen. Da jedoch die meisten Mikrocontrollerarchitekturen nicht auf diese Zeitvorgaben (Timing Constraints) hin optimiert sind, wird diese Aufgabe in der Regel von einem Echtzeit-Betriebssystem (Real-time Operating Benutzerapplikation Sicherheitskritischer Code Echtzeit- Schleife 1 Echtzeit- Schleife 2 Overhead- - Stacks, Register - Prioritäten etc. Kontextumschaltung " RTOS-High-level- Tasks" & Netzwerk- Typischer Mehrzweck- Mikrocontroller CPU DMA Ausfùhrungs- Einheit Deterministische CPU Timer Peripherie- und " Frame Buffers" I Bild 2. Der 1100 basiert auf einer 32-bit-CISC-Architektur mit einem 68Kkompatiblen Befehlssatz. Übergeordneter Kontext (Supervisor Context) Overhead- - Stacks, Register - Prioritäten etc. Echt- zeit- Schleife 2 Echt- zeit- Schleife 1 I Bild 3. In der -Architektur werden wichtige Echtzeit-Tasks in Hardware realisiert. System RTOS) übernommen. Das RTOS unterscheidet dann zwischen sicherheitskritischem Benutzer-Code, der in Echtzeit ablaufen muss, und dem Applikations-Code. Diese Lösung hat den Nachteil, dass der Systementwickler wenig Einfluss darauf hat, wie und wann das RTOS diese Aufgaben behandelt. Anders ist das bei der -Architektur: Sehr wichtige Echtzeit-Tasks können in getrennten Kontexten abgearbeitet werden und lassen sich damit exakt steuern. Die Hardware bestimmt, welcher Code gerade abläuft, legt die Prioritäten der einzelnen Kontexte untereinander fest und verwaltet den Software-Overhead. Den Tasks wird ihren Prioritäten entsprechend einer der insgesamt fünf raum- und zeitpartitionierten Hardware-Kontexte zugeordnet. Jeder Kontext arbeitet wie eine virtuelle CPU (Bild 3). Die hardwaremäßige Raum- und Zeitpartitionierung sorgt dafür, dass sich die einzelnen Kontexte nicht gegenseitig beeinflussen. Das bedeutet, dass ein Code mit niedriger Priorität nicht eine in Echtzeit ablaufende sicherheitskritische Aufgabe stören kann. Jeder Kontext verfügt über einen Sicherheitskritischer Code Benutzerapplikation (Firmware) " RTOS-High-level- Tasks" & Netzwerk unabhängige Hardware-Kontexte Kontext- Umschaltung Deterministischer Cache & MPU SPIDER Debug SRAM 10-bit/8-Kanal- A/D-Umsetzer JTAG Debug UIC 0 UIC 1 UIC 2 UIC 3 RTOS eigenen Registersatz, der dem Prozess zur Verfügung steht. Das Umschalten zu einem anderen Kontext wird über einen CPU-Befehl ausgelöst. In diesem Fall erfolgt die Kontext-Umschaltung (Context Switching) innerhalb eines einzigen Taktzyklus (Bild 4). Die -CPU ist diesbezüglich also wesentlich schneller als ein typischer 200-MHz-RISC-Core. Die Interrupts lassen sich fest bestimmten Kontexten zuordnen. Neben dem von der CPU32 bekannten Nested Interrupt-Schema (Standard-Modus) kann ein Kontext auch im so genannten Fast Vectored Modus betrieben werden. In diesem Modus gibt es keinen Grundprozess mehr, der Kontext schläft im Normalfall. Tritt nun ein ihm zugeordneter Interrupt auf, beginnt der Kontext sofort mit der Abarbeitung an der in der Interrupt- Tabelle hinterlegten Adresse. Ein Retten der Register ist nicht nötig, da in einem solchen Kontext keine Nested Interrupts vorkommen können. Zur Kommunikation zwischen den einzelnen Kontexten stehen ausgefeilte, in Hardware realisierte Synchronisationsmethoden zur Verfügung. Für jeden Kontext lässt sich im Context-Timer eine maximale Ausführungszeit festlegen. Bei Überschreiten des zugeteilten Zeitfensters kann somit eine Fehlerbehandlung erfolgen. Der Mikrocontroller erkennt darüber hinaus, wenn keine Aufgaben abzuarbeiten sind, und geht automatisch in den Strom sparenden Auto-Sleep-Modus. Bei Setzen eines Interrupt-Signals kehrt die Hardware sofort in den Arbeitsstatus zurück. Die auf dem Chip integrierte MPU überwacht per Hardware die Speicherverwaltung der einzelnen Kontexte. Die MPU wird während der Boot-Zeit programmiert und ordnet bestimmte Speicherblöcke speziellen Kontexten zu. So lässt sich ein Speicherblock für einen Kontext als Read-Write (Lesen und Schreiben zulässig) und für einen anderen Kontext als Read-only (nur Lesen zulässig) definieren, oder ein Zugriff wird gänzlich verhindert. Damit wird sichergestellt, dass sich Teile der Daten nicht untereinander stören. Diese Funktion ist gerade für sicherheitskritische Anwendungen von großer Bedeutung. 60 Elektronik 23/2006

3 Von abgekündigten Bausteinen zu eigenen Controllern Bislang hat sich die 1992 gegründete Innovasic Semiconductor Inc. vor allem auf die Entwicklung und Lieferung von Ersatz-ICs abgekündigter Bauelemente fokussiert. Mit insgesamt 150 abgeschlossenen IC-Designs und über einer Million ausgelieferter Bauteile, vorwiegend Nachbauten gängiger Mikrocontrollertypen wie z.b. 186/188, H8, Z88, 6805 und 8051, zählt das US-Halbleiterunternehmen mittlerweile zu den weltweit führenden Anbietern in diesem Markt. Die Basis langjähriger Partnerschaften mit namhaften industriellen Kunden bot Innovasic die besten Voraussetzungen, eine eigene, auf Echtzeit-Embedded-Applikationen zugeschnittene Mikrocontrollerfamilie zu entwickeln. Benutzerprogrammierbarer Cache Steuerung und Messung von Automatisierungsparametern müssen in regelmäßigen Zeitfenstern starten und innerhalb genau definierter Prozesszeiten ablaufen. Das heißt, dass die Zeit zwischen Anfordern eines Task und tatsächlichem Start der Aufgabe, die Latenzzeit (Latency), innerhalb einer sehr geringen Toleranz liegen muss. Unterliegt die Latenzzeit nicht vorhersehbaren Schwankungen, spricht man von Jitter. Um Jitter zu minimieren, muss die Latenzzeit reduziert werden. Das hat allerdings eine hohe Systemgeschwindigkeit und damit verbunden eine hohe Wärmeentwicklung zur Folge. Bei den -Mikrocontrollern ist dank des benutzerprogrammierbaren Speichers (User Programmable Cache) der Jitter vernachlässigbar. Dazu wird während der Boot-Zeit der kritische Code per Software gesteuert dauerhaft im Cache gespeichert. Soll der Code ausgeführt werden, lässt er sich mit vorhersehbarer Antwortzeit schnell und ohne Verlängerung der Taktzyklen aus dem Speicher auslesen. Da alle wichtigen Echtzeit-Funktionen in Hardware realisiert sind, ist es möglich, uclinux in einem Kontext auszuführen und die Echtzeit-Funktionen in andere Kontexte zu verlegen. Damit macht aus uclinux praktisch ein Echtzeit-Betriebssystem. oder CAN gefällig Der 1100 umfasst insgesamt vier Universal-I/O-Controller (UICs), die als RISC-Engine jeweils entsprechend den unterschiedlichen Anforderungen der vielfältigen Industrie-Anwendungen programmierbar sind (Bild 5). Die Konfiguration erfolgt per Firmware, um den CPU-Core von den Aufgaben des Datenverkehrs weitestgehend zu entlasten. Jeder Universal-I/O-Controller ist für folgende Protokolle ausgelegt: Halb- und Vollduplex-10/100-Mbit/s- (mit MAC- Adress-Filterung), bis zu 72 Mehrzweck-I/Os ( Smart GPIOs), (jeder UIC kann als zweikanalige, kompatible programmiert werden), CAN 2.0B sowie Elektronik 23/

4 Priorität Priorität INTERRUPT INTERRUPT PUSH ISR SCHED POP Wettbewerb SCHED fügung stellen. Genauso gut sind aber auch zwei - und zwei CAN- Schnittstellen konfigurierbar. Mit dem Multi-Plattform-Ansatz kann der Anwender die bereits existierende -Software und den vorhandenen Debug-Code für die unterschiedlichsten Applikationen nutzen. Darüber hinaus reduziert sich das Lager- aufgrund nur einer benötigten Teilenummer anstelle zahlreicher Derivate. I Bild 4. Zur Kontext-Umschaltung (Context Switching) ist in der Regel nur ein Taktzyklus erforderlich. I 2 C, SPI (Serial Peripheral Interface) und kundenspezifische Protokolle. I Bild 5. Die vier Universal-I/O-Controller (UICs) unterstützen eine Vielzahl an unterschiedlichen Schnittstellen wie z.b., CAN und I 2 C. Kundenspezifische Plattform A GPIO GPIO Die durch die Architektur unterstützten Schnittstellenformate sind als Standard-Bibliothekselemente vorhanden und lassen sich einfach zusammen mit dem Applikations-Code compilieren. Beispielsweise können mit den vier UICs Konfigurationen realisiert werden, die eine -, eine CAN- Schnittstelle und vier s zur Ver- Kundenspezifische Plattform B Kundenspezifische Plattform C = PHY oder externer Puffer CAN CAN Beschleunigte Software- Entwicklung und einfaches Debugging Zur Entwicklungsunterstützung der -Familie stellt Innovasic das auf dem Chip integrierte Software Profiling and Integrated Debug EnviRonment (SPIDER) zur Verfügung. Da wesentliche Debugging-Funktionen in Hardware realisiert sind, kann der Debugging-Aufwand minimiert werden, was kurze Entwicklungszeiten und damit geringe Kosten zur Folge hat (Bild 6). Dank SPIDER lassen sich in Hardware Trace-Daten erzeugen, Break- und Watch-Punkte setzen und ein echtes Single-Step-Debugging durchführen. SPIDER bietet die Möglichkeit, einen unbegrenzten Trace-Buffer anzulegen, der zur Fehlerprotokollierung alle Funktionsaufrufe und auf Wunsch auch jeden Sprung der Task-Abarbeitung speichert. Der Pufferspeicher kann an jeder Stelle des Arbeitsspeichers der CPU platziert sein und mit geeigneter Software, z.b. über eine 62 Elektronik 23/2006

5 Mikrocontroller IIII Bauelemente Firmware-Entwicklung Firmware-Entwicklung Firmware-Debugging/-Test Firmware-Debugging/-Test -Schittstelle oder über den JTAG-Port, ausgelesen werden. Darüber hinaus bietet die Entwicklungsumgebung die Möglichkeit, kontext-bewusste Hardware-Breakpoints zu setzen. Tritt zum Beispiel unter bestimmten Bedingungen ein Fehler auf, können nach Setzen eines Breakpoints die gespeicherten Trace-Daten evaluiert werden. Um komplexe Trigger-Bedingungen zu erlauben, lassen Wettbewerb Zeit-/Kosten- Ersparnis I Bild 6. Mit der Entwicklungsumgebung Software Profiling and Integrated Debug EnviRonment (SPIDER) lassen sich Entwicklungszeit und -kosten deutlich reduzieren. I Bild 7. Zur Evaluierung der neuen -Architektur ist von Innovasic ein Entwicklungskit erhältlich. sich auch mehrere Breakpoints zu einer Kette zusammenschließen. Dabei kann die CPU über den JTAG- Port von jedem Breakpoint aus im Ein-Schritt-Modus betrieben werden. So ist es möglich, den Code Zeile für Zeile zu verfolgen, um den aufgetretenen Fehler zu finden. Die Analyse ist durchführbar, ohne die nicht beteiligten Kontexte oder den Prozessor zu stören. Zudem kann mit SPIDER der Status eines Registers oder einer Schnittstelle geändert werden. Die Entwicklungsumgebung bietet auch die Möglichkeit, statistische Informationen zu liefern, um zeitkritische Code-Teile zu identifizieren, die sich dann im deterministischen Cache speichern lassen. Zusammen mit dem Mikrocontroller liefert Innovasic eine Software-Bibliothek und komplette Entwicklungswerkzeuge einschließlich der In- dustriestandard- IDE Eclipse, der G++-GNU- Tool-Chain von Code Sourcery, der vollen Bibliotheksunterstützung, der UIC-Firmware und Musterprogramme. Zur schnellen Evaluierung der -Architektur ist auch ein Entwicklungskit erhältlich (Bild 7). gs Internet [1] Homepage der Innovasic Semiconductor: [2] Homepage des : [3] Homepage des deutschen Repräsentanten Mocom Software: Dipl.-Ing. (FH) Rosemarie Krause studierte Technische Physik an der Fachhochschule München. Nach einer Entwiclungstätigkeit bei Siemens wechselte sie in die Redaktion der Wochenzeitschrift Markt & Technik. Sie kehrte nach sechs Jahren in die Industrie zurück und übernahm Aufgaben in den Bereichen Marketing bzw. Engineering für applikationsspezifische Schaltungen und digitale Consumer-Bauelemente bei Motorola Halbleiter. Nach elf Jahren begann sie eine Tätigkeit in der Redaktion der Electronic Embedded Systeme im Konradin Verlag und gründete nach Einstellung der Monatszeitschrift ein technisches Redaktionsbüro mit dem Schwerpunkt Elektronik. Rosemarie.Krause@gmx.de Elektronik 23/