Teil 1: Prozessorstrukturen

Transkript

1 Teil : Prozessorstrukturen Inhalt: Mikroprogrammierung Assemblerprogrammierung Motorola 6809: ein einfacher 8-Bit Mikroprozessor Mikrocontroller Koprozessoren CISC- und RISC-Prozessoren Intel Pentium Was ist ein Mikrocontroller? Als Mikrocontroller bezeichnet man CPU Speicher (RAM, ROM und/oder EEPROM) kombiniert mit mehreren E/A-Komponenten, wie z.b. programmierbarer Timer A/D- und D/A-Wandler parallele E/A-Schnittstelle serielle asynchrone E/A-Schnittstelle serielle synchrone E/A- Schnittstelle auf einem einzigen Chip! 2

2 Klassen von Mikrocontrollern Mikrokontroller für einfache Anwendungen: i.a. 8-Bit CPU geringe Taktfrequenz (< 0 MHz) programmiert in Assembler, ggf. in C oder BASIC sehr kleiner RAM-Bereich (typisch < Kbyte) kleiner ROM/EEPROM-Bereich (typisch < 6 Kbyte) Chip mit ca Pins Beispiele: Intel 805, Motorola 68HC5, 68HC Mikrokontroller für komplexe Anwendungen: i.a. 32-Bit CPU mittlere Taktfrequenz (< 00 MHz) Gleitkommaeinheit für IEEE double precision Format programmiert in Hochsprache kleiner RAM-Bereich (typisch < 32 KByte) großer EEPROM-Bereich (typisch < 52 Kbyte) Chip mit ca Pins Beispiele: Motorola MPC555, AMD Elan 3 Eigenschaften eines Mikrocontrollers Mikrocontroller sind optimiert zum Einsatz in eingebetteten Systemen: ohne weitere externe Bausteine betriebsbereit geringer Platzbedarf auf Platine viele Konfigurationen mit unterschiedlichen Kombinationen von E/A- Komponenten verfügbar auch Taktgenerator bereits auf dem Chip geringer Stromverbrauch, Standby-Modus verfügbar für großen Temperaturbereich ausgelegt geringer Preis bei hohen Stückzahlen dediziert für eine Anwendung, die durch die Software festgelegt ist maskenprogrammiertes ROM oder EEPROM enthält Betriebssystem bzw. Monitorprogramm sowie das Anwendungsprogramm Hauptanwendungsgebiet: Steuerungsaufgaben 4 2

3 Eigenschaften von Mikrokontrollern (Forts.) mehrere hardwaremäßig (d.h. über spezielle Eingabeleitungen) wählbare Arbeitsmodi, z.b.: single chip mode (fast alle Pins des Chips stehen können für E/A- Leitungen genutzt werden) expanded mode (Adreß- und Datenbus wird nach außen geführt ) bootstrap mode (ROM beinhaltet eine Urlader-Routine zum Laden eines kleinen Programms über die eingebaute serielle E/A-Schnittstelle ins RAM, anschließend Sprung an eine feste Startadresse, z.b. 0000H) Kommunikation zwischen E/A-Bausteinen und CPU über an bestimmte E/A-Adressen in den Adreßraum eingeblendete lesbare und /oder schreibbare Kontroll- und Datenregister ( memory mapped I/O ) Interrupts, die von CPU durch das Setzen eines bestimmten Bits in einem Kontrollregister des jeweiligen E/A-Bausteins gesperrt werden können 5 E/A-Bausteine E/A-Baustein verfügt neben Kontrollregister über Datenregister zur Zwischenpufferung von einzulesenden oder auszugebenden Daten (nötig, da E/A-Geräte zumeist langsamer als CPU sind und zudem asynchron zur CPU arbeiten) häufig separate Eingabe- und Ausgaberegister an gleicher E/A-Adresse (z.b. für bidirektionalen Datentransfer). und Statusregister dient zum Austausch von Statusinformationen zwischen E/A-Baustein und CPU (z.b. Verfügbarkeit eines neuen Eingabewertes im Eingaberegister, Ausgabegerät hat Zeichen aus Ausgaberegister gelesen) E/A-Baustein setzt/löscht entsprechende Bits im Statusregister selbständig Abfrage des Statusregisters von CPU in einer Schleife ( Polling ) die vier wichtigsten E/A-Bausteine (programmierbarer Timer, parallele Schnittstelle, asynchrone serielle Schnittstelle, A/D- Wandler) sollen hier kurz vorgestellt werden

4 Programmierbarer Timer typischer Aufbau (aus 68HC): interner 6-Bit Zähler mit einem vorgeschalteten programmierbaren Frequenzteiler ( prescaler ) 6-Bit Komparator(en) mit ladbaren 6-Bit Register(n) 6-Bit Latch(es) Interrupt-Logik mit lesbarem Flag-Register sowie Mask-Register zur Maskierung nicht benötigter Interrupts drei Arbeitsmodi: input capture : Festhalten des aktuellen Zählerstands im Latch bei Signal output compare : Setzen eines Signals bei Erreichen eines Zählerstands overflow : Generieren eines Interrupts bei Zählerüberlauf 7 Parallele Schnittstelle typischer Aufbau (aus 68HC): Eigenschaften: uni- oder bidirektionale Ports; E/A-Pins zumeist mit Funktionen anderer Schnittstellen kombiniert Ausgabe erfolgt durch Beschreiben des output register bidirektionaler Port hat neben den Datenregistern ein zusätzliches Richtungsregister ( data direction register ), dessen i-tes Bit die Richtung für das i-te E/A-Bit angibt (z.b. 0=Eingabe, =Ausgabe) über optionalen Strobe-Eingang wird Zeitpunkt des Einlesens in Eingaberegister ( input latch ) festgelegt 8 4

5 Asynchrone serielle Schnittstelle zwei gebräuchliche Bezeichnungen: UART = Universal Asynchronous Receiver Transmitter, SCI = Serial Commmunication Interface bidirektionaler Betrieb ( full-duplex ) mit festem Format, i.a. Start-Bit (stets 0), 8 Daten-Bits, Stop-Bit (stets ) je ein 0-Bit Schieberegister für Senden ( Transmit, Tx ) und Empfangen ( Receive, Rx ) Frequenz ( baud rate ), identisch für beide Richungen, typischerweise im Bereich von 75 bis Baud (Bit/Sek.) durch programmierbares Baudratenregister einstellbar separate Sende- und Empfangsregister ( TxDR, RxDR ) Steuerung über Signale ( TxDR Empty, Transmit Complete, RxDR Full, Rx Idle ) mittels Polling oder Interrupt 9 Asynchrone serielle Schnittstelle (Forts.) typischer Aufbau (aus 68HC): Statussignale: TDRE ( TxDR Empty ) TC ( Transmit Complete ) RDRF ( RxDR Full ) IDLE ( Rx line idle ) OR ( Overrun Error ) NF ( Noise Error Flag ) FE ( Framing Error ) Kontrollsignale: TE/RE ( Tx/Rx Enable ) TIE ( TDRE Interrupt Enable ) TCIE ( TC Interrupt Enable ) RIE ( RDRF Interrupt Enable ) ILIE ( Idle Interrupt Enable ) 0 5

6 A/D-Wandler Umwandlung eines analogen Signals in einen digitalen Wert an bestimmten Abtastzeitpunkten Eingangsspannung V aus endlichem Intervall [V L, V H ] typischer Aufbau (aus 68HC): Auflösung: 8 Bit 2 Referenzspannungen nötig (V RL $00, V RH $FF) mehrere Kanäle V i über analogen Multiplexer wählbar Genauigkeit: ± Bit sukzessive Approximation in 8 Schritten Kontrollregister mit Signal CCF ( Conversion Complete Flag ) Beispiel: Motorola 68HC 8-Bit Mikrocontroller mit CPU ähnlich Motorola 6809 HCMOS-Technologie, maximale Taktfrequenz: 3 bis 5 MHz Speicher je nach Modell: 0, 256, 52 oder 768 Byte RAM 0, 4, 2 oder 20 Kbyte ROM 0, 52 Byte oder 2KByte EEPROM Integrierte E/A-Bausteine: 6-Bit Timer: 3(4) input capture, 5(4) output capture (Port A) serielle Schnittstellen: SCI, SPI (Port D) 8-Kanal 8-Bit A/D-Wandler (Port E) 8-Bit Puls-Akkumulator (Port A bis zu 38 parallele E/A-Leitungen (6 bidirektional, nur Eingabe, nur Ausgabe, Ports A bis E) 2 6

7 Beispiel: Motorola 68HC (Forts.) Aufbau: 3 Beispiel: Motorola 68HC (Forts.) 4 Arbeitsmodi, wählbar durch Beschaltung der externen Eingabeleitungen MODA, MODB: MODB 0 0 MODA 0 0 Arbeitsmodus single chip expanded bootstrap special test im single chip Modus stehen alle 5 Ports für E/A-Leitungen zur Verfügung im extended Modus arbeiten Port B und Port C als Adressund Datenbus im Multiplexbetrieb: bei AS= wird über beide Ports eine 6-Bit Adresse ausgegeben bei AS=0 wird über Port C ein 8-Bit Datenwort geschrieben/gelesen (Richtung wird über Signal R/W festgelegt) im bootstrap Modus wird nach Reset die serielle Schnittstelle initialisiert und hierüber ein Programm in das RAM geladen 4 7

8 Beispiel: Motorola 68HC (Forts.) Speichermodell (von 68HCE2): 5 Beispiel: Motorola 68HC (Forts.) Speichermodell (Forts.): Zugriff auf alle Register der vorhandenen E/A-Bausteine über einen 64-Byte Registerblock Startadresse von RAM, EEPROM und Registerblock in 4 Kbyte Schritten beliebig verschiebbar statisches RAM behält im Standby sämtliche Informationen im STOP-Modus (d.h. nach Abschaltung des Prozessortaktes durch Ausführung einer STOP-Instruktion) im WAIT-Modus (d.h. nach Anhalten der CPU durch WAI-Instruktion) internes EEPROM ist abschaltbar (Löschen eines Bits im CONFIG-Register) kann intern per Software programmiert werden (Byte Erase, Bulk Erase, Byte Progamming), da die hierzu benötigten Überspannungen auf dem Chip generiert werden 6 8

9 Beispiel: Motorola 68HC (Forts.) CPU ist ähnlich zu Motorola 6809: identisches Registermodell z. Teil andere mnemonische Bezeichner bei gleichen Befehlen einige neue Befehle, z.b. Inkrementieren/Dekrementieren von X,Y-Register: INX, INY, DEX, DEY Bit-Befehle zum Setzen/Löschen einzelner Bits im Speicher: BSET, BCLR bedingte Sprungbefehle nach Test einzelner Bits im Speicher: BRSET, BRCLR Steuerbefehle zum expliziten Setzen/Löschen von Statusbits: SEC, SEI, SEV, CLC, CLI, CLV Divisonsbefehle (6 Bit im D-Register / 6 Bit im X-Register): IDIV, FDIV 7 Beispiel: Motorola 68HC (Forts.) Resets und Interrupts: externer Reset und COP Reset ( Computer Operates Properly, ausgelöst durch das Timeout eines Watchdog Zählers) externer XIRQ Interrupt nicht maskierbar externer IRQ und alle internen Interrupts maskierbar (mit I-Bit im CC-Register und einzelnen Bits in E/A-Kontrollregistern) feste Priorität aller Interrupts, jedoch kann durch Beschreiben des Registers HPRIO einem Interruptsignal die höchste Priorität zugewiesen werden 8 9