Protokoll zum Versuch Flip-Flop

Transkript

1 Naturwissenschaft Torben Pfaff Protokoll zum Versuch Flip-Flop Praktikumsbericht / -arbeit

2

3 Praktikum zu Elektronische Bauelemente und Schaltungstechnik Protokoll zum Versuch Flip-Flop

4 Versuch Flip-Flop Inhaltsverzeichnis 1 Aufgabenstellung Vorbereitende Fragen Skizzieren Sie ein RS-FF mit NAND-Gattern (not and) und stellen Sie eine Wahrheitstabelle auf. Erklären Sie Angaben die nicht 0, 1, Q oder Q entsprechen. Was versteht man unter dem Begriff des verbotenen Zustands? Wie realisiert man ein D-FF aus einem JK-FF und einem Inverter? Ergänzen Sie für die synchrone Dekade die Wahrheitstabelle der Ausgänge Q i mit den Eingängen J i und K i Skizzieren Sie eine Schaltung für einen synchronen 4-Bit Binärzähler. Verwenden Sie für Ihre Schaltung ausschließlich Gatter, die im Praktikum zur Verfügung stehen(not, NAND, NOR und XOR) Grundlagen FlipFlops Grundlagen und Typen Zähler / Frequenzteiler / Dekade Mechanische Schalter und Relais Prellen und Gegenmaßnahmen Schieberegister Versuchsaufbau und Durchführung Aufgabe 1: Asynchronzähler Aufgabe 2: Synchronzähler und Relais Aufgabe 3: Schieberegister Auswertung Aufgabe 1: Asynchronzähler Aufgabe 2: Synchronzähler und Relais Aufgabe 3: Schieberegister Diskussion der Ergebnisse Abbildungsverzeichnis Tabellenverzeichnis Quellen Protokoll zu Versuch Flip-Flop Seite 1 von 29

5 1 Aufgabenstellung (1) Es war ein vorwärts zählender asynchroner 4-bit-Binärzähler aufzubauen und mittels eines mit einem Funktionsgenerator erzeugten Rechtecksignals anzusteuern. Während des Zählens waren für alle vier Ausgänge je das Eingangssignal (Spannung gegen Zeit) und das jeweilige Ausgangssignal des Zählers aufzunehmen. Die Aufnahmen waren in einem Diagramm zusammenzuführen und die Zeitverzögerung am Beispiel des Übergangs 7 zu 8 zu skizzieren. Abschließend war ein 0-Ausgang zu ergänzen, und dessen Signal bei hohen Frequenzen aufzunehmen. (2) Es war ein synchroner 4-Bit-Binärzähler möglichst einfach auszubauen. Auch hier war ein Diagramm des Eingangs und der Ausgänge mit der im vorherigen Absatz beschriebenen Vorgehensweise aufzunehmen. Anschließend war ein Relais zwischen den Ausgang des Funktionsgenerators und den Eingang des Zählers zu schalten und die Schaltzyklen des Relais zu zählen. Abschließend waren Ein- und Ausgangssignal des Relais aufzunehmen und in einem Diagramm darzustellen. (3) Es war ein 4-bit-Schieberegister mit aus JK-FFs und Invertern realisierten D-FFs aufzubauen, der Ausgang des Schieberegisters an den Eingang anzuschließen und die Daten im Kreis laufen zu lassen. Abschließend war ein Bit innerhalb des Kreises zu setzen und zu löschen. 2 Vorbereitende Fragen 2.1 Skizzieren Sie ein RS-FF mit NAND-Gattern (not and) und stellen Sie eine Wahrheitstabelle auf. Erklären Sie Angaben die nicht 0, 1, Q oder Q entsprechen. Was versteht man unter dem Begriff des verbotenen Zustands? Abbildung 1 zeigt ein mittels NAND-Gattern realisiertes einfaches RS-Flipflop, Tabelle 1 die zugehörige Wahrheitstabelle. Die Eingänge des RS-FF sind S (S_quer, Set) und R (R_quer, Reset), die Ausgänge Q und Q (Q_quer). Liegen an beiden Eingänge HIGH-Pegel an, bleiben die Ausgangszustände und somit die an ihnen abgreifbaren Pegel erhalten, was den Grundzustand des RS-FF darstellt. In der Wahrheitstabelle wird dies durch Q -1 und Q -1 dargestellt, wobei diese Symbolik darauf verweist, dass bei einer Änderung der Eingangspegel auf diese Eingangszustandskombination die Ausgänge ihre vor der Änderung anliegenden Pegel annehmen und daher die Pegel erhalten bleiben. Wird S auf LOW gelegt, so wird Q HIGH und Q LOW; wird R auf LOW gelegt wird Q LOW und Q HIGH. In der Wahrheitstabelle sind der LOW-Pegel durch eine 0 und der HIGH-Pegel durch eine 1 gekennzeichnet. Eine Besonderheit stellt der sogenannte verbotene Zustand dar, den ein solches RS-FF annimmt, wenn beide Eingänge auf LOW gelegt werden. Zwar liegen beide Eingänge auf einem HIGH-Pegel, dies ist jedoch ein logischer Widerspruch, da ein invertiertes Signal den gleichen Pegel wie ein nicht invertiertes Signal annimmt. Zudem ist der Zustand des RS-FF nicht definiert, sondern vom Zufall abhängig, wenn nach der dem verbotenen Zustand entsprechenden Kombination der Eingangszustände an beide Eingänge zeitgleich ein HIGH-Pegel angelegt wird. Dieser Zustand ist daher zu vermeiden und die entsprechenden Pegel in der Wahrheitstabelle in runden Klammern dargestellt. Protokoll zu Versuch Flip-Flop Seite 2 von 29