Besprechung der Probeklausur Übungsscheine, inoffizielle Evaluation Übungsaufgaben Noch Fragen?

Transkript

1 Themen heute Besprechung der Probeklausur Übungsscheine, inoffizielle Evaluation Übungsaufgaben Noch Fragen?

2 Besprechung der Probeklausur Probeklausur wird jetzt ausgeteilt Notenschlüssel: 45 37,5 Punkte: Note 1 (2,0 Bonuspunkte) 37 31,5 Punkte: Note 2 (1,5 Bonuspunkte) 31 25,5 Punkte: Note 3 (1,0 Bonuspunkte) 25 19,5 Punkte: Note 4 (0,5 Bonuspunkte) 19 0 Punkte: Note 5 (keine Bonuspunkte)

3 Übungsscheine, inoffizielle Evaluation Einwände wegen Scheinen bitte jetzt oder (unmittelbar) per Mail Dann inoffizielle Evaluation nur für mich (kein EvaSys ) Teilnahme ist freiwillig

4 Übungsaufgaben Es gibt bestimmte Klausuraufgaben-Typen, die in sehr ähnlicher Form wiederholt drangekommen sind Es ist daher empfehlenswert, diese Aufgaben schnell und sicher zu beherrschen, zum Üben kann man hierzu alte Klausuren verwenden Im folgenden rechnen wir jetzt noch ein paar vermischte Aufgabentypen, die wir so bisher noch nicht hatten

5 Übungsaufgaben (2) Gegeben sei eine MMU mit einer Seitengröße von 1 kbyte, 8 virtuellen Seiten und 4 physikalischen Seiten. Der aktuelle Ausschnitt der Seitentabelle ist neben angegeben. Virt. Seite Phys. Seite 1. Skizzen Sie die Unterteilung der 32 Bit breiten virtuellen Adresse. 2. Ermitteln Sie die physikalischen Adressen zu den folgenden virtuellen Adressen: 1024, 1024, 4204, 6200 Zur Beschleunigung der Adressberechnung soll ein Cache-Speicher als TLB (Translation Lookaside Buffer) einsetzt werden, der die letzten 32 Einträge aus dem Seitentabellen-Verzeichnis und der Seitentabelle speichert. 3. Unter welchen Bedingungen wird eine Beschleunigung der Adressumsetzung durch einen TLB erreicht? 4. Wie breit ist der Tag eines Cache-Eintrags? Annahme: n bit breite virtuelle Adresse, m Bit breite physikalische Adresse, Seitengröße ist 4 kbyte

6 Übungsaufgaben (3) Übersetzen Sie den folgenden C-Code nach MIPS-Assembler: 1.ptr = &i; 2.i = *ptr; 3.i = **ptr; 4.*ptr = i; Dabei gilt: int i, int* ptr;

7 Übungsaufgaben (4) Gegeben sei das folgende Programmstück: for (i = 0; i < 100; i++) { } A[i] = B[i] + c; Dabei sind A und B Felder von 32-Bit-Integerzahlen. Die Anfangsadressen der Felder A und B sind 0x100 und 0x4000. Die Variable c ist ebenfalls eine 32-Bit-Integerzahl an der Adresse 0x1000. Speichern Sie den letzten Wert von i an der Adresse 0x2000. Schreiben Sie das Programmstück in MIPS-Assembler um.

8 Übungsaufgaben (5) Richtig oder falsch? Statische RAM-Bausteine müssen ständig refresht werden. Eine Variable, auf die schnell zugegriffen werden muss, wird als Variable der Speicherklasse register definiert (C- Programmierung). Richtig! Unterbrechungen sind recht selten in einem Rechner und deuten auf einen Programmierfehler hin.

9 Übungsaufgaben (6) Richtig oder falsch? Seitengrößen können je nach Anforderung dynamisch wachsen. Externe Fragmentierung ist ein typisches Problem der Segmentierung. Richtig! Die notwendige Abbildungsinformation bei der Speicherverwaltung stellt das Betriebssystem zur Verfügung. Richtig!

10 Übungsaufgaben (7) Richtig oder falsch? Assemblersprachen sind maschinenspezifisch. Richtig! Bei DDRAM-Bausteinen wird der Datendurchsatz durch die Verdoppelung ihrer Taktfrequenz verdoppelt. Statische RAM-Bausteine lassen sich besser als dynamische integrieren und besitzen eine kürzere Zugriffszeit.

11 Übungsaufgaben (8) Richtig oder falsch? Pseudobefehle erzeugen keinen Maschinencode. Das Betriebssystem ist allein zuständig für die Umsetzung virtueller in physikalische Adressen. Bei FPM-DRAMs wird der Zugriff wesentlich beschleunigt, wenn die zu lesenden oder zu schreibenden Speicherzellen in der gleichen Zeile der Speichermatrix liegen. Richtig!

12 Noch Fragen? Themen, die wir behandelt haben (Auszug): Grundlagen höherer Programmiersprachen Rechnermodelle (v.a. Von-Neumann-Architektur) Funktion, Aufbau und Verbindung der einzelnen Komponenten des Rechnermodells und mögliche Arten des Aufbaus des Befehlssatzes MIMA-Architektur (sowohl Programme als auch Mikroprogramme) MIPS-Architektur Pipelining (MIPS, DLX-Pipeline), Abhängigkeiten und Konfliktbeseitigung Speicheraufbau und -funktion, insbesondere SRAM und DRAM Cacheaufbau und -funktion (Prozessor-Caches) Virtuelle Speicherverwaltung (Segmentation, Paging) Noch Fragen?