Grundlagen der Informatik III Wintersemester 2010/2011

Transkript

1 Grundlagen der Informatik III Wintersemester 21/211 Wolfgang Heenes, atrik Schmittat 12. Aufgabenblatt mit Lösungsvorschlag Hinweis: Der Schnelltest und die Aufgaben sollen in den Übungsgruppen bearbeitet werden. Die Hausaufgaben sind in der Kalenderwoche 7 (14.2. bis 18.2.) bei den Tutoren in physikalischer Form (handschriftlich oder gedruckt) abzugeben. Bei allen Abgaben ist der Name des Tutors und die Übungsgruppe deutlich anzugeben. Bei Teamabgaben wird nur eine Lösung eingereicht, die alle Namen der Teammitglieder enthält. Aufgabe 1: Schnelltest Fragen 1. Was gehört zu den Aufgaben des virtuellen Speichers? 2. Welche der folgenden Aussagen über eine Seitentabelle (page table) sind richtig? 3. Caches und virtueller Speicher können folgendermaßen verglichen werden: 4. Welche der Aussagen zu Dateien und Dateisystemen sind richtig? Antworten Schutz von rogrammen und Daten vor Zugriff durch rozesse. Ermöglicht rogramme, deren Größe die des Hauptspeichers überschreiten. Unterstützung der sequentiellen Ausführung von rogrammen. Ausnutzung von zeitlicher und räumlicher Lokalität. Die virtuelle Adresse steht in der Seitentabelle. In der Seitentabelle wird für jeden Eintrag ein Valid-Bit gespeichert. Die Seitentabelle wird in einem optimierten Speicher abgelegt. Die Seitentabelle kann in den Hintergrundspeicher ausgelagert werden. Die Assoziativität in Caches entspricht der Kachelgröße im virtuellen Speicher. Blöcke und Blockgröße in Caches entsprechen Seiten und Seitengrößen. Der Cache-Index entspricht der Seitennummer. Ein Cache-Miss entspricht einem Seitenfehler (page fault). Caches und virtueller Speicher können nicht sinnvoll verglichen werden. Die Dateierweiterung/Dateiendung besteht immer aus ein bis drei Zeichen. Alle Dateisysteme unterscheiden zwischen Groß- und Kleinschreibung. Ein Dateisystem eignet sich i. A. für alle Speichermedien (latte, DVD, Band,...) gleich gut. Freispeicher wird häufig durch verkettete Listen oder Bitmaps verwaltet. Grundlagen der Informatik III - Wintersemester 21/211 1

2 Aufgabe 2: Interrupts a) Die folgenden Interrupts mit rioritäten prio laufen zu den angegebenen Zeiten t auf. Der Wert d gibt die Zeiteinheiten an, die jeweils zur Bearbeitung eines Interrupts benötigt werden: Clock prio = 28, t = {2, 11, 2}, d = 1 Device 1 prio = 3, t = {, 12, 17}, d = 6 Device 2 prio = 4, t = {15}, d = 2 Device 3 prio = 5, t = {4, 13, 21}, d = 3 Ein Interrupt mit hoher riorität (= niedriger Wert) kann dabei einen Interrupt mit niedrigerer riorität (= hoher Wert) unterbrechen. Erarbeiten Sie eine Grafik aus der ersichtlich ist, welche Interrupts zu welchem Zeitpunkt bearbeitet werden. Userland Clock Device 3 Device 2 Device t b) Angenommen, ein Rechner kann ein Speicherwort in 1 ns lesen bzw. schreiben. Für jeden Kontextwechsel (z. B. wenn ein Interrupt eintrifft) müssen alle 32 CU-Register sowie das C- und SW-Register 1 auf den Stack gesichert werden. Wie viele Interrupts kann das System pro Sekunde maximal verarbeiten? Es müssen bei jedem Interrupt 34 Register auf den Stack geschrieben (34 ns) und am Ende wieder vom Stack gelesen (34 ns) werden. Insgesamt also 68 ns pro Interrupt und damit maximal Interrupts pro Sekunde. c) Moderne Architekturen besitzen häufig mehrere Registersätze (register windows), typischerweise zwischen 2 und 32 Stück. Angenommen, bei einem Interrupt müssen nur noch C- und SW-Register sowie das Register CW (current window pointer, zeigt auf das aktuelle window), gesichert werden. Wie viele Interrupts kann ein solches System maximal verarbeiten? Alle weiteren Angaben wie in Aufgabenteil b). Benennen Sie eine weitere Situation, bei der register windows eine Effizienzsteigerung ermöglichen. Wenn wir davon ausgehen, dass bei einem Interrupt nur noch die drei angegebenen Register gesichert werden müssen, ergeben sich 6 ns bzw s pro Interrupt und damit maximal Interrupts pro Sekunde. Register windows werden auch bei Funktionsaufrufen verwendet, um das Sichern der Register auf dem Stack zu sparen. Je nach Architektur kann der CW auch als Zähler implementiert sein, der bei jedem Funktionsaufruf inkrementiert und nachher wieder dekrementiert wird. Somit spart man sich auch das Sichern des CW auf dem Stack. 1 rozessorstatuswort Grundlagen der Informatik III - Wintersemester 21/211 2

3 Aufgabe 3: Translation Lookaside Buffer TLB Untersucht werden Speicherzugriffe auf einem System mit 256 MByte Hauptspeicher, 1 GByte virtuellem Adressraum, 64 KByte Kachel-/Seitengröße und vollassoziativem Translation Lookaside Buffer mit 4 Einträgen (Ersetzungstrategie LRU). a) Wie groß ist der TLB (ohne Verwaltungsinformationen)? 2 28 Byte Hauptspeicher und 2 3 Byte virtueller Adressraum. Mit einer Seitengröße von 64 KByte werden 3 16 = 14 Bit für die virtuelle Seitennummer sowie = 12 Bit für die physikalische Seitennummer benötigt. Insgesamt werden also 14 = 4 ( ) Bit für den TLB benötigt. b) Füllen Sie die folgenden Tabellen aus. Felder, die keinen Eintrag erhalten sollen, sind mit zu kennzeichnen. Nehmen Sie an, dass zu Beginn sowohl der Translation Lookaside Buffer noch nicht gefüllt ist und dass die angeforderten Seiten sich zunächst nicht im Speicher befinden. Die einzelnen auszufüllenden Tabellen sollen jeweils für sich alleine betrachtet werden. Zugriff v ir tl.ad resse Seitenfehler virtuelle Seitennummer x134f BF x3d x x4f x x134f 4326 x x x x Zugriff v ir tl.ad resse Seitenfehler virtuelle Seitennummer x134f BF ja x134f x3d ja x3d49 x ja x21 x4f ja x4f46 x ja x1467 x134f 4326 nein x134f x ja x348 x ja x2321 x ja x1421 x ja x4235 hit/miss virtuelle Seitennummer (TLB) Zugriff v ir tl.ad resse im TLB neu eingelagert ersetzt x x3d x x x1348 B756 x1467 1A34 x x1 6B35 x C1 x3d x Grundlagen der Informatik III - Wintersemester 21/211 3

4 hit/miss virtuelle Seitennummer (TLB) Zugriff v ir tl.ad resse im TLB neu eingelagert ersetzt x miss x1467 x3d miss x3d49 x miss x1 x miss x1466 x1348 B756 miss x1348 x1467 x1467 1A34 miss x1467 x3d49 x hit x1 6B35 hit x C1 miss x2321 x1348 x3d miss x3d49 x1467 x miss x2235 x1466 Anmerkung: die erste Tabelle enthält virtuelle Adressen, die mit einem virtuellen Adressraum von 1 GByte nicht darstellbar sind. Dies sind diejenigen Adressen, deren vordeste Hex-Ziffer größer als 3 ist. Aufgabe 4: Seitenflattern Gegeben ist ein System mit virtuellem Speicher und der Seitenersetzungsstrategie LRU. Die Seitengröße beträgt 496 Bytes, ein int ist 4 Bytes groß. Die Matrix int m[256][256]; /* 256 x 256 Matrix */ beginnt mit der zweiten Seite des virtuellen Adressraums (d. h. die virtuelle Adresse von m[][] ist 496). Beachten Sie, dass Matrizen in C zeilenweise abgespeichert werden. 2 Das rogramm liegt in der ersten Seite des virtuellen Adressraums. 1. for(i=; i<=255; i++){ for(k=; k<=255; k++){ m[i][k] = ; } } 2. for(i=; i<=255; i++){ for(k=; k<=255; k++){ m[k][i] = ; } } Einem rozess stehen zur Ausführung einer dieser beiden rogrammvarianten drei physische Speicherseiten zur Verfügung. Das rogramm befindet sich bereits in Seite 1, zwei weitere Seiten sind noch frei. Wieviele Seitenfehler werden von den beiden Varianten (1) und (2) erzeugt? Das rogramm und die Matrix sind wie folgt im virtuellen Speicher angeordnet: 2 Bei der Notation m[i][k] bezeichnet also k den Zeilen- und i den Spaltenindex, wobei alle Elemente einer Zeile aufeinanderfolgend im Speicher liegen. Grundlagen der Informatik III - Wintersemester 21/211 4

5 Adresse Seite rogramm m[][].. m[][255] m[1][].. m[1][255] m[2][].. m[2][255] m[3][].. m[3][255] m[4][] m[7][255] m[252][]... m[255][255] Für die Hauptspeicherzugriffe gilt: Es wird immer abwechselnd auf die rogrammseite und eine Matrixseite zugegriffen, d. h. direkt vor einem Zugriff auf ein Matrixelement findet ein rogrammzugriff statt. Aus der Verwendung der LRU-Strategie und der Tatsache, dass drei Hauptspeicherseiten zur Verfügung stehen, folgt, dass die rogrammseite nicht ausgelagert wird. Stattdessen wird immer diejenige Matrixseite ausgelagert, die vom letzten Matrixzugriff nicht betroffen war. 1. Es erfolgt ein zeilenweiser Zugriff auf die Matrix. Da eine Matrixseite komplett abgearbeitet wird, muss sie nur genau einmal eingelagert werden. Daher treten 64 Seitenfehler auf. 2. Zugriffsreihenfolge auf die Matrixelemente: m[][] m[1][] m[2][]... m[255][] m[][1] m[1][1] m[2][1]... m[255][1]... m[][255] m[1][255] m[2][255]... m[255][255] Jeweils nach der Bearbeitung von 4 Matrixelementen tritt ein Seitenfehler auf. Folglich erhält man /4 = Seitenfehler. Aufgabe 5: Virtueller Speicher Ein rozess bestehe aus 5 Seiten im virtuellen Adressraum und habe zwei Kacheln mit den Adressen A1 und A2 im Hauptspeicher zur Verfügung. Die Referenzreihenfolge auf die virtuellen Seiten sei wie in nachstehender Tabelle angegeben, wobei n l einen Lesezugriff und n s einen Schreibzugriff auf die n-te Seite bedeutet. Es wird LRU als Seitenersetzungsstrategie angenommen. a) Führen Sie Buch über die Speicherbelegung, indem Sie die leeren Felder in der Tabelle wie folgt ausfüllen: Unter Seitenfehler sollen Sie eintragen, ob die jeweilige Referenz zu einem Seitenfehler führt (ja) oder nicht (nein). Unter A1 und Aollen Sie die Seite angeben, die sich nach der Referenz in der jeweiligen Speicheradresse befindet. Unter zurückgeschrieben sollen Sie die Seite angeben, die auf die latte zurückgeschrieben werden muss. Ist kein Zurückschreiben erforderlich, so tragen sie ein. Grundlagen der Informatik III - Wintersemester 21/211 5

6 Referenz Seitenfehler A1 A2 zurückgeschrieben 1 l s 2 l 5 l 3 s 3 l 1 s Referenz Seitenfehler A1 A2 zurückgeschrieben 1 l ja ja s ja 4 2 keine 2 l nein 4 2 keine 5 l ja s ja ja 2 3 keine 3 l nein 2 3 keine 1 s ja b) Führen Sie Buch über den Inhalt der Seitentabelle des rozesses, welche aus einer -Spalte (resent-bit) und einer -Spalte (physische Speicheradresse) besteht. In den unteren Tabellen ist zunächst der Zustand der Seitentabelle vor der Ausführung angegeben. Dabei steht die i-te Zeile jeder Tabelle für die i-te virtuelle Speicherseite. Tragen Sie für jeden Zugriff nur die Änderungen gegenüber dem jeweiligen Vorzustand der Tabelle ein. 1 l 4 s 2 l A2 A2 5 l 3 s 3 l 1 s Grundlagen der Informatik III - Wintersemester 21/211 6

7 1 l 4 s 2 l A2 A2 1 A2 5 l 3 s 3 l 1 s 1 A2 Hausaufgabe 1: Adressumrechnung (1 unkte) Für ein Computersystem mit virtuellem Speicher sind die folgenden Daten bekannt: 11 Bit Seitenoffset (Byteadressierung) 32 virtuelle Seiten 8 physische Seiten a) Wie groß ist der virtuelle Adressraum des Systems? Der virtuelle Adressraum umfasst Byte = 64 kb. b) Wieviel physischen Speicher hat das System? Der physische Speicher beträgt Byte = 16 kb. c) Wieviele Bits werden für die Adressierung der virtuellen Seiten benötigt? Um 32 virtuelle Seiten zu adressieren werden 5 Bit benötigt. d) Wieviele Bits werden für die Adressierung der physischen Seiten benötigt? Um 8 physische Seiten zu adressieren werden 3 Bit benötigt. e) Betrachten Sie die nachstehende Momentaufnahme der Seitentabelle eines rozesses. Geben Sie für die folgenden Zugriffe auf virtuelle Speicheradressen die vom Betriebssystem zu ermittelnde physische Speicheradresse an. Führt der Zugriff zu einem Seitenfehler, so schreiben Sie unter hys. Adresse einfach Seitenfehler. Grundlagen der Informatik III - Wintersemester 21/211 7

8 x42ed, xb84b, xaf1e, xe6d8, x1f2c, x1348, xa324, xe5b6 xb8ed, x429, xad3, xb81e, x5d93, x95d7, x1db, xe11d Dabei sollen die Zugriffe unabhängig von einander erfolgen. Sie sollen also keine Ein- oder Auslagerung von Seiten betrachten, so dass sich die Seitentabelle nicht ändert. Seitennr Seitennr Seitennr Seitennr Virt. Adresse Seitennr. Seitenoffset hys. Adresse x42ed xb84b xaf1e xe6d8 x1f2c x1348 xa324 xe5b6 xb8ed x429 xad3 xb81e x5d93 x95d7 x1db xe11d Virt. Adresse Seitennr. Seitenoffset hys. Adresse x42ed 8 x2ed x12ed xb84b 23 x4b x184b xaf1e 21 x71e x2f1e xe6d8 28 x6d8 x26d8 x1f2c 3 x72c Seitenfehler x x348 Seitenfehler xa324 2 x324 x324 xe5b6 28 x5b6 x25b6 xb8ed 23 xed x18ed x429 8 x29 x129 xad3 2 xd3 xd3 xb81e 23 x1e x181e x5d93 11 x593 Seitenfehler x95d7 18 x5d7 xdd7 x1db 2 xdb Seitenfehler xe11d 28 x11d x211d Grundlagen der Informatik III - Wintersemester 21/211 8