Lösungsvorschlag zur 6. Übung

Transkript

1 rof. Frederik Armknecht Sascha Müller Daniel Mäurer Grundlagen der Informatik 3 Wintersemester 9/1 Lösungsvorschlag zur 6. Übung 1 räsenzübungen 1.1 Schnelltest a) Caches und virtueller Speicher können folgendermaßen verglichen werden: Die Assoziativität in Caches entspricht der Kachelgröße im virtuellen Speicher. Blöcke und Blockgröße in Caches entsprechen Seiten und Seitengrößen. Der Cache-Index entspricht der Seitennummer. Ein Cache-Miss entspricht einem Seitenfehler (page fault). Caches und virtueller Speicher können nicht sinnvoll verglichen werden. b) Welche der folgenden Aussagen über virtuellen Speicher, die Seitentabelle und die Adressabbildung sind richtig? Jeder rozess besitzt eine eigene Seitentabelle. Jeder rozess besitzt Lese- und Schreibzugriff auf die Seitentabelle. Die Seitentabelle ordnet jeder physischen Speicherseite die darin enthaltene virtuelle Speicherseite zu. Die Seitentabelle wird im Hintergrundspeicher gehalten. Die Seitentabelle kann in den Hintergrundspeicher ausgelagert werden. Die Seitentabelle kann mehrstufig sein. Die virtuelle Seitengröße entspricht immer der physischen. 1.2 Caches revisited Wir betrachten noch einmal einen direkt-abbildenden Cache. Folgende Eigenschaften sind gegeben: 16-Bit Adressgröße Blockgröße 256 Bytes 16 Cache-Blöcke a) Ermitteln Sie die Bitbreite von Tag, Index und Blockoffset. Tag 4 Bit, Blockoffset 8 Bit, Index 4 Bit b) Ermitteln Sie für die folgenden Zugriffe, ob es sich um Hits oder Misses handelt. Tragen Sie in die untere Tabelle jeweils ein, wie sich der Cacheinhalt verändert. Den ersten Eintrag haben wir für Sie bereits vorgenommen. Zugriff xd3a x17d xa9c x2752 x51b x78b3 xd8d Hit/Miss Miss Miss Miss Miss Miss Miss Hit xad x32c7 x1888 x4fe x6d6a x14b3 x14b xaa3 Hit Miss Miss Miss Miss Miss Miss Hit 1

2 Lösungsvorschlag zur 6. Übung Grundlagen der Informatik 3, WS 9/1 Index Valid Tag Daten 1 x 5 Mem[x - xff] Mem[x51 - x51ff] Mem[x1 - x1ff] 2 x 3 Mem[x32 - x32ff] 3 4 x 1 Mem[x14 - x14ff] x 2 Mem[x27 - x27ff] 8 x 7 1 Mem[x78 - x78ff] Mem[x18 - x18ff] 9 A x Mem[xA - xaff] B C D x 6 Mem[xD - xdff] Mem[x6D - x6dff] E F x 4 Mem[x4F - x4fff] c) Wir betrachten nun einen zweifach-assoziativen Cache mit denselben Werten wie oben (und derselben Gesamtzahl von Cacheblöcken). Welche Bitbreiten ändern sich hierdurch? Ändert sich die Gesamtgröße des Caches (einschließlich Verwaltungsinformationen)? Der Cache hat nur noch 8 Zeilen, wodurch der Index nur noch aus 3 Bit besteht und der Tag ein Bit größer wird. Der Cache wird insgesamt größer, denn die Tag-Felder werden größer. d) Inwieweit ist eine solche Variante des Caches besser als die aus Aufgabenteil a)? Würden sich weitere Verbesserungen ergeben, wenn man einen 16-fach assoziativen Cache verwenden würde? Wenn ein Cache eine niedrige Assoziativität hat, kann es sein, dass einige Cache- Einträge ungenutzt bleiben (wenn nämlich keine der verwendeten Adressen die entsprechenden Index-Bits aufweist). Die Wahrscheinlichkeit für so einen Fall ist geringer, wenn es weniger Cache-Zeilen gibt. Somit verbessert sich die Ausnutzung des Caches mit höherer Assoziativität. Andererseits steigt hierdurch auch der Aufwand, eine Seite im Cache zu suchen, da mehr Tag-Felder verglichen werden müssen. Bei schnellen Hardware-Caches wird hierbei ein paralleler Vergleich der Tags durchgeführt (vgl. Kap. 5, Folie 46). Daher vergrößert sich der Hardware-Aufwand mit erhöhter Assoziativität, wodurch der Cache letztlich teurer wird. 1.3 Seitenflattern Gegeben ist ein System mit virtuellem Speicher und der Seitenersetzungsstrategie LRU. Die Seitengröße beträgt 496 Bytes, ein int ist 4 Bytes groß. Die Matrix int m [256][256]; /* 256 x 256 Matrix */ 2

3 Lösungsvorschlag zur 6. Übung Grundlagen der Informatik 3, WS 9/1 beginnt mit der zweiten Seite des virtuellen Adressraums (d. h. die virtuelle Adresse von m[][] ist 496). Beachten Sie, dass Matrizen in C zeilenweise abgespeichert werden. 1 Das rogramm liegt in der ersten Seite des virtuellen Adressraums. a) 1 for (i =; i <=255; i ++){ 2 for (k =; k <=255; k ++){ 3 m[i][k] = ; 4 } 5 } b) 1 for (i =; i <=255; i ++){ 2 for (k =; k <=255; k ++){ 3 m[k][i] = ; 4 } 5 } Einem rozess stehen zur Ausführung einer dieser beiden rogrammvarianten drei physische Speicherseiten zur Verfügung. Das rogramm befindet sich bereits in Seite 1, zwei weitere Seiten sind noch frei. Wieviele Seitenfehler werden von den beiden Varianten (a) und (b) erzeugt? Das rogramm und die Matrix sind wie folgt im virtuellen Speicher angeordnet: Adresse Seite rogramm m[][].. m[][255] m[1][].. m[1][255] m[2][].. m[2][255] m[3][].. m[3][255] m[4][] m[7][255] m[252][] Für die Hauptspeicherzugriffe gilt: m[255][255] 1 Bei der Notation m[i][k] bezeichnet also k den Zeilen- und i den Spaltenindex, wobei alle Elemente einer Zeile aufeinanderfolgend im Speicher liegen. 3

4 Lösungsvorschlag zur 6. Übung Grundlagen der Informatik 3, WS 9/1 Es wird immer abwechselnd auf die rogrammseite und eine Matrixseite zugegriffen, d. h. direkt vor einem Zugriff auf ein Matrixelement findet ein rogrammzugriff statt. Aus der Verwendung der LRU-Strategie und der Tatsache, dass drei Hauptspeicherseiten zur Verfügung stehen, folgt, dass die rogrammseite nicht ausgelagert wird. Stattdessen wird immer diejenige Matrixseite ausgelagert, die vom letzten Matrixzugriff nicht betroffen war. a) Es erfolgt ein zeilenweiser Zugriff auf die Matrix. Da eine Matrixseite komplett abgearbeitet wird, muss sie nur genau einmal eingelagert werden. Daher treten 64 Seitenfehler auf. b) Zugriffsreihenfolge auf die Matrixelemente: m[][] m[1][] m[2][] m[255][] m[][1] m[1][1] m[2][1] m[255][1] m[][255] m[1][255] m[2][255] m[255][255] Jeweils nach der Bearbeitung von 4 Matrixelementen tritt ein Seitenfehler auf. Folglich erhält man /4 = Seitenfehler. 1.4 Virtueller Speicher Ein rozess bestehe aus 5 Seiten im virtuellen Adressraum und habe zwei Kacheln mit den Adressen A1 und A2 im Hauptspeicher zur Verfügung. Die Referenzreihenfolge auf die virtuellen Seiten sei wie in nachstehender Tabelle angegeben, wobei n l einen Lesezugriff und n s einen Schreibzugriff auf die n-te Seite bedeutet. Wir nehmen LRU als Seitenersetzungsstrategie an. a) Führen Sie Buch über die Speicherbelegung, indem Sie die leeren Felder in der Tabelle wie folgt ausfüllen: Unter Seitenfehler sollen Sie eintragen, ob die jeweilige Referenz zu einem Seitenfehler führt (ja) oder nicht (nein). Unter A1 und A2 sollen Sie die Seite angeben, die sich nach der Referenz in der jeweiligen Speicheradresse befindet. Unter zurückgeschrieben sollen Sie die Seite angeben, die auf die latte zurückgeschrieben werden muss. Ist kein Zurückschreiben erforderlich, so tragen sie ein. Referenz Seitenfehler A1 A2 zurückgeschrieben 1 l ja s ja s ja 4 2 keine 2 l nein 4 2 keine 5 l ja s ja s ja 2 3 keine 3 l nein 2 3 keine 1 s ja

5 Lösungsvorschlag zur 6. Übung Grundlagen der Informatik 3, WS 9/1 b) Führen Sie Buch über den Inhalt der Seitentabelle des rozesses, welche aus einer -Spalte (resent-bit) und einer -Spalte (physische Speicheradresse) besteht. In den unteren Tabellen ist zunächst der Zustand der Seitentabelle vor der Ausführung angegeben. Dabei steht die i-te Zeile jeder Tabelle für die i-te virtuelle Speicherseite. Tragen Sie für jeden Zugriff nur die Änderungen gegenüber dem jeweiligen Vorzustand der Tabelle ein. 1 l 2 s 4 s 2 l A2 A1 A1 A2 A1 1 A2 5 l 3 s 2 s 3 l 1 s 1 A2 2 Hausübungen 2.1 Adressumrechnung Für ein Computersystem mit virtuellem Speicher sind die folgenden Daten bekannt: 11 Bit Seitenoffset (Byteadressierung) 32 virtuelle Seiten 8 physische Seiten a) Wie groß ist der virtuelle Adressraum des Systems?,5 unkte Der virtuelle Adressraum umfasst Byte = 64 kb. b) Wieviel physischen Speicher hat das System?,5 unkte Der physische Speicher beträgt Byte = 16 kb. c) Wieviele Bits werden für die Adressierung der virtuellen Seiten benötigt?,5 unkte Um 32 virtuelle Seiten zu adressieren werden 5 Bit benötigt. d) Wieviele Bits werden für die Adressierung der physischen Seiten benötigt?,5 unkte Um 8 physische Seiten zu adressieren werden 3 Bit benötigt. 5

6 Lösungsvorschlag zur 6. Übung Grundlagen der Informatik 3, WS 9/1 e) Betrachten Sie die nachstehende Momentaufnahme der Seitentabelle eines rozesses. Geben Sie für die folgenden Zugriffe auf virtuelle Speicheradressen die vom Betriebssystem zu ermittelnde physische Speicheradresse an. Zur Ihrer Hilfe ist auf der nächsten Seite eine Tabelle vorgegeben. Führt der Zugriff zu einem Seitenfehler, so schreiben Sie unter hys. Adresse einfach Seitenfehler. x42ed, xb84b, xaf1e, xe6d8, x1f2c, x1348, xa324, xe5b6 xb8ed, x429, xad3, xb81e, x5d93, x95d7, x1db, xe11d Dabei sollen die Zugriffe unabhängig von einander erfolgen. Sie sollen also keine Einoder Auslagerung von Seiten betrachten, so dass sich die Seitentabelle nicht ändert. 8 unkte Seitennr Seitennr Seitennr Seitennr Virt. Adresse Seitennr. Seitenoffset hys. Adresse x42ed 8 x2ed x12ed xb84b 23 x4b x184b xaf1e 21 x71e x2f1e xe6d8 28 x6d8 x26d8 x1f2c 3 x72c Seitenfehler x x348 Seitenfehler xa324 2 x324 x324 xe5b6 28 x5b6 x25b6 xb8ed 23 xed x18ed x429 8 x29 x129 xad3 2 xd3 xd3 xb81e 23 x1e x181e x5d93 11 x593 Seitenfehler x95d7 18 x5d7 xdd7 x1db 2 xdb Seitenfehler xe11d 28 x11d x211d 6