Speicherhierarchie. [Technische Informatik Eine Einführung] Univ.-Prof. Dr. Paul Molitor
|
|
- Irmela Brandt
- vor 7 Jahren
- Abrufe
Transkript
1 [Technische Informatik Eine Einführung] Univ.-Prof. Dr. Paul Molitor Lehrstuhl für Technische Informatik Institut für Informatik Martin-Luther-Universität Halle-Wittenberg Januar / 100
2 Inhalt dieser Einheit In jedem Rechner kommen unterschiedliche Typen von Speicher zum Einsatz Register -Speicher Hauptspeicher Festplattenspeicher CD und DVD Magnetbandspeicher 2 / 100
3 Inhalt dieser Einheit In jedem Rechner kommen unterschiedliche Typen von Speicher zum Einsatz Register -Speicher Hauptspeicher Festplattenspeicher CD und DVD Magnetbandspeicher Fragen Warum mehrere Speicherarten in einem und demselben Rechner? Welche Aufgaben haben die einzelnen Speicher? Wie greifen die verschiedenen Speicher ineinander, damit es zu einer sinnvollen Zusammenarbeit der Speicher kommt? 3 / 100
4 Inhalt dieser Einheit In jedem Rechner kommen unterschiedliche Typen von Speicher zum Einsatz Register = -Speicher Hauptspeicher = Festplattenspeicher = CD und DVD Magnetbandspeicher Fragen Warum mehrere Speicherarten in einem und demselben Rechner? Welche Aufgaben haben die einzelnen Speicher? Wie greifen die verschiedenen Speicher ineinander, damit es zu einer sinnvollen Zusammenarbeit der Speicher kommt? 4 / 100
5 Inhalt dieser Einheit In jedem Rechner kommen unterschiedliche Typen von Speicher zum Einsatz Register = -Speicher = Hauptspeicher = Festplattenspeicher = CD und DVD Magnetbandspeicher Fragen Warum mehrere Speicherarten in einem und demselben Rechner? Welche Aufgaben haben die einzelnen Speicher? Wie greifen die verschiedenen Speicher ineinander, damit es zu einer sinnvollen Zusammenarbeit der Speicher kommt? 5 / 100
6 SRAM DRAM Hauptspeicher SRAM- und DRAM-Speicherzellen Zum Zwischenspeichern der Daten, sei es in Registern oder im Hauptspeicher werden Speicherzellen verwendet. Man unterscheidet zwischen statischen Speicherzellen, so genannten SRAM-Speicherzellen dynamischen Speicherzellen, so genannten DRAM-Speicherzellen Register und s sind heute aus statischen Speicherzellen aufgebaut, der Hauptspeicher (noch) aus dynamischen Speicherzellen. 6 / 100
7 SRAM-Speicherzellen Interne Speicher SRAM DRAM Hauptspeicher 7 / 100
8 SRAM-Speicherzellen Interne Speicher SRAM DRAM Hauptspeicher Eine SRAM-Zelle besteht aus 4 bis 8 Transistoren hat eine Gesamtzugriffszeit von einigen wenigen Nanosekunden (z. B. 5 ns bei nmos und 10 ns bei CMOS) 8 / 100
9 SRAM-Speicherzellen Interne Speicher SRAM DRAM Hauptspeicher Während der positiven Phase des Signals Load bzw. Adr sind die beiden gezeigten SRAM-Zellen transparent, d. h. jede Änderung am Dateneingang wird an den Ausgang weitergeleitet. Solche phasengesteuerte SRAM-Speicherzellen werden auch Latches genannt. 9 / 100
10 SRAM-Speicherzellen Interne Speicher SRAM DRAM Hauptspeicher Schaltet man zwei phasengesteuerte SRAM-Speicherzellen hintereinander und steuert diese mit komplementierten Takten an, so ist die Speicherzelle nicht mehr transparent. Sie übernimmt (in unserem Fall) den Dateneingang zur fallenden Flanke des Signals Load. Solche flankengesteuerte SRAM-Speicherzellen werden auch Flipflops genannt. 10 / 100
11 DRAM-Speicherzellen Interne Speicher SRAM DRAM Hauptspeicher Eine DRAM-Zelle ist wesentlich einfacher aufgebaut; sie besteht aus einem Transistor und einem Kondensator. Der Speicherwert ist gegeben durch die im Kondensator gespeicherte Ladung benötigt eine recht komplexe Steuerlogik ; so muss z. B. die Ladung der Speicherzellen aufgrund der Leckströme alle paar Millisekunden aufgefrischt werden. 11 / 100
12 DRAM-Speicherzellen: Schreiben SRAM DRAM Hauptspeicher Schreiben in eine DRAM-Zelle 1 setze die Datenleitung Data auf das abzuspeichernde Potenzial; 2 setze die Steuerleitung RA auf 1, sodass der Schalter schließt, d.ḣ. leitet; Liegt die Datenleitung Data auf Masse, so fließen die Elektronen vom Kondensator ab; der Kondensator entlädt sich; Liegt die Datenleitung Data auf hohem Potential, so fließen Elektronen zum Kondensator; der Kondensator lädt sich auf. 12 / 100
13 DRAM-Speicherzellen: Schreiben SRAM DRAM Hauptspeicher Schreiben in eine DRAM-Zelle 1 setze die Datenleitung Data auf das abzuspeichernde Potenzial; 2 setze die Steuerleitung RA auf 1, sodass der Schalter schließt, d.ḣ. leitet; Es sind zwei Fälle zu unterscheiden: Liegt die Datenleitung Data auf Masse, so fließen die Elektronen vom Kondensator ab; der Kondensator entlädt sich; Liegt die Datenleitung Data auf hohem Potential, so fließen Elektronen zum Kondensator; der Kondensator lädt sich auf. 13 / 100
14 DRAM-Speicherzellen: Schreiben SRAM DRAM Hauptspeicher Schreiben in eine DRAM-Zelle 1 setze die Datenleitung Data auf das abzuspeichernde Potenzial; 2 setze die Steuerleitung RA auf 1, sodass der Schalter schließt, d.ḣ. leitet; Es sind zwei Fälle zu unterscheiden: Liegt die Datenleitung Data auf Masse, so fließen die Elektronen vom Kondensator ab; der Kondensator entlädt sich; Liegt die Datenleitung Data auf hohem Potential, so fließen Elektronen zum Kondensator; der Kondensator lädt sich auf. 14 / 100
15 DRAM-Speicherzellen: Lesen SRAM DRAM Hauptspeicher Lesen einer DRAM-Zelle 1 setze die Datenleitung Data auf 0 V; 2 setze die Steuerleitung RA auf 1, sodass der Schalter schließt, d.ḣ. leitet; 15 / 100
16 DRAM-Speicherzellen: Lesen SRAM DRAM Hauptspeicher Lesen einer DRAM-Zelle 1 setze die Datenleitung Data auf 0 V; 2 setze die Steuerleitung RA auf 1, sodass der Schalter schließt, d.ḣ. leitet; Falls der Kondensator geladen war, wird auf Grund des leitenden Schalters ein kurzer Impuls auf der Datenleitung erzeugt, der durch einen Leseverstärker erkannt wird, der in diesem Fall an seinem Ausgang den stabilen Wert 1 erzeugt 16 / 100
17 DRAM-Speicherzellen: Lesen SRAM DRAM Hauptspeicher Lesen einer DRAM-Zelle 1 setze die Datenleitung Data auf 0 V; 2 setze die Steuerleitung RA auf 1, sodass der Schalter schließt, d.ḣ. leitet; Falls der Kondensator geladen war, wird auf Grund des leitenden Schalters ein kurzer Impuls auf der Datenleitung erzeugt, der durch einen Leseverstärker erkannt wird, der in diesem Fall an seinem Ausgang den stabilen Wert 1 erzeugt Da beim Auslesen der Kondensator entladen wird, muss die DRAM-Speicherzelle nach dem Lesen wieder mit dem zuvor ausgelesenen Wert beschrieben werden. 17 / 100
18 SRAM DRAM Hauptspeicher Hauptspeicher (engl.: Random Access Memory (RAM)) Organisation eines (2 2k 1)-Bit DRAM-Bausteins [ RAS = Row Address Strobe, CAS = Column Address Strobe, WE = Write Enable ] 18 / 100
19 Hauptspeicher: Lesen Interne Speicher SRAM DRAM Hauptspeicher 1 Deaktiviere WE; 2 Anlegen der Zeilenadresse im Zeilenadress-Puffer durch Aktivierung des Steuersignals RAS; = die Zeile des DRAM-Bausteins wird aktiviert und der Wertevektor am Ausgang des Leseverstärkers ausgegeben. 3 Anlegen der Spaltenadresse im Spaltenadress-Puffer über CAS; = das entsprechende Bit wird über den Spalten-Multiplexer ausgegeben. 4 Nach dem Lesevorgang wird der Wertevektor durch Aktivierung von WE in die Zeile des DRAM-Bausteins zurückgeschrieben. 19 / 100
20 Hauptspeicher: Lesen Interne Speicher SRAM DRAM Hauptspeicher 1 Deaktiviere WE; 2 Anlegen der Zeilenadresse im Zeilenadress-Puffer durch Aktivierung des Steuersignals RAS; = die Zeile des DRAM-Bausteins wird aktiviert und der Wertevektor am Ausgang des Leseverstärkers ausgegeben. 3 Anlegen der Spaltenadresse im Spaltenadress-Puffer über CAS; = das entsprechende Bit wird über den Spalten-Multiplexer ausgegeben. 4 Nach dem Lesevorgang wird der Wertevektor durch Aktivierung von WE in die Zeile des DRAM-Bausteins zurückgeschrieben. 20 / 100
21 Hauptspeicher: Lesen Interne Speicher SRAM DRAM Hauptspeicher 1 Deaktiviere WE; 2 Anlegen der Zeilenadresse im Zeilenadress-Puffer durch Aktivierung des Steuersignals RAS; = die Zeile des DRAM-Bausteins wird aktiviert und der Wertevektor am Ausgang des Leseverstärkers ausgegeben. 3 Anlegen der Spaltenadresse im Spaltenadress-Puffer über CAS; = das entsprechende Bit wird über den Spalten-Multiplexer ausgegeben. 4 Nach dem Lesevorgang wird der Wertevektor durch Aktivierung von WE in die Zeile des DRAM-Bausteins zurückgeschrieben. 21 / 100
22 Hauptspeicher: Lesen Interne Speicher SRAM DRAM Hauptspeicher 1 Deaktiviere WE; 2 Anlegen der Zeilenadresse im Zeilenadress-Puffer durch Aktivierung des Steuersignals RAS; = die Zeile des DRAM-Bausteins wird aktiviert und der Wertevektor am Ausgang des Leseverstärkers ausgegeben. 3 Anlegen der Spaltenadresse im Spaltenadress-Puffer über CAS; = das entsprechende Bit wird über den Spalten-Multiplexer ausgegeben. 4 Nach dem Lesevorgang wird der Wertevektor durch Aktivierung von WE in die Zeile des DRAM-Bausteins zurückgeschrieben. 22 / 100
23 Hauptspeicher: Lesen Interne Speicher SRAM DRAM Hauptspeicher 1 Deaktiviere WE; 2 Anlegen der Zeilenadresse im Zeilenadress-Puffer durch Aktivierung des Steuersignals RAS; = die Zeile des DRAM-Bausteins wird aktiviert und der Wertevektor am Ausgang des Leseverstärkers ausgegeben. 3 Anlegen der Spaltenadresse im Spaltenadress-Puffer über CAS; = das entsprechende Bit wird über den Spalten-Multiplexer ausgegeben. 4 Nach dem Lesevorgang wird der Wertevektor durch Aktivierung von WE in die Zeile des DRAM-Bausteins zurückgeschrieben. 23 / 100
24 Hauptspeicher: Lesen Interne Speicher SRAM DRAM Hauptspeicher 1 Deaktiviere WE; 2 Anlegen der Zeilenadresse im Zeilenadress-Puffer durch Aktivierung des Steuersignals RAS; = die Zeile des DRAM-Bausteins wird aktiviert und der Wertevektor am Ausgang des Leseverstärkers ausgegeben. 3 Anlegen der Spaltenadresse im Spaltenadress-Puffer über CAS; = das entsprechende Bit wird über den Spalten-Multiplexer ausgegeben. 4 Nach dem Lesevorgang wird der Wertevektor durch Aktivierung von WE in die Zeile des DRAM-Bausteins zurückgeschrieben. Ein Lesevorgang kostet mit Anlegen der Zeilen- und Spaltenadresse um die 60 ns! 24 / 100
25 Hauptspeicher: Lesen Interne Speicher SRAM DRAM Hauptspeicher 1 Deaktiviere WE; 2 Anlegen der Zeilenadresse im Zeilenadress-Puffer durch Aktivierung des Steuersignals RAS; = die Zeile des DRAM-Bausteins wird aktiviert und der Wertevektor am Ausgang des Leseverstärkers ausgegeben. 3 Anlegen der Spaltenadresse im Spaltenadress-Puffer über CAS; = das entsprechende Bit wird über den Spalten-Multiplexer ausgegeben. Fast Page Mode (FPM) Durch Anlegen weiterer Spaltenadressen können weitere Bits der Zeile ausgelesen werden. Jeder dieser Zugriffe kostet mit 40 ns etwa nur noch die Hälfte! 4 Nach dem Lesevorgang wird der Wertevektor durch Aktivierung von WE in die Zeile des DRAM-Bausteins zurückgeschrieben. Ein Lesevorgang kostet mit Anlegen der Zeilen- und Spaltenadresse um die 60 ns! 25 / 100
26 Hauptspeicher: Schreiben SRAM DRAM Hauptspeicher 1 Anlegen der Zeilenadresse im Zeilenadress-Puffer durch Aktivierung des Steuersignals RAS; = die Zeile des DRAM-Bausteins wird aktiviert und der Wertevektor am Ausgang des Leseverstärkers ausgegeben. 2 Lege die Spaltenadresse im Spaltenadress-Puffer über CAS an; aktiviere WE; = der auf dem Signal Data liegende Wert wird über den Spalten-Demultiplexer in die Zeile eingefügt. 3 Der Wertevektor wird in die Zeile des DRAM-Bausteins zurückgeschrieben. 26 / 100
27 Hauptspeicher: Schreiben SRAM DRAM Hauptspeicher 1 Anlegen der Zeilenadresse im Zeilenadress-Puffer durch Aktivierung des Steuersignals RAS; = die Zeile des DRAM-Bausteins wird aktiviert und der Wertevektor am Ausgang des Leseverstärkers ausgegeben. 2 Lege die Spaltenadresse im Spaltenadress-Puffer über CAS an; aktiviere WE; = der auf dem Signal Data liegende Wert wird über den Spalten-Demultiplexer in die Zeile eingefügt. 3 Der Wertevektor wird in die Zeile des DRAM-Bausteins zurückgeschrieben. 27 / 100
28 Hauptspeicher: Schreiben SRAM DRAM Hauptspeicher 1 Anlegen der Zeilenadresse im Zeilenadress-Puffer durch Aktivierung des Steuersignals RAS; = die Zeile des DRAM-Bausteins wird aktiviert und der Wertevektor am Ausgang des Leseverstärkers ausgegeben. 2 Lege die Spaltenadresse im Spaltenadress-Puffer über CAS an; aktiviere WE; = der auf dem Signal Data liegende Wert wird über den Spalten-Demultiplexer in die Zeile eingefügt. 3 Der Wertevektor wird in die Zeile des DRAM-Bausteins zurückgeschrieben. 28 / 100
29 SRAM DRAM Hauptspeicher Hauptspeicher: Vergrößerung der Wortbreite Jeder der (2 k m)-bit DRAM-Bausteine hat seine eigenen Datenleitungen D i m,...d (i+1) m 1 werden aber über die gleichen Adress- und Steuerleitungen zusammengeschaltet. 29 / 100
30 SRAM DRAM Hauptspeicher Hauptspeicher: Vergrößerung der Wortbreite Jeder der (2 k m)-bit DRAM-Bausteine hat seine eigenen Datenleitungen D i m,...d (i+1) m 1 werden aber über die gleichen Adress- und Steuerleitungen zusammengeschaltet. Bei 2 h so zusammengeschaltenen DRAM-Bausteine resultiert ein (2 k m 2 h )-Bit DRAM-Baustein. 30 / 100
31 SRAM DRAM Hauptspeicher Hauptspeicher: Vergrößerung des Adressraumes Die (2 k m)-bit DRAM-Bausteine sind über die Datenleitungen und die k niederwertigen Leitungen A k 1,..., A 0 des Adressbusses zugeschaltet. Die höherwertigen h Adressleitungen A k+h,..., A k dienen zur Auswahl des DRAM-Bausteines. 31 / 100
32 SRAM DRAM Hauptspeicher Hauptspeicher: Vergrößerung des Adressraumes Die (2 k m)-bit DRAM-Bausteine sind über die Datenleitungen und die k niederwertigen Leitungen A k 1,..., A 0 des Adressbusses zugeschaltet. Die höherwertigen h Adressleitungen A k+h,..., A k dienen zur Auswahl des DRAM-Bausteines. Bei 2 h so zusammengeschaltenen DRAM-Bausteine resultiert ein (2 k+h m)-bit DRAM-Baustein. 32 / 100
33 Festplatte: Aufbau Interne Speicher Festplatte [ ] Eine Festplatte besteht aus einer oder mehreren (in der Regel bis zu zwölf), um eine Achse rotierenden Platten aus Metall, zumeist Aluminium oder eine Legierung davon. Über (bzw. unter) jeder Seite einer Platte schwebt ein Lese-/Schreibekopf auf einem Luftpolster. Davon ausgenommen sind die obere Seite der oberen Platte und die untere Seite der unteren Platte des Plattenstapels. Die Lese-/Schreibeköpfe der einzelnen Plattenoberflächen sind über einen einzigen gemeinsamen Arm gesteuert, sodass alle Lese-/Schreibeköpfe zu jedem Zeitpunkt die gleiche Position (Zylinder) einnehmen. 33 / 100
34 Festplatte: Aufbau Interne Speicher Festplatte [ ] [ ] Eine Festplatte besteht aus einer oder mehreren (in der Regel bis zu zwölf), um eine Achse rotierenden Platten aus Metall, zumeist Aluminium oder eine Legierung davon. Über (bzw. unter) jeder Seite einer Platte schwebt ein Lese-/Schreibekopf auf einem Luftpolster. Davon ausgenommen sind die obere Seite der oberen Platte und die untere Seite der unteren Platte des Plattenstapels. Die Lese-/Schreibeköpfe der einzelnen Plattenoberflächen sind über einen einzigen gemeinsamen Arm gesteuert, sodass alle Lese-/Schreibeköpfe zu jedem Zeitpunkt die gleiche Position (Zylinder) einnehmen. 34 / 100
35 Festplatte: Aufbau Interne Speicher Festplatte [ ] [ ] Eine Festplatte besteht aus einer oder mehreren (in der Regel bis zu zwölf), um eine Achse rotierenden Platten aus Metall, zumeist Aluminium oder eine Legierung davon. Über (bzw. unter) jeder Seite einer Platte schwebt ein Lese-/Schreibekopf auf einem Luftpolster. Davon ausgenommen sind die obere Seite der oberen Platte und die untere Seite der unteren Platte des Plattenstapels. Die Lese-/Schreibeköpfe der einzelnen Plattenoberflächen sind über einen einzigen gemeinsamen Arm gesteuert, sodass alle Lese-/Schreibeköpfe zu jedem Zeitpunkt die gleiche Position (Zylinder) einnehmen. 35 / 100
36 Festplatte: Aufbau Interne Speicher Festplatte [ ] [ ] Eine Festplatte besteht aus einer oder mehreren (in der Regel bis zu zwölf), um eine Achse rotierenden Platten aus Metall, zumeist Aluminium oder eine Legierung davon. Über (bzw. unter) jeder Seite einer Platte schwebt ein Lese-/Schreibekopf auf einem Luftpolster. Davon ausgenommen sind die obere Seite der oberen Platte und die untere Seite der unteren Platte des Plattenstapels. Die Lese-/Schreibeköpfe der einzelnen Plattenoberflächen sind über einen einzigen gemeinsamen Arm gesteuert, sodass alle Lese-/Schreibeköpfe zu jedem Zeitpunkt die gleiche Position (Zylinder) einnehmen. 36 / 100
37 Festplatte: Zugriffszeit Interne Speicher Festplatte [ ] [ ] 37 / 100
38 Festplatte: Zugriffszeit Interne Speicher Festplatte [ ] [ ] Die Positionierungszeit Die Umdrehungsgeschwindigkeit, die in Umdrehungen pro Minute (UPM) ausgedrückt wird, 38 / 100
39 Festplatte: Zugriffszeit Interne Speicher Festplatte [ ] [ ] Die Positionierungszeit gibt die Zeit an, um die Lese-/Schreibeköpfe auf den richtigen Zylinder zu fahren. Die Positionierungszeit liegt im Bereich von einigen Millisekunden (zur Zeit circa 8 ms im Mittel). Die Umdrehungsgeschwindigkeit, die in Umdrehungen pro Minute (UPM) ausgedrückt wird, 39 / 100
40 Festplatte: Zugriffszeit Interne Speicher Festplatte [ ] [ ] Die Positionierungszeit gibt die Zeit an, um die Lese-/Schreibeköpfe auf den richtigen Zylinder zu fahren. Die Positionierungszeit liegt im Bereich von einigen Millisekunden (zur Zeit circa 8 ms im Mittel). Die Umdrehungsgeschwindigkeit, die in Umdrehungen pro Minute (UPM) ausgedrückt wird, hat entscheidenden Einfluss auf die Dauer einer Lese- und Schreibeoperation. Im Mittel kommt der gesuchte Sektor, nachdem der Lese-/Schreibekopf auf dem richtigen Zylinder positioniert worden ist, nach einer halben Umdrehung unter dem Lese-/Schreibekopf vorbei. Diese mittlere Dauer bewegt sich heute im Bereich von 2 ms (bei UPM) bis hin zu 5, 77 ms (bei UPM). 40 / 100
41 Festplatte: Logischer Aufbau Festplatte [ ] [ ] Jede der Plattenoberflächen besteht aus konzentrischen Spuren. Die Spuren selbst sind in Sektoren eingeteilt die Sektoren sind bei PCs zumeist 512 Bytes groß. Wegen den unterschiedlichen Längen der Spuren befinden sich auf den längeren, äußeren Spuren mehr Sektoren als auf den inneren. So entstehen Zonen mit jeweils gleich vielen Sektoren je Spur. 41 / 100
42 Festplatte: Logischer Aufbau Festplatte [ ] [ ] Jede der Plattenoberflächen besteht aus konzentrischen Spuren. Die Spuren selbst sind in Sektoren eingeteilt die Sektoren sind bei PCs zumeist 512 Bytes groß. Wegen den unterschiedlichen Längen der Spuren befinden sich auf den längeren, äußeren Spuren mehr Sektoren als auf den inneren. So entstehen Zonen mit jeweils gleich vielen Sektoren je Spur. 42 / 100
43 Festplatte: Logischer Aufbau Festplatte [ ] [ ] Jede der Plattenoberflächen besteht aus konzentrischen Spuren. Die Spuren selbst sind in Sektoren eingeteilt die Sektoren sind bei PCs zumeist 512 Bytes groß. Wegen den unterschiedlichen Längen der Spuren befinden sich auf den längeren, äußeren Spuren mehr Sektoren als auf den inneren. So entstehen Zonen mit jeweils gleich vielen Sektoren je Spur. Dateien werden in untereinander verketteten Sektoren abgelegt. Zu jedem Sektor die Information muss abgespeichert sein, wo der nächste Sektor der Datei liegt (Zylindernummer, Seitennummer (Plattenoberfläche) und Sektornummer). In einem Inhaltsverzeichnis (File Allocation Table) wird für das Betriebssystem der erste Sektor einer jeden Datei vermerkt. 43 / 100
44 Übersicht der Kosten (Stand: 2005) Speicher Zugriffszeiten Komplexität Register 5-10 ns hoch Hauptspeicher circa 60 ns mittel Festplatte 4-10 ms niedrig 44 / 100
45 Mehrstufige In Rechnern findet man demnach schnelle/teure als auch langsame/billige Speicher! 45 / 100
46 Mehrstufige In Rechnern findet man demnach schnelle/teure als auch langsame/billige Speicher! 46 / 100
47 47 / 100
48 Interne Speicher Der ist ein schneller, aus SRAM-Zellen aufgebauter Zwischenspeicher, der helfen soll, Zugriffe auf den Hauptspeicher durch den Prozessor zu beschleunigen. 48 / 100
49 Interne Speicher Der ist ein schneller, aus SRAM-Zellen aufgebauter Zwischenspeicher, der helfen soll, Zugriffe auf den Hauptspeicher durch den Prozessor zu beschleunigen. Die Idee besteht darin, zu versuchen, zu erraten, 1 auf welche Speicherzellen des Hauptspeichers der Prozessor als nächstes zugreifen wird und 2 diese Daten schon im Vorfeld im abzulegen. 49 / 100
50 Interne Speicher Der ist ein schneller, aus SRAM-Zellen aufgebauter Zwischenspeicher, der helfen soll, Zugriffe auf den Hauptspeicher durch den Prozessor zu beschleunigen. Die Idee besteht darin, zu versuchen, zu erraten, 1 auf welche Speicherzellen des Hauptspeichers der Prozessor als nächstes zugreifen wird und 2 diese Daten schon im Vorfeld im abzulegen.... ist dies erfolgreich, so können zum Zeitpunkt der Anforderung die Hauptspeicherzugriffe umgangen bzw. durch sehr viel schnellere Zugriffe auf den ersetzt werden! 50 / 100
51 Interne Speicher Der ist ein schneller, aus SRAM-Zellen aufgebauter Zwischenspeicher, der helfen soll, Zugriffe auf den Hauptspeicher durch den Prozessor zu beschleunigen. Die Idee besteht darin, zu versuchen, zu erraten, 1 auf welche Speicherzellen des Hauptspeichers der Prozessor als nächstes zugreifen wird und 2 diese Daten schon im Vorfeld im abzulegen.... ist dies erfolgreich, so können zum Zeitpunkt der Anforderung die Hauptspeicherzugriffe umgangen bzw. durch sehr viel schnellere Zugriffe auf den ersetzt werden! Der ist software-transparent, d. h. der Benutzer kann den nicht direkt adressieren, muss mal nichts vom zu wissen! 51 / 100
52 Anbindung des an CPU und Hauptspeicher software-transparent Jeder Speicherzugriff, insbesondere also jeder Lesezugriff, stellt deshalb aus Sicht des Programms bzw. des Anwenders zunächst einen Hauptspeicherzugriff dar. 52 / 100
53 Anbindung des an CPU und Hauptspeicher software-transparent Jeder Speicherzugriff, insbesondere also jeder Lesezugriff, stellt deshalb aus Sicht des Programms bzw. des Anwenders zunächst einen Hauptspeicherzugriff dar. Wir unterscheiden zwischen cache hit: eine Kopie der zu lesenden Hauptspeicherzelle befindet sich bereits im. cache miss: die zu lesenden Daten befinden sich ausschließlich im Hauptspeicher. 53 / 100
54 LOAD: Datenfluss bei einem -Hit 54 / 100
55 LOAD: Datenfluss bei einem -Miss 55 / 100
56 Beschleunigung durch Einsatz von s Da das Lesen im Hauptspeicher beträchtlich länger als das Lesen im dauert, hängt die mittlere Zugriffszeit auf den Hauptspeicher von der Trefferrate ab! Trefferrate h := # cache hits # cache hits + # cache misses 56 / 100
57 Beschleunigung durch Einsatz von s Da das Lesen im Hauptspeicher beträchtlich länger als das Lesen im dauert, hängt die mittlere Zugriffszeit auf den Hauptspeicher von der Trefferrate ab! Trefferrate h := # cache hits # cache hits + # cache misses Ist c die Zugriffszeit auf den m die Zugriffszeit auf den Hauptspeicher dann gilt für die mittlere Speicherzugriffszeit t := c + (1 h) m 57 / 100
58 Beschleunigung durch Einsatz von s Ist die Zugriffszeit c auf den gleich 10 ns die Zugriffszeit m auf den Hauptspeicher gleich 60 ns dann gilt für die mittlere Speicherzugriffszeit t := 10 ns + (1 h) 60 ns 58 / 100
59 Beschleunigung durch Einsatz von s Ist die Zugriffszeit c auf den gleich 10 ns die Zugriffszeit m auf den Hauptspeicher gleich 60 ns dann gilt für die mittlere Speicherzugriffszeit t := 10 ns + (1 h) 60 ns Trefferrate h [%] Zugriffszeit t [ns] / 100
60 Lokalitätsprinzip Interne Speicher Wie kann man (bzw. der ) erraten, auf welche Speicherzelle als nächstes lesend wohl zugegriffen wird? 60 / 100
61 Lokalitätsprinzip Interne Speicher Wie kann man (bzw. der ) erraten, auf welche Speicherzelle als nächstes lesend wohl zugegriffen wird? Die Idee des s beruht auf der Voraussetzung, dass das abzuarbeitende Maschinenprogramm dem so genannten Lokalitätsprinzip genügt. Lokalitätsprinzip Das Lokalitätsprinzip besagt, dass zu jedem Zeitpunkt des Programmablaufs ein eingeschränkter Adressbereich existiert, auf den bevorzugt und wiederholt zugegriffen wird. 61 / 100
62 Lokalitätsprinzip Interne Speicher Wie kann man (bzw. der ) erraten, auf welche Speicherzelle als nächstes lesend wohl zugegriffen wird? Die Idee des s beruht auf der Voraussetzung, dass das abzuarbeitende Maschinenprogramm dem so genannten Lokalitätsprinzip genügt. Lokalitätsprinzip Das Lokalitätsprinzip besagt, dass zu jedem Zeitpunkt des Programmablaufs ein eingeschränkter Adressbereich existiert, auf den bevorzugt und wiederholt zugegriffen wird. Genauer: Mit hoher Wahrscheinlichkeit werden als nächstes Hauptspeicherzellen angesprochen, die im Hauptspeicher nahe der Adresse der zuletzt verwendeten Daten abgelegt sind. 62 / 100
63 Interner Aufbau eines s [ Prinzipieller Aufbau eines -Speichers ] Die Zeilen des Datenspeichers enthalten jeweils einen zusammenhängenden Datenblock (fester Größe) aus dem Hauptspeicher. Die Anfangsadresse des Blockes ist in der entsprechenden Adressspeicherzelle abgespeichert. 63 / 100
64 Interner Aufbau eines s Im Wesentlichen unterscheidet man zwischen zwei Typen von -Speichern: vollassoziativer -Speicher direktabgebildeter -Speicher 64 / 100
65 Interner Aufbau eines s Im Wesentlichen unterscheidet man zwischen zwei Typen von -Speichern: vollassoziativer -Speicher Jeder Datenblock aus dem Hauptspeicher kann in einer beliebigen zeile abgespeichert werden. direktabgebildeter -Speicher Jeder Hauptspeicheradresse wird genau eine interne -Adresse zugewiesen, d. h. es gibt eine feste Abbildung, die jeder Hauptspeicheradresse eine -Speicherzelle zuordnet. 65 / 100
66 Interner Aufbau eines s Im Wesentlichen unterscheidet man zwischen zwei Typen von -Speichern: vollassoziativer -Speicher Jeder Datenblock aus dem Hauptspeicher kann in einer beliebigen zeile abgespeichert werden. = Die Adresse, unter der im Hauptspeicher gelesen werden soll, muss parallel mit sämtlichen Einträgen im -Speicher verglichen werden. direktabgebildeter -Speicher Jeder Hauptspeicheradresse wird genau eine interne -Adresse zugewiesen, d. h. es gibt eine feste Abbildung, die jeder Hauptspeicheradresse eine -Speicherzelle zuordnet. = Die Adresse, unter der im Hauptspeicher gelesen wird, braucht nur mit einem Eintrag im -Speicher verglichen werden, da jeder Hauptspeicheradresse genau eine interne -Adresse zugewiesen wird. 66 / 100
67 Realisierung eines direktabgebildeten s Die Abbildung von Hauptspeicheradressen auf -Speicherzellen erfolgt durch dmc : A Hauptspeicher A a n 1... a i a i 1... a 0 a i 1... a 0 67 / 100
68 Realisierung eines direktabgebildeten s Die Abbildung von Hauptspeicheradressen auf -Speicherzellen erfolgt durch dmc : A Hauptspeicher A a n 1... a i a i 1... a 0 a i 1... a 0 Die i niederwertigen Bits a i 1... a 0 legen die Position innerhalb des s fest, an der die Zelle mit der Hauptspeicheradresse a n 1... a 0 gespeichert wird. 68 / 100
69 Realisierung eines direktabgebildeten s Die Abbildung von Hauptspeicheradressen auf -Speicherzellen erfolgt durch dmc : A Hauptspeicher A a n 1... a i a i 1... a 0 a i 1... a 0 Die i niederwertigen Bits a i 1... a 0 legen die Position innerhalb des s fest, an der die Zelle mit der Hauptspeicheradresse a n 1... a 0 gespeichert wird. Die restlichen Bits, d. h. a n 1... a i, bilden den so genannten Adress-TAG, mit dem die letztendliche Überprüfung gemacht werden kann, welcher Block im Datenspeicher gespeichert ist. 69 / 100
70 Vergleich der beiden -Typen -Speicher-Typ vollassoziativ direktabgebildet Speicherort im für Hauptspeicherzellen Verdrängungsstrategien Lokalisierung von Daten 70 / 100
71 Vergleich der beiden -Typen -Speicher-Typ vollassoziativ direktabgebildet Speicherort im für Hauptspeicherzellen frei wählbar durch Abbildung dmc fest vorgegeben Verdrängungsstrategien Lokalisierung von Daten 71 / 100
72 Vergleich der beiden -Typen -Speicher-Typ vollassoziativ direktabgebildet Speicherort im für Hauptspeicherzellen frei wählbar durch Abbildung dmc fest vorgegeben Verdrängungsstrategien ja nicht benötigt Lokalisierung von Daten 72 / 100
73 Vergleich der beiden -Typen -Speicher-Typ vollassoziativ direktabgebildet Speicherort im für Hauptspeicherzellen frei wählbar durch Abbildung dmc fest vorgegeben Verdrängungsstrategien ja nicht benötigt Lokalisierung von Daten paralleler Vergleich mit allen im gespeicherten Adressen Dekodierung und ein einziger Vergleich von zwei Adress-TAGs 73 / 100
74 Was passiert bei einem STORE-Befehl? -Kohärenz Da der nur Kopien von Daten und keine eigene Daten speichert, muss bei einem Schreibzugriff dafür Sorge getragen werden, dass die Inhalte der beiden Speicher konsistent bleiben. 74 / 100
75 Was passiert bei einem STORE-Befehl? -Kohärenz Da der nur Kopien von Daten und keine eigene Daten speichert, muss bei einem Schreibzugriff dafür Sorge getragen werden, dass die Inhalte der beiden Speicher konsistent bleiben. Man unterscheidet zwischen drei verschiedenen Verfahren: write-through write-back write-allocation 75 / 100
76 Die verschiedene Techniken beim Schreibzugriff write-through: cache hit: Sowohl die Hauptspeicherzelle unter der Adresse a als auch deren Kopie im werden sofort aktualisiert. cache miss: Die Hauptspeicherzelle unter der Adresse a wird aktualisiert, der Inhalt des -Speichers bleibt unverändert. 76 / 100
77 Die verschiedene Techniken beim Schreibzugriff write-back: cache hit: Nur die Kopie im wird aktualisiert, die Hauptspeicherzelle unter der Adresse a hingegen bleibt zunächst unverändert. Durch das so genannte dirty bit wird die entsprechende Zelle im als modifiziert markiert. Findet später eine Verdrängung dieser Zelle aus dem statt, so wird deren Inhalt vor dem Entfernen aus dem noch in die Hauptspeicherzelle mit der Adresse a zurückgeschrieben. cache miss: Die Hauptspeicherzelle unter der Adresse a wird aktualisiert, der Inhalt des -Speichers bleibt unverändert. 77 / 100
78 Die verschiedene Techniken beim Schreibzugriff write-allocation: cache hit: Nur die Kopie im wird aktualisiert und mithilfe des dirty bit markiert. Die Hauptspeicherzelle unter der Adresse a hingegen bleibt zunächst unverändert und wird bei einer späteren Verdrängung der entsprechenden Zelle aus dem aktualisiert. cache miss: Das zu schreibende Datum wird nicht in den Hauptspeicher, sondern in den geschrieben und sofort mithilfe des dirty bits als modifiziert markiert. Bei diesem Vorgang findet außerdem automatisch eine Verdrängung bisheriger -Inhalte statt. Der Hauptspeicher bleibt zunächst unverändert die Zelle mit der Adresse a wird erst dann aktualisiert, wenn die Kopie aus dem verdrängt wird. 78 / 100
79 Die Schreibe-Techniken im Überblick 79 / 100
80 Interne Speicher 80 / 100
81 Interne Speicher Die Probleme mit dem Hauptspeicher: 81 / 100
82 Interne Speicher Die Probleme mit dem Hauptspeicher: 1 Bei einer Adressbusbreite von 64 kann aufgrund der Kosten in der Regel nicht soviel Hauptspeicher physikalisch angeschafft werden, wie adressierbar ist! 82 / 100
83 Interne Speicher Die Probleme mit dem Hauptspeicher: 1 Bei einer Adressbusbreite von 64 kann aufgrund der Kosten in der Regel nicht soviel Hauptspeicher physikalisch angeschafft werden, wie adressierbar ist! Bei einer Adressbusbreite von 64, sind 1, Byte adressierbar! Geht man von 40 Euro für einen Speicherbaustein von 256 MByte aus, so kostet ein vollständiger Ausbau Milliarden Euro. 83 / 100
84 Interne Speicher Die Probleme mit dem Hauptspeicher: 1 Bei einer Adressbusbreite von 64 kann aufgrund der Kosten in der Regel nicht soviel Hauptspeicher physikalisch angeschafft werden, wie adressierbar ist! Bei einer Adressbusbreite von 64, sind 1, Byte adressierbar! Geht man von 40 Euro für einen Speicherbaustein von 256 MByte aus, so kostet ein vollständiger Ausbau Milliarden Euro. 2 Bei einem Multiprozessrechner bzw. bei einem Multiusersytem geht jeder Prozess bzw. jeder Nutzer davon aus, dass ihm der gesamte Adressraum (abzüglich dem Adresseraum, der für das Betriebssystem reserviert ist) zur Verfügung steht. In Wirklichkeit werden aber alle Prozesse und alle Nutzer gemeinsam den gleichen physikalischen Hauptspeicher benutzen. 84 / 100
85 Interne Speicher Sicht der Nutzer und Prozesse Die Prozesse arbeiten jeweils mit einem vollständigen Hauptspeicher! Dem Benutzer wird die Sicht vermittelt, dass er Daten und Programme im Hauptspeicher ablegen kann, solange der Adressraum nicht erschöpft ist. Insbesondere kann der Anwender also davon ausgehen, dass er den Hauptspeicher für sich allein in Anspruch nehmen kann und dass dieser den kompletten Adressraum umfasst. 85 / 100
86 Interne Speicher Sicht der Nutzer und Prozesse Die Prozesse arbeiten jeweils mit einem vollständigen Hauptspeicher! Dem Benutzer wird die Sicht vermittelt, dass er Daten und Programme im Hauptspeicher ablegen kann, solange der Adressraum nicht erschöpft ist. Insbesondere kann der Anwender also davon ausgehen, dass er den Hauptspeicher für sich allein in Anspruch nehmen kann und dass dieser den kompletten Adressraum umfasst. Der physikalische Hauptspeicher ist in der Regel wesentlich kleiner, kann also gar nicht den kompletten Inhalt des virtuellen Speichers aufnehmen. 86 / 100
87 Interne Speicher Sicht der Nutzer und Prozesse Die Prozesse arbeiten jeweils mit einem vollständigen Hauptspeicher! Dem Benutzer wird die Sicht vermittelt, dass er Daten und Programme im Hauptspeicher ablegen kann, solange der Adressraum nicht erschöpft ist. Insbesondere kann der Anwender also davon ausgehen, dass er den Hauptspeicher für sich allein in Anspruch nehmen kann und dass dieser den kompletten Adressraum umfasst. Der physikalische Hauptspeicher ist in der Regel wesentlich kleiner, kann also gar nicht den kompletten Inhalt des virtuellen Speichers aufnehmen. Zusammenspiel zwischen Hauptspeicher und Festplatte Der Festplattenspeicher wird dazu eingesetzt, diejenigen Hauptspeicherdaten zu speichern, die aus Kapazitätsgründen im tatsächlich vorhandenen Hauptspeicher keinen Platz finden. 87 / 100
88 Interne Speicher Der Inhalt des virtuellen Speichers eines Prozesses wird auf der Festplatte abgelegt. 88 / 100
89 Interne Speicher Der virtuelle Speicher wird in Seiten fester Größe unterteilt. Der Hauptspeicher besteht aus Seitenrahmen, die jeweils eine Seite aufnehmen können. Es wird eine Seitentabelle geführt, die angibt, welche Seitenrahmen durch welche Seiten belegt sind. 89 / 100
90 Zugriff auf eine Datenseite durch einen Prozess Was passiert bei einem Zugriff auf eine Datenseite? überprüfe, ob Seite i im realen Hauptspeicher liegt; if page fault then fi; 90 / 100
91 Zugriff auf eine Datenseite durch einen Prozess Was passiert bei einem Zugriff auf eine Datenseite? überprüfe, ob Seite i im realen Hauptspeicher liegt; if page fault then if alle Seitenrahmen im realen Hauptspeicher sind belegt then fi; fi; schreibe Seite i in einen freien Seitenrahmen des realen Hauptspeichers; aktualisiere die Seitentabelle; 91 / 100
92 Zugriff auf eine Datenseite durch einen Prozess Was passiert bei einem Zugriff auf eine Datenseite? überprüfe, ob Seite i im realen Hauptspeicher liegt; if page fault then if alle Seitenrahmen im realen Hauptspeicher sind belegt then verdränge eine Seite aus dem realen Hauptspeicher und aktualisiere die Seitentabelle; fi; fi; schreibe Seite i in einen freien Seitenrahmen des realen Hauptspeichers; aktualisiere die Seitentabelle; 92 / 100
93 Verdrängungsstrategien Es gibt im Wesentlichen drei Verfahren (und Abwandlungen davon), die als Verdrängungsstrategie in Frage kommen. 1 LRU-Strategie (least recently used) Es wird die Seite ausgelagert, auf die am längsten nicht zugegriffen worden ist. 93 / 100
94 Verdrängungsstrategien Es gibt im Wesentlichen drei Verfahren (und Abwandlungen davon), die als Verdrängungsstrategie in Frage kommen. 1 LRU-Strategie (least recently used) Es wird die Seite ausgelagert, auf die am längsten nicht zugegriffen worden ist. 2 FIFO-Strategie (first in first out) Es wird die Seite ausgelagert, die sich am längsten im realen Speicher befindet. Hierzu werden die einem Prozess zugeordneten Seitenrahmen wie ein Ringpuffer behandelt. 94 / 100
95 Verdrängungsstrategien Es gibt im Wesentlichen drei Verfahren (und Abwandlungen davon), die als Verdrängungsstrategie in Frage kommen. 1 LRU-Strategie (least recently used) Es wird die Seite ausgelagert, auf die am längsten nicht zugegriffen worden ist. 2 FIFO-Strategie (first in first out) Es wird die Seite ausgelagert, die sich am längsten im realen Speicher befindet. Hierzu werden die einem Prozess zugeordneten Seitenrahmen wie ein Ringpuffer behandelt. 3 Clock-Algorithmus Wie bei der FIFO-Strategie werden die Seitenrahmen in einem Ringpuffer verwaltet. Zusätzlich wird jeder Rahmen mit einem Use Bit versehen, das auf 0 gesetzt wird, wenn der Rahmen neu belegt wird. Bei dem nächsten Zugriff wird das Bit auf 1 gesetzt. Es wird versucht, einen Seitenrahmen im Ringpuffer zu finden, dessen Use Bit auf 0 liegt. 95 / 100
96 Verdrängungsstrategien Strategie Aufwand Effizienz LRU FIFO Clock 96 / 100
97 Verdrängungsstrategien Strategie Aufwand Effizienz LRU hoch fast optimal FIFO Clock 97 / 100
98 Verdrängungsstrategien Strategie Aufwand Effizienz LRU hoch fast optimal FIFO sehr gering gut Clock 98 / 100
99 Verdrängungsstrategien Strategie Aufwand Effizienz LRU hoch fast optimal FIFO sehr gering gut Clock gering sehr gut 99 / 100
100 Luxemburger Oberstadt [ Blick auf die Oberstadt 100 / 100
In heutigen Computern findet man schnellen/teuren als auch langsamen/billigen Speicher
Speicherhierarchie In heutigen Computern findet man schnellen/teuren als auch langsamen/billigen Speicher Register Speicherzellen, direkt mit der Recheneinheit verbunden Cache-Speicher Puffer-Speicher
Mehré Er ist software-transparent, d.h. der Benutzer braucht nichts von seiner Existenz zu wissen. Adreßbus Cache- Control Datenbus
4.2 Caches é Cache kommt aus dem Französischen: cacher (verstecken). é Er kann durch ein Anwendungsprogramm nicht explizit adressiert werden. é Er ist software-transparent, d.h. der Benutzer braucht nichts
MehrCache Grundlagen. Schreibender Cache Zugriff. SS 2012 Grundlagen der Rechnerarchitektur Speicher 22
Cache Grundlagen Schreibender Cache Zugriff SS 212 Grundlagen der Rechnerarchitektur Speicher 22 Eine einfache Strategie Schreibt man nur in den Cache, werden Cache und darunter liegender Speicher inkonsistent.
MehrQuiz. Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset.
Quiz Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset 32 Bit Adresse 31 3 29... 2 1 SS 212 Grundlagen der Rechnerarchitektur
MehrB Hauptspeicher und Cache
und Cache 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher 7. Cache 1 und Cache Einordnung in das Schichtenmodell:
MehrB Hauptspeicher und Cache
und Cache und Cache Einordnung in das Schichtenmodell: 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher
MehrE Hauptspeicher und Cache
und Cache 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher 7. Cache 1 und Cache Einordnung in das Schichtenmodell:
MehrE Hauptspeicher und Cache
und Cache und Cache Einordnung in das Schichtenmodell: 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher
MehrBesprechung des 8. Übungsblattes Einführung in Caches Cache-Organisation Cache-Ersetzungsstrategien Aufgaben (an der Tafel) Testklausur
Themen heute Besprechung des 8. Übungsblattes Einführung in Caches Cache-Organisation Cache-Ersetzungsstrategien Aufgaben (an der Tafel) Testklausur Besprechung des 8. Übungsblattes Aufgabe 2.6. In diesem
MehrLösung von Übungsblatt 2
Lösung von Übungsblatt 2 Aufgabe 1 (Digitale Datenspeicher) 1. Nennen Sie einen digitalen Datenspeicher, der mechanisch arbeitet. Lochstreifen, Lochkarte, CD/DVD beim Pressen. 2. Nennen Sie zwei rotierende
Mehr2. Ansatzpunkt: Reduktion der Penalty Early Restart und critical word first
2. Ansatzpunkt: Reduktion der Penalty 2.1. Early Restart und critical word first Beide Techniken basieren darauf, die Wartezeit der CPU auf das Mindestmaß zu beschränken. Early restart lädt den Block wie
Mehr4.3 Hintergrundspeicher
4.3 Hintergrundspeicher Registers Instr./Operands Cache Blocks Memory Pages program 1-8 bytes cache cntl 8-128 bytes OS 512-4K bytes Upper Level faster Disk Tape Files user/operator Mbytes Larger Lower
MehrCache Blöcke und Offsets
Cache Blöcke und Offsets Ein Cache Eintrag speichert in der Regel gleich mehrere im Speicher aufeinander folgende Bytes. Grund: räumliche Lokalität wird wie folgt besser ausgenutzt: Bei Cache Miss gleich
MehrPrinzipieller Aufbau und Funktionsweise eines Prozessors
Prinzipieller Aufbau und Funktionsweise eines Prozessors [Technische Informatik Eine Einführung] Univ.- Lehrstuhl für Technische Informatik Institut für Informatik Martin-Luther-Universität Halle-Wittenberg
MehrTutorium Rechnerorganisation
Woche 10 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu
MehrDigital Design Entwicklung der DRAMs. Richard Roth / FB Informatik und Mathematik Speicher 1
Entwicklung der DRAMs Richard Roth / FB Informatik und Mathematik Speicher 1 Entwicklung der DRAMs in Zukunft Richard Roth / FB Informatik und Mathematik Speicher 2 DRAM Speicherzelle (Trench Technology)
MehrÜbung zu Einführung in die Informatik # 10
Übung zu Einführung in die Informatik # 10 Tobias Schill tschill@techfak.uni-bielefeld.de 15. Januar 2016 Aktualisiert am 15. Januar 2016 um 9:58 Erstklausur: Mi, 24.02.2016 von 10-12Uhr Aufgabe 1* a),
Mehr, 2014W Übungsgruppen: Mo., Mi.,
VU Technische Grundlagen der Informatik Übung 7: Speichermanagement 183.579, 2014W Übungsgruppen: Mo., 12.01. Mi., 14.01.2015 Aufgabe 1: Cache-Adressierung Ein Prozessor mit einer Adresslänge von 20 Bit
MehrLösung von Übungsblatt 2
Lösung von Übungsblatt 2 Aufgabe 1 (Digitale Datenspeicher) 1. Nennen Sie einen digitalen Datenspeicher, der mechanisch arbeitet. Lochstreifen, Lochkarte, CD/DVD beim Pressen. 2. Nennen Sie zwei rotierende
MehrÜbung Praktische Informatik II
Übung Praktische Informatik II FSS 2009 Benjamin Guthier Lehrstuhl für Praktische Informatik IV Universität Mannheim guthier@pi4.informatik.uni-mannheim.de 22.05.09 11-1 Heutige große Übung Ankündigung
MehrGrob-Struktur des Prozessor-Speichersystems
2.3.2 Speicherstruktur (1) Grob-Struktur des Prozessor-Speichersystems Chipsatz (Erklärung s. später, Folie 104) 22.4.-27.5.2013, Folie 52 2.3.2 Speicherstruktur (2) Zugriff Prozessor zumeist auf schnelle
MehrRechnerstrukturen. 5. Speicher. Inhalt. Vorlesung Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1.
Rechnerstrukturen 5. Speicher 5.1 Motivation Speichertypen RAM / ROM Dynamisches RAM Inhalt Cache-Speicher Voll Assoziativ n-wege Assoziativ Direct Mapping 5.2 (c) Peter Sturm, Universität Trier 1 Der
MehrRechnerstrukturen Winter SPEICHER UND CACHE. (c) Peter Sturm, University of Trier 1
9. SPEICHER UND CACHE (c) Peter Sturm, University of Trier 1 Inhalt Grundlagen Speichertypen RAM / ROM Dynamisches RAM Cache- Speicher Voll AssoziaNv n- Wege AssoziaNv Direct Mapping Beispiel: 8 Bit- Register
MehrGrundlagen der Rechnerarchitektur. Speicher
Grundlagen der Rechnerarchitektur Speicher Übersicht Speicherhierarchie Cache Grundlagen Verbessern der Cache Performance Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 2 Speicherhierarchie
Mehr, 2015W Übungsgruppen: Mo., Mi.,
VU Technische Grundlagen der Informatik Übung 7: Speichermanagement 183.579, 2015W Übungsgruppen: Mo., 11.01. Mi., 13.01.2016 Aufgabe 1: Cache-Adressierung Ihr Cachingsystem soll 32 GiB an Speicher auf
MehrBesprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung
Themen heute Besprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung Besprechung des 7. Übungsblattes Aufgabe 4a Der eigentliche Sprung erfolgt in der MEM-Phase (4. Pipeline-Stufe),
MehrVirtueller Speicher und Memory Management
Virtueller Speicher und Memory Management Speicher-Paradigmen Programmierer ein großer Adressraum linear adressierbar Betriebssystem eine Menge laufender Tasks / Prozesse read-only Instruktionen read-write
MehrRO-Tutorien 3 / 6 / 12
RO-Tutorien 3 / 6 / 12 Tutorien zur Vorlesung Rechnerorganisation Christian A. Mandery WOCHE 10 AM 01./02.07.2013 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der Helmholtz-Gemeinschaft
MehrCache-Speicher. Design Digitaler Systeme. Prof. Dr.-Ing. Rainer Bermbach
Cache-Speicher Design Digitaler Systeme Prof. Dr.-Ing. Rainer Bermbach Übersicht Cache-Speicher Warum Cache-Speicher? Cache-Strukturen Aufbau und Organisation von Caches Cache-Architekturen Cache-Strategien
MehrAdressierung von Speichern und Eingabe- Ausgabegeräten
Adressierung von Speichern und Eingabe- Ausgabegeräten Adressdecodierung Die Busstruktur von Prozessorsystemen verbindet die Bauteile über gemeinsame Leitungen. Auf dem Bus darf zu einer Zeit immer nur
MehrEnterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13
UNIVERSITÄT LEIPZIG Enterprise Computing Einführung in das Betriebssystem z/os Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 Verarbeitungsgrundlagen Teil 4 Cache el0100 copyright W.
MehrSpeicherorganisation
Speicherorganisation John von Neumann 1946 Ideal wäre ein unendlich großer, undendlich schneller und undendlich billiger Speicher, so dass jedes Wort unmittelbar, d.h. ohne Zeitverlust, zur Verfügung steht
MehrBetriebssysteme (BTS)
.Vorlesung Betriebssysteme (BTS) Christian Baun cray@unix-ag.uni-kl.de Hochschule Mannheim Fakultät für Informatik Institut für Betriebssysteme..007 Organisatorisches zur Übung Verteilung auf die beiden
MehrTechnische Realisierung (1)
Technische Realisierung () Einfachstes Modell: Prozess (Daten+Code) befindet sich im Hintergrundspeicher Bei teilweise eingelagerten Prozessen: Zusätzlich Teile im Hauptspeicher Logische Adressen überdecken
MehrSpeicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM
Speicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM RAMs (Random Access Memory) - Schreib-Lese-Speicher RAMs sind Speicher mit der Aufgabe, binäre Daten für eine bestimmte Zeit zu speichern. Diese
MehrSpeicherverwaltung (Swapping und Paging)
Speicherverwaltung (Swapping und Paging) Rückblick: Segmentierung Feste Einteilung des Speichers in einzelne Segmente 750k 0 Rückblick: Segmentierung Feste Einteilung des Speichers in einzelne Segmente
MehrTeil 2: Speicherstrukturen
Inhalt Teil 2: Speicherstrukturen Hauptspeicher Cache Assoziativspeicher Speicherverwaltungseinheit ( Memory Management Unit ) 1 Virtueller Speicher Trennung von virtuellem Adreßraum (mit virtuellen Adressen)
Mehr1,8V Flash and SRAM 28F3208W30
,8V Flash and SRAM 28F328W3 Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin 33,8V Flash and SRAM 28F328W3 BGA-Gehäuse Auf 7x9 mm Fläche 28MBit Flash und 8MBit SRAM Liers - PEG-Vorlesung
MehrFachbereich Medienproduktion
Fachbereich Medienproduktion Herzlich willkommen zur Vorlesung im Studienfach: Grundlagen der Informatik Themenübersicht Rechnertechnik und IT Sicherheit Grundlagen der Rechnertechnik Prozessorarchitekturen
MehrGrundlagen der Informationsverarbeitung:
Grundlagen der Informationsverarbeitung: Speicherhierarchie Prof. Dr.-Ing. habil. Ulrike Lucke Durchgeführt von Prof. Dr. rer. nat. habil. Mario Schölzel Maximaler Raum für Titelbild (wenn kleiner dann
MehrRechnerorganisation. 1. Juni 201 KC Posch
.6.2 Rechnerorganisation. Juni 2 KC Posch .6.2 2 .6.2 Front Side Bus Accelerated Graphics Port 28 MHz Front Side Bus North Bridge RAM idge South Bri IDE USB PCI Bus 3 .6.2 Front Side Bus Front Side Bus
MehrBetriebssysteme BS-S SS Hans-Georg Eßer. Foliensatz S: Speicherverwaltung. Dipl.-Math., Dipl.-Inform. v1.0, 2015/04/14
BS-S Betriebssysteme SS 2015 Hans-Georg Eßer Dipl.-Math., Dipl.-Inform. Foliensatz S: Speicherverwaltung v1.0, 2015/04/14 Betriebssysteme, SS 2015 Hans-Georg Eßer Folie S-1 Übersicht: BS Praxis und BS
MehrEinführung in die technische Informatik
Einführung in die technische Informatik Christopher Kruegel chris@auto.tuwien.ac.at http://www.auto.tuwien.ac.at/~chris Betriebssysteme Aufgaben Management von Ressourcen Präsentation einer einheitlichen
Mehr(Cache-Schreibstrategien)
Übungsblatt 2 Aufgabe 1 (Digitale Datenspeicher) 1. Nennen Sie einen digitalen Datenspeicher, der mechanisch arbeitet. 2. Nennen Sie zwei rotierende magnetische digitale Datenspeicher. 3. Nennen Sie zwei
MehrBetriebssysteme Teil 10 B: Fragen rund um Seitenfehler
Betriebssysteme Teil 10 B: Fragen rund um Seitenfehler 1 Überlegungen Wenn wir einige Seiten eines Programms in den Speicher laden, brauchen wir eine Strategie, welche Seiten als nächstes geladen werden
MehrWie groß ist die Page Table?
Wie groß ist die Page Table? Im vorigen (typischen) Beispiel verwenden wir 20 Bits zum indizieren der Page Table. Typischerweise spendiert man 32 Bits pro Tabellen Zeile (im Vorigen Beispiel brauchten
Mehr1. Welche Speichereinheiten werden belegt, wenn die folgenden Strategien eingesetzt werden?
Sommersemester 009 Konzepte und Methoden der Systemsoftware Universität Paderborn Fachgebiet Rechnernetze Hausübung 05 Abgabe am 0.07.009 (Kästen D) Aufgabe : Speicherzuteilung (6++=8 Punkte) Es sei der
MehrRechnernetze und Organisation
Memory 1 Übersicht Motivation Speicherarten Register SRAM, DRAM Flash Speicherhierarchie Cache Virtueller Speicher 2 Motivation Speicher ist zentraler Bestandteil eines Computers neben Prozessor CPU Computer
MehrSchreiben von Pages. Schreiben einer Page in den Swap Space ist sehr teuer (kostet millionen von CPU Zyklen).
Schreiben von Pages Schreiben einer Page in den Swap Space ist sehr teuer (kostet millionen von CPU Zyklen). Write Through Strategie (siehe Abschnitt über Caching) ist hier somit nicht sinnvoll. Eine sinnvolle
MehrGrundlagen der Informatik III Wintersemester 2010/2011
Grundlagen der Informatik III Wintersemester 2010/2011 Wolfgang Heenes, atrik Schmittat 12. Aufgabenblatt 07.02.2011 Hinweis: Der Schnelltest und die Aufgaben sollen in den Übungsgruppen bearbeitet werden.
MehrIn diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden.
Spezielle Schaltwerke In diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden. Das Register Das Register oder der
MehrPhysische Datenorganisation
Physische Datenorganisation Speicherhierarchie Hintergrundspeicher / RAID ( B-Bäume Hashing R-Bäume ) Kapitel 7 1 Überblick: Speicherhierarchie Register Cache Hauptspeicher Plattenspeicher Archivspeicher
MehrRAM - Random Access Memory
RAM - Random Access Memory Random Access Memory (dt. Speicher mit wahlfreiem Zugriff), abgekürzt RAM, ist ein Speicher, der besonders bei Computern als Arbeitsspeicher Verwendung findet. RAMs werden als
MehrSpeicher Typen. TI-Übung 5. Speicher SRAM. Speicher DRAM. SRAM vs. DRAM (EEP)ROM, NV-RAM, Flash,... Speicher, Caches
Speicher Typen TI-Übung 5 Speicher, Caches Andreas I. Schmied (andreas.schmied@uni-ulm.de) AspectIX-Team Abteilung Verteilte Systeme Universität Ulm WS2005 SRAM vs. DRAM (EEP)ROM, NV-RAM, Flash,... Charakteristik
MehrPaging. Einfaches Paging. Paging mit virtuellem Speicher
Paging Einfaches Paging Paging mit virtuellem Speicher Einfaches Paging Wie bisher (im Gegensatz zu virtuellem Speicherkonzept): Prozesse sind entweder ganz im Speicher oder komplett ausgelagert. Im Gegensatz
Mehr6 Exkurs: Assoziativspeicher
6 Exkurs: Assoziativspeicher alternative Möglichkeit der Speicherung von Informationen in einem Computer: Assoziativspeicher (inhaltsadressierbarer Speicher bzw. CAM = Content Addressable Memory) : bei
Mehr6 Exkurs: Assoziativspeicher (2) 6 Exkurs: Assoziativspeicher. 7.1 Speicherhierarchie. 7 Caches
6 Exkurs: Assoziativspeicher alternative Möglichkeit der Speicherung von Informationen in einem Computer: Assoziativspeicher (inhaltsadressierbarer Speicher bzw. CAM = Content Addressable Memory) : bei
MehrTechnische Informatik 1 - HS 2017
Institut für Technische Informatik und Kommunikationsnetze Prof. L. Thiele Technische Informatik 1 - HS 2017 Übung 11 Datum: 21. 22. 12. 2017 Virtueller Speicher 1 Performanz Gehen Sie von einem virtuellen
MehrLeichtgewichtsprozesse
Leichtgewichtsprozesse häufiger Prozeßwechsel stellt in einem Betriebssystem eine hohe Belastung dar; auch erfordert die Generierung eines neuen Prozesses viele System-Resourcen in vielen Anwendungen werden
MehrLeichtgewichtsprozesse
Leichtgewichtsprozesse häufiger Prozeßwechsel stellt in einem Betriebssystem eine hohe Belastung dar; auch erfordert die Generierung eines neuen Prozesses viele System-Resourcen in vielen Anwendungen werden
MehrRO-Tutorien 15 und 16
Tutorien zur Vorlesung Rechnerorganisation Tutorienwoche 10 am 29.06.2011 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft
MehrGrundlagen der Rechnerarchitektur
Grundlagen der Rechnerarchitektur Speicher Übersicht Speicherhierarchie Cache Grundlagen Verbessern der Cache Performance Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 2 Speicherhierarchie
Mehr5 Kernaufgaben eines Betriebssystems (BS)
5 Kernaufgaben eines Betriebssystems (BS) Betriebssystem ist eine Menge von Programmen, die die Abarbeitung anderer Programme auf einem Rechner steuern und überwachen, insbesondere verwaltet es die Hardware-Ressourcen
MehrMikroprozessortechnik Grundlagen 1
Grundlagen - Grundbegriffe, Aufbau, Rechnerarchitekturen, Bus, Speicher - Maschinencode, Zahlendarstellung, Datentypen - ATMELmega28 Progammierung in C - Vergleich C und C++ - Anatomie eines µc-programmes
MehrErweiterung von Adressraum und Bit Tiefe
Erweiterung von Adressraum und Bit Tiefe Erweiterung des vorigen Beispiels ist offensichtlich: Vergrößerung des Adressraums (in der Größenordnung 2 n ): Füge eine Adressleitung hinzu und verdoppele die
MehrCache. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011
Cache Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011 Cache 1/53 2012-02-29 Einleitung Hauptspeicherzugriffe sind langsam die
MehrCPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse
Kapitel 11 Rechnerarchitektur 11.1 Der von-neumann-rechner Wir haben uns bisher mehr auf die logischen Bausteine konzentriert. Wir geben jetzt ein Rechnermodell an, das der physikalischen Wirklichkeit
MehrDigitaltechnik II SS 2007
Digitaltechnik II SS 27 6. Vorlesung Klaus Kasper Inhalt Asynchroner Zähler Synchroner Zähler Schaltungsanalyse Register Halbleiterspeicher Random Access Memory (RAM) SRAM DRAM Digitaltechnik 2 2 Frequenzteiler
MehrSpeicher. Speicher. Speicherhierarchie. Speicher. Interessante Zahlen:
Übersicht 1 Einleitung Hauptspeicher 2 Hauptspeicher 3 Caches, Cache-Kohärenz Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009
Mehr2.3 Prozessverwaltung
Realisierung eines Semaphors: Einem Semaphor liegt genau genommen die Datenstruktur Tupel zugrunde Speziell speichert ein Semaphor zwei Informationen: Der Wert des Semaphors (0 oder 1 bei einem binären
MehrDIE EVOLUTION DES DRAM
DIE EVOLUTION DES DRAM Gliederung 1. Motivation 2. Aufbau und Funktionsweise 3. SDRAM 4. DDR SDRAM 5. DDR SDRAM Versionen 06.02.2018 Die Evolution des DRAM Folie 2 von 27 1. Motivation Motivation - Immer
MehrKonzepte von Betriebssystemkomponenten Referat am Thema: Adressräume, Page Faults, Demand Paging, Copy on Write Referent: Johannes Werner
Konzepte von Betriebssystemkomponenten Referat am 24.11.2003 Thema: Adressräume, Page Faults, Demand Paging, Copy on Write Referent: Johannes Werner Gliederung Adressräume Page Faults Demand Paging Copy
MehrElektrizitätslehre und Elektronik. Halbleiterspeicher
1/5 Halbleiterspeicher Ein Halbleiterspeicher ist ein Datenspeicher, der aus einem Halbleiter besteht, in dem mittels der Halbleitertechnologie integrierte Schaltkreise realisiert werden. Die Daten werden
MehrVorlesung: Rechnerstrukturen, Teil 2 (Modul IP7)
Vorlesung: Rechnerstrukturen, Teil 2 (Modul IP7) Vorlesung: Rechnerstrukturen, Teil 2 (Modul IP7) J. Zhang zhang@informatik.uni-hamburg.de Universität Hamburg AB Technische Aspekte Multimodaler Systeme
MehrGrundlagen der Informatik III Wintersemester 2010/2011
Grundlagen der Informatik III Wintersemester 21/211 Wolfgang Heenes, atrik Schmittat 12. Aufgabenblatt mit Lösungsvorschlag 7.2.211 Hinweis: Der Schnelltest und die Aufgaben sollen in den Übungsgruppen
MehrRechnergrundlagen SS Vorlesung
Rechnergrundlagen SS 2007 13. Vorlesung Inhalt Cache Lesen Schreiben Überschreiben Memory Management Unit (MMU) Translation Lookaside Buffer (TLB) Klausurvorbereitung Inhalte der Klausur Rechnergrundlagen
Mehr(Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl
Übung zur Vorlesung Grundlagen Betriebssysteme und Systemsoftware (Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl (gbs-ws11@mailschlichter.informatik.tu-muenchen.de) http://www11.in.tum.de/veranstaltungen/grundlagenbetriebssystemeundsystemsoftwarews1112
MehrBesprechung des 9. Übungsblattes Virtuelle Speicherverwaltung Aufgaben
Themen heute Besprechung des 9. Übungsblattes Virtuelle Speicherverwaltung Aufgaben Besprechung des 9. Übungsblattes Aufgabe 2 Ist in einer Aufgabe wie hier keine explizite Wortbreite angegeben, nicht
MehrWunschvorstellung der Entwickler vom Speicher
Wunschvorstellung der Entwickler vom Speicher Unendlich groß Unendlich schnell Nicht flüchtig billig Obwohl sich der verfügbare Speicher laufend erhöht, wird immer mehr Speicher benötigt, als verfügbar
MehrFreispeicherverwaltung Martin Wahl,
Freispeicherverwaltung Martin Wahl, 17.11.03 Allgemeines zur Speicherverwaltung Der physikalische Speicher wird in zwei Teile unterteilt: -Teil für den Kernel -Dynamischer Speicher Die Verwaltung des dynamischen
MehrSchriftliche Prüfung
OTTO VON GUERICKE UNIVERSITÄT MAGOEBURG FAKULTÄT FÜR INFORMATIK Schriftliche Prüfung im Fach: Technische Informatik I Studiengang: B (PF IF/IngIF;WPF CV/WIF), M (WPF DigiEng) am: Bearbeitungszeit: 24.
MehrEchtzeitbetriebssysteme
Speicherverwaltung (Memory Management) Aufgaben der Memory-Management-Unit ist l der Speicherschutz und l die Adressumsetzung Wird durch Hardware unterstützt l Memory Management Unit (MMU) l MMU wird vom
MehrEin- und Ausgabegeräte
Blockorientiert Jeder Block kann unabhängig gelesen und geschrieben werden. Festplatten, CD-ROMs, USB-Sticks, etc. Zeichenorientiert Keine Struktur, nicht adressierbar, Daten werden als Folge von Zeichen
MehrMikrocomputertechnik. Systembus. Ein Mikroprozessor kommuniziert über den Systembus mit Speicher und I/O
Systembus Ein Mikroprozessor kommuniziert über den Systembus mit Speicher und I/O Der Ablauf erfolgt in zwei Schritten: o Anlegen von Adressen und Schreib/LeseRichtung o Schreiben bzw. Lesen der Daten
MehrLösungsvorschlag zur 6. Übung
rof. Frederik Armknecht Sascha Müller Daniel Mäurer Grundlagen der Informatik 3 Wintersemester 9/1 Lösungsvorschlag zur 6. Übung 1 räsenzübungen 1.1 Schnelltest a) Caches und virtueller Speicher können
MehrTheorie der Programmiersprachen
slide 1 Vorlesung Theorie der Programmiersprachen Prof. Dr. Ulrich Ultes-Nitsche Forschungsgruppe Departement für Informatik Universität Freiburg slide 2 Heute Komponenten eines Computers Speicher Die
MehrEin- Ausgabeeinheiten
Kapitel 5 - Ein- Ausgabeeinheiten Seite 121 Kapitel 5 Ein- Ausgabeeinheiten Am gemeinsamen Bus einer CPU hängt neben dem Hauptspeicher die Peripherie des Rechners: d. h. sein Massenspeicher und die Ein-
MehrZwei Möglichkeiten die TLB zu aktualisieren
Zwei Möglichkeiten die TLB zu aktualisieren Die MMU kümmert sich um alles (Hardware-Lösung) sucht die p-entry wenn diese nicht da ist, behandelt direkt das TLB-miss zum Schluss wird die neue p-entry (virt
MehrTU München, Fakultät für Informatik Lehrstuhl III: Datenbanksysteme Prof. Alfons Kemper, Ph.D.
TU München, Fakultät für Informatik Lehrstuhl III: Datenbanksysteme Prof. Alfons Kemper, Ph.D. Blatt Nr. 07 Übung zur Vorlesung Einsatz und Realisierung von Datenbanksystemen im SoSe16 Moritz Kaufmann
MehrDas Konzept der Speicherhierarchie
Das Konzept der Speicherhierarchie Small is fast, daher sind kleine Speicher schneller (und kosten mehr pro Byte). Vergrößerung von Speichern und schnellerer Zugriff sind aber Schlüsselfunktionen in der
Mehr4. Übung - Rechnerarchitektur/Betriebssysteme
4. Übung - Rechnerarchitektur/Betriebssysteme 1. Aufgabe: Caching Informatik I für Verkehrsingenieure Aufgaben inkl. Beispiellösungen a) Was ist ein Cache? Wann kommt Caching zum Einsatz? b) Welchen Vorteil
MehrLösung von Übungsblatt 5
Lösung von Übungsblatt 5 Aufgabe 1 (Speicherverwaltung) 1. Bei welchen Konzepten der Speicherpartitionierung entsteht interne Fragmentierung? Statische Partitionierung f Dynamische Partitionierung Buddy-Algorithmus
MehrTutorium Rechnerorganisation
Woche 9 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu
MehrMikrocomputertechnik. 5. Systembus R/W. Ein Mikroprozessor kommuniziert über den Systembus mit Speicher und I/O. Der Ablauf erfolgt in zwei Schritten:
5. Systembus Ein Mikroprozessor kommuniziert über den Systembus mit Speicher und I/O Der Ablauf erfolgt in zwei Schritten: o o Anlegen von Adressen und Schreib/LeseRichtung Schreiben bzw. Lesen der Daten
MehrProseminar Konzepte von Betriebssystem- Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging
Proseminar Konzepte von Betriebssystem- Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging Grundlegende Bedeutung von Speicheradressierung: Wie sind die Daten auf Dem Speicher
MehrFAKULTÄT FÜR INFORMATIK
FAKULTÄT FÜR INFORMATIK TECHNISCHE UNIVERSITÄT MÜNCHEN Lehrstuhl für Rechnertechnik und Rechnerorganisation Prof. Dr. Martin Schulz Einführung in die Rechnerarchitektur Wintersemester 07/08 Tutorübung
Mehr