Digitaltechnik II SS 2007

Transkript

1 Digitaltechnik II SS Vorlesung Klaus Kasper

2 Inhalt Asynchroner Zähler Synchroner Zähler Schaltungsanalyse Register Halbleiterspeicher Random Access Memory (RAM) SRAM DRAM Digitaltechnik 2 2

3 Frequenzteiler clock a a a 2 a 3 Digitaltechnik 2 3

4 Synchron/asynchron Synchron zeitlich abgestimmter Vorgang Beispiel: Flip-Flops einer zyklischen Folgeschaltung schalten alle gleichzeitig, da es einen zentralen Takt gibt Asynchron Zeitlich nicht abgestimmt Beispiel: Flip-Flops schalten zu unterschiedlichen Zeiten, da der Takteingang der Flip-Flops nicht zentral beschaltet wird Digitaltechnik 2 4

5 Prinzip asynchroner Zähler a a a 2 Der Ausgang eines Flip-Flop erzeugt den Takt für das folgende Flip-Flop. Für alle Flip-Flops gilt: J=K= Extrem einfacher Aufbau Flip-Flops schalten nicht gleichzeitig, so dass falsche Zwischenzustände entstehen. Digitaltechnik 2 5

6 Prinzip synchroner Zähler Alle Flip-Flops erhalten den gleichen Takt und schalten daher gleichzeitig. Mit zusätzlicher Beschaltung muss die adäquate Ansteuerung der Eingänge der Flip-Flops realisiert werden. Keine falschen Zwischenwerte Komplexer Aufbau Digitaltechnik 2 6

7 asynchroner Zähler Flip-Flops müssen eine negative Flankensteuerung haben! Digitaltechnik 2 7

8 synchroner Zähler T = T = a T = a a 2 T = ( a a ) a 3 2 Digitaltechnik 2 8

9 Mod-5-Synchronzähler I J = a, K = J = K = a 2 J2 = a a, K2 = ü = clock a2 Digitaltechnik 2 9

10 Mod-5-Synchronzähler II t a a a 2 ü Digitaltechnik 2

11 Schaltungsanalyse Digitaltechnik 2

12 Schaltzeichen: UND Digitaltechnik 2 2

13 Schaltzeichen: Negation Digitaltechnik 2 3

14 Schaltungsanalyse algebraische Darstellung Wahrheitstabelle KV-Diagramm stabile Zustände markieren effiziente Realisierung ausschließlich NOR-Gatter Digitaltechnik 2 4

15 Schaltungsanalyse Y = B A Y B A Y B A Y * * * ( ) ( ) ( ) = * * * ( B A Y ) ( B A Y ) ( B A Y ) = * ( B A) ( B A Y ) = A B B Y * ( ( )) = A B B B Y * (( ) ( )) = A B Y * ( ) Digitaltechnik 2 5

16 Digitaltechnik 2 6 Schaltungsanalyse Y 3 =!(!B!AY * ) Y 2 =!(B!AY * ) Y =!(B!A!Y * ) Y=!(Y Y 2 Y 3 ) Y* A B

17 Schaltungsanalyse B A Y* Y Y* A B Markierung der stabilen Zustände! Schaltungsaufbau ausschließlich mit NOR Gattern und Inverter! KMF Digitaltechnik 2 7

18 Schaltungsanalyse Y* A B Welche Schaltung? NOR SR Flip-Flop Y = A B Y * ( ) = A B Y * ( ) = A B Y * ( ) = A B Y * ( ) Digitaltechnik 2 8

19 Register Parallele Anordnung von Flip-Flops mit gemeinsamen Takt. Auffang- oder Buffer-Register zur Zwischenspeicherung von Bitfolgen. Schiebe- oder Shift-Register zur Parallel-Seriell-Umwandlung oder für binäre Multiplizierer / Dividierer Digitaltechnik 2 9

20 Schieberegister (SISO) 4-bit-Schieberegister (serieller Eingang, serieller Ausgang) Mit jeder positiven Flanke wird jedes bit ein Flip-Flop nach rechts verschoben. Digitaltechnik 2 2

21 Zeitlicher Verlauf (SISO) Daten Takt Reset. Takt 2. Takt Digitaltechnik 2 2

22 Auffangregister (PIPO) 4 bit werden parallel gespeichert und können parallel gelesen werden Mit dem Reset Eingang (R) können alle Ausgänge auf gesetzt werden Digitaltechnik 2 22

23 Schieberegister (SIPO) Daten werden seriell eingelesen und parallel ausgelesen. Mit dem Reset (R) Eingang können alle Ausgabewerte auf gesetzt. Digitaltechnik 2 23

24 Digitaltechnik 2 24

25 Schieberegister Für X= werden die Daten parallel eingelesen und seriell ausgelesen (PISO). Für X= wird ein SISO realisiert. Digitaltechnik 2 25

26 Halbleiterspeicher Halbleiterspeicher Festwertspeicher (Nur-Lese-Speicher) Flüchtige Speicher (Lese-Schreib-Speicher) Einmal beschreibbar Mehrfach beschreibbar Dynamisch Statisch ROM EPROM erasable DRAM SRAM PROM programmable EEPROM electrical SDRAM Synchronous Flash ROM DDR-RAM Double Data Rate RDRAM Rambus Digitaltechnik 2 26

27 Random Access Memory (RAM) Speicher mit wahlfreiem Zugriff. Zeitaufwand für Lese- und Schreibvorgang ist in etwa gleich groß. Speicherzelle wird mit Hilfe einer Adresse gewählt und Information eingeschrieben. Zum Auslesen wird die Speicherzelle ebenfalls über eine Adresse ausgewählt und die Information gelesen. Hierbei wird die Information nicht gelöscht. Digitaltechnik 2 27

28 Statische RAM (SRAM) Für statische RAM werden die Speicherzellen mit Flip-Flops realisiert. Solange die Versorgungsspannung anliegt, bleibt die Information im SRAM erhalten. Sehr kurze Schreib- und Lesezeiten. Relativ große Fläche zur Realisierung einer Speicherzelle. Es werden 6 Transistoren für die Realisierung eines Flip-Flop benötigt. SRAM werden häufig für die Realisierung von Cache eingesetzt. Digitaltechnik 2 28

29 Auffangregister (PIPO) 4 bit werden parallel gespeichert und können parallel gelesen werden Mit dem Reset Eingang (R) können alle Ausgänge auf gesetzt werden Digitaltechnik 2 29

30 Dynamische RAM (DRAM) Elementares Speicherelement ist eine Kapazität. Prinzip wurde 966 von IBM entwickelt. Erstes Produkt 97 von Intel ( kbit). Sehr hohe Speicherdichte (ca.-fach im Vergleich zu SRAM). Beim Schreiben wird ein adäquater Spannungspegel an der Kapazität realisiert ( entspricht einer geladenen und einer entladenen Kapazität). Beim Lesen wird der Digitaltechnik Pegel 2 abgefragt. 3

31 DRAM (Forts.) Beim Lesen einer Zelle wird die gespeicherte Information zerstört, muss also anschließend wieder eingeschrieben werden. In den Schaltungen existieren ständig Leckströme. Auch sehr kleine Leckströme führen zu einem Verlust der Information, da die Kapazitäten sehr klein sind (. pf). Zur Erhaltung der Information muss diese in regelmäßigen Abständen (ca. 2 6ms) Zeilenweise ausgelesen und direkt wieder geschrieben werden (Refresh). Während des Refresh kann auf den Inhalt des DRAM nicht zugegriffen werden. Digitaltechnik 2 3

32 Prinzip einer DRAM Speicherzelle Digitaltechnik 2 32

33 Beispiel: Refresh DRAM M bit DRAM, 52 Zeilen 52 Refresh-Zyklen alle 8 ms Zykluszeit für den Refresh:.2 µs Zeitbedarf Refresh: 52*.2 µs =,24 ms ca..3% der Betriebszeit für Refresh Digitaltechnik 2 33

34 Prinzip SRAM Digitaltechnik 2 34

35 Tri-State-Gatter Tri-State- Gatter können neben den beiden logischen Ausgangspegeln Low und High einen dritten hochohmigen Zustand annehmen. Digitaltechnik 2 35

36 Architektur SRAM Digitaltechnik 2 36

37 Speichermatrix Digitaltechnik 2 37

38 Aufbau eines RAM A: Adresseingänge, CS: Chip Select, WE: Write Enable D out : Datenausgang, D in : Dateneingang Digitaltechnik 2 38

39 Symbolische Darstellung eines RAM Digitaltechnik 2 39

40 DRAM Typen SDRAM (Synchronous Dynamic RAM) wird mit einem Taktgeber synchronisiert, der vom CPU-Takt abgeleitet ist. Alle Schreib- und Lesevorgänge werden von der steigenden Flanke dieses Taktes ausgelöst. DDR-SDRAM (Double Data Rate) ist eine Variante des SDRAM mit doppelter Datenübertragungsrate. Die Daten werden mit der steigenden und der fallenden Taktflanke gelesen oder geschrieben. Die angeforderten oder zu speichernden Daten müssen immer mindestens der doppelten Busbreite entsprechen (2-fach Prefetch). RDRAM ist eine spezielle Entwicklung der Firma Rambus. Daten werden aus vielen Bänken parallel gelesen und dann über einen Multiplexer auf den Datenausgang schaltet. Z.B. können aus 8 Bänken gleichzeitig 8 Byte gelesen werden. Das entspricht dann der 8-fachen internen Lesegeschwindigkeit. Digitaltechnik 2 4

41 Aktuelle Entwicklung Digitaltechnik 2 4

42 DDR2-RAM Double Data Rate Verfahren wird weiter genutzt verringerte Betriebsspannung:,8 V (2,5V) nicht Pin-kompatibel: 24 (84) Pins intern wird mit verringerter Taktfrequenz gearbeitet (prefetch 4-fach, bzw. 8-fach bei DDR3) interne Datenbreite wurde erweitert 27: DDR3 (GDDR3 schon verfügbar) höhere Datentübertragungsraten günstigere Produktion Digitaltechnik 2 42

43 DDR vs. DDR2 Speichertyp Speichertakt Bezeichnung Bandbreite SDRAM 33 MHz PC33, GB/s DDR MHz PC2 2, GB/s DDR4 2 MHz PC32 3,2 GB/s DDR2-4 MHz PC2-32 3,2 GB/s DDR MHz PC2-43 4,3 GB/s DDR MHz PC2-85 8,5 GB/s DDR MHz PC3-85 8,5 GB/s DDR3-6 2 MHz PC3-28 2,8 GB/s PC32: 2 MHz 8 Byte 2 Zugriffe/Takt = 32 MByte/s Digitaltechnik 2 43

44 RAM Kenngrößen Speicherkapazität: Anzahl der speicherbaren Bit. Zugriffszeit: Zeit zwischen Adressierung eines Speicherelementes bis zur Verfügbarkeit am Ausgang. Zykluszeit: kürzeste Zeit zwischen zwei Schreib-Lese-Vorgängen. Leistungsbedarf: Gesamtleistungsbedarf der integrierten Schaltung. Digitaltechnik 2 44