Technische Informatik I. Übung 3 Speicherhierarchie. v t d 0 d 1 d 2 d Technische Informatik I Übung 3. Technische Informatik I Übung 3

Größe: px
Ab Seite anzeigen:

Download "Technische Informatik I. Übung 3 Speicherhierarchie. v t d 0 d 1 d 2 d 3 0 1 2 3. Technische Informatik I Übung 3. Technische Informatik I Übung 3"

Transkript

1 Institut für Kommunikationsnetze und Rechnersysteme Technische Informatik I Paul J. Kühn, Matthias Meyer Übung 3 Speicherhierarchie Inhaltsübersicht Aufgabe 3.1 Daten-Cache Aufgabe 3.2 Virtueller Speicher Aufgabe 3.1 Daten-Cache Hinweis: Diese Aufgabe ist angelehnt an einen Teil der Prüfung vom Herbst Zur Untersuchung der Mechanismen in einem m-fach mengenassoziativen Daten-Cache werde vereinfachend ein Rechnersystem mit unrealistisch kleinen Kenngrößen betrachtet. Sowohl die Datenbreite als auch die Adressbreite betrage jeweils nur 8 Bit (1 Byte), so dass der Rechner maximal 2 8 = 256 Bytes adressieren kann. Zunächst gelte m = 1. Der Direct-Mapped Cache weise 4 Zeilen zu je 4 Bytes auf. Zu jeder Zeile speichert der Cache ein Valid-Bit v, ein Tag-Feld t und 4 Dirty-Bits d 0, d 1, d 2 und d 3. Der Cache verwende die Schreibstrategien "Write Back" und "Write Allocate" Frage 1 Woran erkennt man, dass der Cache die Schreibstrategie "Write Back" verwendet? Blatt 1 Aufgabe 3.1 Daten-Cache Blatt 2

2 Frage 2 Wie breit sind die Felder Tag, Index und Offset, in die eine Adresse beim Zugriff auf den Cache zerlegt wird? Die nachfolgende Tabelle zeigt die initiale Belegung des (unrealistisch kleinen) Hauptspeichers. In der Tabelle bestimmt die Zeile die höherwertigen 4 Bit der Adresse, die Spalte die niederwertigen 4 Bit der Adresse (angegeben in hexadezimaler Schreibweise). Der Inhalt einer Speicherzelle ist als Zeichen angegeben. Leere Felder enthalten das Leerzeichen. Beispiel: Die Speicherstelle mit der Adresse $B3 (Zeile B, Spalte 3) enthält das Zeichen "M". Der Cache sei zunächst leer. Danach greift der Prozessor nacheinander lesend auf die acht Speicherstellen $B3 bis $BA zu. Frage 3 a) Geben Sie die anschließende Belegung des Cache einschließlich der Felder v, t, d 0, d 1, d 2 und d 3 in einer Skizze vollständig an. Sie können dafür das Lösungsblatt im Anhang verwenden. b) Bei wie vielen der 8 Lesezugriffe handelt es sich um Cache-Hits, bei wie vielen um Cache- Misses? c) Welche der Cache-Hits sind auf zeitliche Lokalität zurückzuführen, welche auf räumliche Lokalität? Im Anschluss an die acht Lesezugriffe (Frage 3) greift der Prozessor nacheinander schreibend auf die Speicherstellen $B4 bis $B6 und $B8 bis $BA zu, um das Wort "Miroslav" durch "Magister" zu ersetzen a..b..c..d..e..f 0.. H a b e n u n a c h P h i 1.. l o s o p h i e J u r i s t e 2.. r e i u n d M e d i z i n 3.. u n d l e i d e r a u c h 4.. T h e o l o g i e d u r c h a 5.. u s s t u d i e r t m i t 6.. h e i s s e m B e m u e h n 7.. d a s t e h i c h n u n 8.. i c h a r m e r L u c u n 9.. d b i n s o k l u g a l A.. s w i e z u v o r h e i s B.. s e M i r o s l a v h e i s C.. s e D o k t o r g a r u n D.. d z i e h e s c h o n a n E.. d i e z e h e n J a h r F.. h e r a u f h e r a b u n d Aufgabe 3.1 Daten-Cache Blatt 3 Aufgabe 3.1 Daten-Cache Blatt 4

3 Frage 4 a) Geben Sie wie in Frage 3a) die anschließende Belegung des Cache vollständig an. Sie können dafür das Lösungsblatt verwenden. b) Bei wie vielen der 6 Schreibzugriffe handelt es sich um Cache-Hits, bei wie vielen um Cache- Misses? c) Welche der Cache-Hits sind auf zeitliche Lokalität zurückzuführen, welche auf räumliche Lokalität? Abschließend greift der Prozessor nacheinander schreibend auf die Speicherstellen $8A, $8B und $8C zu, um das Wort "Luc" durch "Tor" zu ersetzen. Frage 5 a) Geben Sie wieder die anschließende Belegung des Cache vollständig an. Sie können dafür das Lösungsblatt verwenden. b) Welche Bytes mussten in den Hauptspeicher zurückgeschrieben werden? Geben Sie Adresse und neuen Inhalt an. Nun werde ein 2-fach mengenassoziativer Cache gleicher Kapazität bei gleicher Zeilenlänge betrachtet. Die Ersetzungsstrategie sei LRU (least recently used). Frage 6 a) Wie breit sind die Felder Tag, Index und Offset jetzt? b) Beschreiben Sie, wie sich im vorliegenden Fall die Ersetzungsstrategie LRU auf einfache Weise exakt implementieren lässt. c) Wann genau muss die Ersetzungsstrategie angewendet werden? Aufgabe 3.1 Daten-Cache Blatt 5 Frage 7 a) Beantworten Sie für den 2-fach mengenassoziativen Cache die Frage 4a) entsprechend, d.h. geben Sie die Belegung des Cache nach Laden von "Miroslaw" und dem anschließenden Ändern von 6 Buchstaben zu "Magister" vollständig an. Sie können dafür das Lösungsblatt verwenden. b) Beantworten Sie für den 2-fach mengenassoziativen Cache die Frage 5a) entsprechend, d.h. geben Sie die Belegung des Cache nach anschließendem Überschreiben von "Luc" durch "Tor" vollständig an. Sie können dafür das Lösungsblatt verwenden. c) Warum weist der 2-fach mengenassoziative Cache im vorliegenden Beispielszenario eine bessere Leistung auf als der Direct-Mapped Cache? Begründen Sie Ihre Antwort ausführlich. d) Würde ein vollassoziativer Cache die Leistung im vorliegenden Beispielszenario weiter verbessern? Begründen Sie Ihre Antwort ausführlich. Abschließend werde ein Direct-Mapped Cache mit einem sogenannten "Victim Cache" betrachtet. Ein Victim Cache ist ein relativ kleiner Cache, der parallel zum Haupt-Cache betrieben wird (hier: der Direct-Mapped Cache). Ein Cache Hit liegt vor, wenn ein gesuchter Eintrag entweder im Haupt-Cache oder im Victim Cache gefunden wird. Wird eine Zeile mit mindestens einem gesetzten Dirty-Bit aus dem Haupt-Cache verdrängt, so wird sie zunächst in den Victim Cache geschrieben. Erst wenn eine Zeile im Victim Cache ersetzt werden muss, wird sie in den Hauptspeicher zurückgeschrieben. Für die nachfolgenden Überlegungen weise der Direct-Mapped Cache wieder 4 Zeilen zu je 4 Bytes auf. Der Victim Cache sei vollassoziativ und besitze zwei Zeilen mit je 4 Bytes. Aufgabe 3.1 Daten-Cache Blatt 6

4 Frage 8 a) Erklären Sie die potenziellen Vorteile eines Victim Caches. b) Geben Sie ein Beispielszenario an, für das der eben beschriebene Direct-Mapped Cache mit Victim Cache eine bessere Leistung zeigt als ein vergleichbarer 2-fach mengenassoziativer Cache doppelter Kapazität (d.h. insgesamt 8 Zeilen zu je 4 Bytes) ohne Victim Cache. c) Nennen Sie ein Beispielszenario, für das das Gegenteil gilt. Lösungsblätter zu Frage 3a) zu Frage 4a) Aufgabe 3.1 Daten-Cache Blatt 7 Aufgabe 3.1 Daten-Cache Blatt 8

5 zu Frage 5a) zu Frage 7b) B1 B0 A1 A0 zu Frage 7a) B1 B0 A1 A0 Aufgabe 3.1 Daten-Cache Blatt 9 Aufgabe 3.1 Daten-Cache Blatt 10

6 Aufgabe 3.2 Virtueller Speicher Hinweis: Diese Aufgabe ist angelehnt an einen Teil der Prüfung vom Frühjahr Zur Untersuchung der Mechanismen in einer modernen Speicherhierarchie werde beispielhaft ein Rechnersystem mit unrealistisch kleinen Kenngrößen betrachtet: Datenwortbreite: 1 Byte Größe eines virtuellen Adressraums: 64 kbyte, d.h. virtuelle Adressen mit 16 Bit Größe des physikalischen Adressraums: 64 kbyte, d.h. physikalische Adressen mit 16 Bit Seitengröße: 4 kbyte Maximal mögliche Anzahl virtueller Adressräume: 16 Betrachtet werde die Abbildung dreier virtueller Adressräume A, B und C auf einen physikalischen Adressraum. Das folgende Bild zeigt die von einem Betriebssystem vorgegebenen Übersetzungsvorschriften zu einem betrachteten Zeitpunkt. virtueller Adressraum A virtueller Adressraum B virtueller Adressraum C Seitennr. Rahmennr. Seitennr. Rahmennr. Seitennr. Rahmennr Aufgabe 3.2 Virtueller Speicher Blatt 11 Aufgabe 3.2 Virtueller Speicher Blatt 12

7 Frage 1 a) Wie viele Bit umfasst eine virtuelle Seitennummer im vorliegenden "Einfach"-Beispiel? b) Skizzieren Sie einen unvollständigen zweistufigen Baum, der der einstufigen Übersetzungstabelle für den virtuellen Adressraum A entspricht. Teilen Sie die zu übersetzenden Bits der virtuellen Seitennummer gleichmäßig auf die beiden Ebenen auf. c) Vergleichen Sie für den betrachteten Fall (virtueller Adressraum A) den Speicherbedarf für die einstufige Tabelle mit dem Speicherbedarf für den unvollständigen zweistufigen Baum. Erklären Sie das Ergebnis! Gehen Sie bei Ihren Überlegungen davon aus, dass für jeden Eintrag der Seitentabelle unabhängig von der Ebene jeweils ein Speicherwort (d.h. im vorliegenden Fall ein Byte) verwendet wird. Nachfolgend werde die Adressübersetzung mit Hilfe einer invertierten Seitentabelle betrachtet. Frage 2 a) Welche potenziellen Vorteile bietet eine invertierte Seitentabelle im Vergleich mit einer nichtinvertierten Seitentabelle? b) Welches Problem muss man bei der invertierten Seitentabelle im Gegenzug lösen? c) Geben Sie nur für den virtuellen Adressraum A eine einfache invertierte Seitentabelle an. Ein Eintrag der Tabelle soll nur die entsprechende virtuelle Seitennummer enthalten, d.h. insbesondere noch kein Link-Feld. Weiterhin ist hier nur die invertierte Seitentabelle selbst verlangt, d.h. ohne Hash-Generator und ohne Hash-Anker-Tabelle. Eine invertierte Seitentabelle ist in der Lage, einen virtuellen Adressraum auf den physikalischen Adressraum abzubilden. Um mehrere virtuelle Adressräume zu unterstützen, ergänzt man virtuelle Adressen um einen sogenannten Virtual Address Space Identifier, der den zugehörigen virtuellen Adressraum eindeutig kennzeichnet. Das entstehende Paar aus Virtual Address Space Identifier und virtueller Adresse wird nachfolgend als globale virtuelle Adresse bezeichnet, entsprechend wird eine virtuelle Adresse innerhalb eines virtuellen Adressraums als lokale virtuelle Adresse bezeichnet. Angewandt auf das betrachtete Einfachbeispiel mit maximal 16 virtuellen Adressräumen bedeutet dies, dass jede 16 Bit breite lokale virtuelle Adresse um einen 4 Bit breiten Virtual Address Space Identifier erweitert wird. Dadurch entstehen globale virtuelle Adressen mit 20 Bit und ein globaler virtueller Adressraum mit 1 MByte. Entsprechend besteht die Aufgabe der Adressübersetzung darin, 8 Bit breite globale virtuelle Seitennummern auf 4 Bit breite physikalische Rahmennummern abzubilden. Für die Virtual Address Space Identifier im Beispiel gelte "1010" für Adressraum A, "1011" für Adressraum B und "1100" für Adressraum C. Frage 3 Geben Sie eine invertierte Seitentabelle für die Übersetzung aller drei virtuellen Adressräume an. Ein Eintrag der Tabelle soll zunächst nur die entsprechende globale virtuelle Seitennummer enthalten (vorzugsweise als zweistellige Hexadezimalzahl), bestehend aus Virtual Address Space Identifier und lokaler Seitennummer, d.h. insbesondere noch kein Link-Feld. Weiterhin ist nur die invertierte Seitentabelle selbst verlangt, d.h. ohne Hash-Generator und ohne Hash- Anker-Tabelle. Aufgabe 3.2 Virtueller Speicher Blatt 13 Aufgabe 3.2 Virtueller Speicher Blatt 14

8 Um eine globale virtuelle Seitennummer in die zugehörige physikalische Rahmennummer zu übersetzen, muss die globale virtuelle Seitennummer in der invertierten Seitentabelle gesucht werden. Zur Beschleunigung dieser Suche verwendet man einen Hash-Generator und eine Hash-Anker-Tabelle. Nachfolgend soll der Hash-Generator die einfache Hash-Funktion "modulo 2 4 " verwenden, d.h. der Hash- Wert einer globalen virtuellen Seitennummer ist die zugehörige lokale virtuelle Seitennummer. Frage 4 a) Beginnen Sie die Konstruktion der Hash-Anker-Tabelle. Berücksichtigen Sie zuerst nur den virtuellen Adressraum A. b) Treten dabei Hash-Kollisionen auf? Begründen Sie Ihre Antwort! c) Ergänzen Sie die Hash-Anker-Tabelle nun um die Einträge zur Übersetzung des virtuellen Adressraums B. d) Lösen Sie die dabei auftretenden Hash-Kollisionen auf, indem Sie jedem Eintrag der invertierten Seitentabelle ein Link-Feld hinzufügen. Geben Sie den Inhalt der relevanten Link-Felder an! e) Ergänzen Sie die Hash-Anker-Tabelle und die Link-Felder analog zu c) und d) um die Einträge zur Übersetzung des virtuellen Adressraums C. f) Wie viele Speicherzugriffe sind mit Hilfe dieser invertierten Seitentabelle zur Adressübersetzung im Mittel erforderlich? Gehen Sie von folgenden Voraussetzungen aus: Es werden nur Zugriffe auf Seiten betrachtet, denen ein physikalischer Rahmen zugeordnet ist. Zugriffe auf diese Seiten treten gleichwahrscheinlich auf. Ein Zugriff auf die Hash-Anker-Tabelle kostet einen Speicherzugriff. Ein Zugriff auf das Feld "globale virtuelle Seitennummer" in der invertierten Seitentabelle kostet einen Speicherzugriff. Ein Zugriff auf das Link-Feld der invertierten Seitentabelle kostet einen Speicherzugriff. Um die Anzahl an Kollisionen zu verringern, soll die Kapazität der Hash-Anker-Tabelle verdoppelt werden, d.h. sie weise jetzt 32 Einträge auf. Entsprechend verwende der Hash-Generator die Hash-Funktion "modulo 2 5 ". Frage 5 a) Geben Sie die komplette Hash-Anker-Tabelle und den Wert aller Link-Felder der invertierten Seitentabelle an. Gehen Sie wieder davon aus, dass zuerst die Zuordnungen für den virtuellen Adressraum A eingetragen werden, dann die Einträge für den virtuellen Adressraum B und schließlich die für den virtuellen Adressraum C. b) Wie viele Speicherzugriffe sind jetzt zur Adressübersetzung im Mittel erforderlich? Gehen Sie von denselben Voraussetzungen wie bei Frage 4f) aus. Aufgabe 3.2 Virtueller Speicher Blatt 15 Aufgabe 3.2 Virtueller Speicher Blatt 16

9 Frage 6 a) Konstruieren Sie eine Hash-Funktion, die bei Verwendung einer Hash-Anker-Tabelle mit wieder nur 16 Einträgen im Fall des betrachteten Beispiels eine bessere Leistung aufweist als die ursprüngliche Hash-Funktion "modulo 2 4 ". b) Weisen Sie die bessere Leistung Ihrer Hash-Funktion analog zu Frage 4f) bzw. Frage 5b) nach! Zur weiteren Beschleunigung der Adressübersetzung soll ein Address Translation Cache (ATC) verwendet werden. Der ATC setze lokale virtuelle Seitennummern auf physikalische Rahmennummern um. Er sei vollassoziativ und weise vier Einträge auf. Frage 8 a) Welchen großen Vorteil hätte es allgemein, wenn ein ATC statt lokalen virtuellen Adressen (bzw. Seitennummern) eindeutige globale virtuelle Adressen verarbeiten würde? b) Spekulieren Sie, warum man trotz dieses Vorteils in der Praxis einen ATC nur mit lokalen virtuellen Adressen betreibt. Frage 7 a) Wie viele Bits werden im vorliegenden Einfachbeispiel pro Eintrag für den Tag benötigt? b) Benötigt ein ATC sogenannte "Dirty"-Bits? Begründen Sie Ihre Antwort! c) Erklären Sie stichwortartig, wie man die Ersetzungsstrategie "Least Recently Used" im vorliegenden Fall exakt in Software lösen könnte. d) Wäre eine solche Lösung praktikabel? e) Wie groß darf ein vierfach mengenassoziativer Cache im vorliegenden Fall maximal sein, damit der Zugriff auf den Cache und die Adressübersetzung mit Hilfe des ATC parallel möglich sind? Aufgabe 3.2 Virtueller Speicher Blatt 17 Aufgabe 3.2 Virtueller Speicher Blatt 18

Virtueller Speicher. SS 2012 Grundlagen der Rechnerarchitektur Speicher 44

Virtueller Speicher. SS 2012 Grundlagen der Rechnerarchitektur Speicher 44 Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 44 Die Idee Virtuelle Adressen Prozess 1 Speicherblock 0 Speicherblock 1 Speicherblock 2 Speicherblock 3 Speicherblock 4 Speicherblock

Mehr

183.579, WS2012 Übungsgruppen: Mo., 07.01. Do., 10.01.2013

183.579, WS2012 Übungsgruppen: Mo., 07.01. Do., 10.01.2013 VU Technische Grundlagen der Informatik Übung 7: Speicher, Peripherie 183.579, WS2012 Übungsgruppen: Mo., 07.01. Do., 10.01.2013 Aufgabe 1: Ihre Kreativität ist gefragt! Um die Qualität der Lehrveranstaltung

Mehr

Einführung in die technische Informatik

Einführung in die technische Informatik Einführung in die technische Informatik Christopher Kruegel chris@auto.tuwien.ac.at http://www.auto.tuwien.ac.at/~chris Betriebssysteme Aufgaben Management von Ressourcen Präsentation einer einheitlichen

Mehr

Technische Informatik 2 Speichersysteme, Teil 3

Technische Informatik 2 Speichersysteme, Teil 3 Technische Informatik 2 Speichersysteme, Teil 3 Prof. Dr. Miroslaw Malek Sommersemester 2004 www.informatik.hu-berlin.de/rok/ca Thema heute Virtueller Speicher (Fortsetzung) Translation Lookaside Buffer

Mehr

Technische Informatik 2 Speichersysteme, Teil 2

Technische Informatik 2 Speichersysteme, Teil 2 Technische Informatik 2 Speichersysteme, Teil 2 Prof. Dr. Miroslaw Malek Sommersemester 2009 www.informatik.hu-berlin.de/rok/ca Thema heute Virtueller Speicher Virtueller Seitenspeicher Seitenregister

Mehr

Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13

Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 UNIVERSITÄT LEIPZIG Enterprise Computing Einführung in das Betriebssystem z/os Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 Verarbeitungsgrundlagen Teil 2 Virtual Storage el0100 copyright

Mehr

Speicher Virtuelle Speicherverwaltung. Speicherverwaltung

Speicher Virtuelle Speicherverwaltung. Speicherverwaltung Speicherverwaltung Die Speicherverwaltung ist derjenige Teil eines Betriebssystems, der einen effizienten und komfortablen Zugriff auf den physikalischen Arbeitsspeicher eines Computer ermöglicht. Je nach

Mehr

Klausur zur Mikroprozessortechnik

Klausur zur Mikroprozessortechnik Prof. Dr. K. Wüst WS 2001 FH Gießen Friedberg, FB MNI Studiengang Informatik Klausur zur Mikroprozessortechnik Nachname: Vorname: Matrikelnummer: 7.3.2001 Punkteverteilung Aufgabe Punkte erreicht 1 3 2

Mehr

Vorlesung 14 Speichersysteme (2)

Vorlesung 14 Speichersysteme (2) D - CA - XIV - MH - 1 HUMBOLDT-UNIVERSITÄT ZU BERLIN INSTITUT FÜR INFORMATIK Vorlesung 14 Speichersysteme (2) Sommersemester 2003 Leitung: Prof. Dr. Miroslaw Malek D - CA - XIV - MH - 2 SPEICHERSYSTEME

Mehr

Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung. Maren Bennewitz

Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung. Maren Bennewitz Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung Maren Bennewitz Version 13.2.213 1 Inhalt Vorlesung Aufbau einfacher Rechner Überblick: Aufgabe, Historische Entwicklung, unterschiedliche Arten

Mehr

4.3 Hintergrundspeicher

4.3 Hintergrundspeicher 4.3 Hintergrundspeicher Registers Instr./Operands Cache Blocks Memory Pages program 1-8 bytes cache cntl 8-128 bytes OS 512-4K bytes Upper Level faster Disk Tape Files user/operator Mbytes Larger Lower

Mehr

Kapitel VI. Speicherverwaltung. Speicherverwaltung

Kapitel VI. Speicherverwaltung. Speicherverwaltung Kapitel VI Speicherverwaltung 1 Speicherverwaltung Computer exekutiert Programme (mit Daten) im Hauptspeicher. Hauptspeicher: Großes Array von Wörtern (1 oder mehrere Bytes) Jedes Wort hat eine eigene

Mehr

Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung. Maren Bennewitz

Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung. Maren Bennewitz Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung Maren Bennewitz Version 5.2.214 1 Inhalt Vorlesung Aufbau einfacher Rechner Überblick: Aufgabe, Historische Entwicklung, unterschiedliche Arten von

Mehr

Technische Informatik II Wintersemester 2002/03 Sommersemester 2001. Heiko Holtkamp Heiko@rvs.uni-bielefeld.de

Technische Informatik II Wintersemester 2002/03 Sommersemester 2001. Heiko Holtkamp Heiko@rvs.uni-bielefeld.de Technische Informatik II Wintersemester 2002/03 Sommersemester 2001 Heiko Holtkamp Heiko@rvs.uni-bielefeld.de Speicher ist eine wichtige Ressource, die sorgfältig verwaltet werden muss. In der Vorlesung

Mehr

Paging. Einfaches Paging. Paging mit virtuellem Speicher

Paging. Einfaches Paging. Paging mit virtuellem Speicher Paging Einfaches Paging Paging mit virtuellem Speicher Einfaches Paging Wie bisher (im Gegensatz zu virtuellem Speicherkonzept): Prozesse sind entweder ganz im Speicher oder komplett ausgelagert. Im Gegensatz

Mehr

(Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl (gbs-ws11@mailschlichter.informatik.tu-muenchen.de)

(Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl (gbs-ws11@mailschlichter.informatik.tu-muenchen.de) Übung zur Vorlesung Grundlagen Betriebssysteme und Systemsoftware (Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl (gbs-ws11@mailschlichter.informatik.tu-muenchen.de) http://www11.in.tum.de/veranstaltungen/grundlagenbetriebssystemeundsystemsoftwarews1112

Mehr

Digital Design Entwicklung der DRAMs. Richard Roth / FB Informatik und Mathematik Speicher 1

Digital Design Entwicklung der DRAMs. Richard Roth / FB Informatik und Mathematik Speicher 1 Entwicklung der DRAMs Richard Roth / FB Informatik und Mathematik Speicher 1 Entwicklung der DRAMs in Zukunft Richard Roth / FB Informatik und Mathematik Speicher 2 DRAM Speicherzelle (Trench Technology)

Mehr

Memory Management. Peter Puschner Institut für Technische Informatik peter@vmars.tuwien.ac.at

Memory Management. Peter Puschner Institut für Technische Informatik peter@vmars.tuwien.ac.at Memory Management Peter Puschner Institut für Technische Informatik peter@vmars.tuwien.ac.at 1 Speicherverwaltung Effektive Aufteilung und Verwaltung des Arbeitsspeichers für BS und Programme Anforderungen

Mehr

Banner T 1 T 2. Bild T 7 T 8. Fließtext T 9

Banner T 1 T 2. Bild T 7 T 8. Fließtext T 9 Name, Vorname: Matrikel-Nr.: Aufgabe 1 Wir schreiben das Jahr 2010. Ein Desktop-System mit drei identischen Prozessoren P = {P 1, P 2, P 3 } wird zur Darstellung einer Webseite verwendet. Insgesamt neun

Mehr

Grundlagen der Informatik III

Grundlagen der Informatik III Grundlagen der Informatik III WS 2009 / 2010 [Folien basierend auf VL von Prof. Eckert, WS 07/08, und von Prof. Fellner WS 08/09] Prof. Dr. rer. nat. Frederik Armknecht Sascha Müller Daniel Mäurer Fachbereich

Mehr

wichtigstes Betriebsmittel - neben dem Prozessor: Speicher

wichtigstes Betriebsmittel - neben dem Prozessor: Speicher Speicherverwaltung Aufgaben der Speicherverwaltung wichtigstes Betriebsmittel - neben dem Prozessor: Speicher Sowohl die ausführbaren Programme selbst als auch deren Daten werden in verschiedenen Speicherbereichen

Mehr

Betriebssysteme (BTS)

Betriebssysteme (BTS) .Vorlesung Betriebssysteme (BTS) Christian Baun cray@unix-ag.uni-kl.de Hochschule Mannheim Fakultät für Informatik Institut für Betriebssysteme..007 Organisatorisches zur Übung Verteilung auf die beiden

Mehr

Anbindung zum Betriebssystem (BS)

Anbindung zum Betriebssystem (BS) 5.1 Einleitung Anbindung zum Betriebssystem (BS) Aufgaben BS Schnittstelle zur Hardware Sicherstellung des Betriebs mit Peripherie Dienste erfüllen für Benutzung Rechner durch Verwaltung der Ressourcen

Mehr

Folge 19 - Bäume. 19.1 Binärbäume - Allgemeines. Grundlagen: Ulrich Helmich: Informatik 2 mit BlueJ - Ein Kurs für die Stufe 12

Folge 19 - Bäume. 19.1 Binärbäume - Allgemeines. Grundlagen: Ulrich Helmich: Informatik 2 mit BlueJ - Ein Kurs für die Stufe 12 Grundlagen: Folge 19 - Bäume 19.1 Binärbäume - Allgemeines Unter Bäumen versteht man in der Informatik Datenstrukturen, bei denen jedes Element mindestens zwei Nachfolger hat. Bereits in der Folge 17 haben

Mehr

4 Speichern und Adressieren

4 Speichern und Adressieren 4 Speichern und Adressieren Schaltwerke, Register, Puffer, Paging Gedächtnis in Schaltungen Rückkopplung Schaltwerke I N P U T x 1 x 2 x n Schaltnetz y 1 y 2 y m O U T P U T Z K Speicher Z K Z! z 1 2 Flipflops

Mehr

Welche der folgenden Aussagen gelten? a) Im allgemeinen gilt: ein Deadlock tritt auf gdw. der Resource-Allocation Graph einen Zykel

Welche der folgenden Aussagen gelten? a) Im allgemeinen gilt: ein Deadlock tritt auf gdw. der Resource-Allocation Graph einen Zykel Aufgabe 1 (5 Punkte) (Multiple Choice) Beantworten Sie folgende Fragen durch Ankreuzen der richtigen Antwort. Für jede falsche Antwort wird ein Punkt abgezogen (es werden minimal 0 Punkte vergeben). Welche

Mehr

RO-Serie CAN-Übertragungsprotokoll

RO-Serie CAN-Übertragungsprotokoll RO-Serie CAN-Übertragungsprotokoll Juni 2009 1 EINLEITUNG...3 2 REGISTER-ZUGRIFFE...4 2.1 Was sind überhaupt Register?... 4 2.2 Registerzugriff mit 8/ 16 oder 32 Bit-Datenbreite... 4 2.3 Registerbelegung...

Mehr

Nachholklausur Informatik II

Nachholklausur Informatik II Technische Universität Darmstadt Teil Informatik II Fachbereich Informatik Frühjahr 2001 Fachgebiet Graphisch-Interaktive Systeme Prof. Dr. J. L. Encarnação Dr. J. Schönhut Nachholklausur Informatik II

Mehr

Betriebssysteme. Dipl.-Ing.(FH) Volker Schepper

Betriebssysteme. Dipl.-Ing.(FH) Volker Schepper Speicherverwaltung Real Mode Nach jedem starten eines PC befindet sich jeder x86 (8086, 80386, Pentium, AMD) CPU im sogenannten Real Mode. Datenregister (16Bit) Adressregister (20Bit) Dadurch lassen sich

Mehr

Informatik I WS 07/08 Tutorium 24

Informatik I WS 07/08 Tutorium 24 Info I Tutorium 24 Informatik I WS 07/08 Tutorium 24 15.11.07 Bastian Molkenthin E-Mail: infotut@sunshine2k.de Web: http://infotut.sunshine2k.de Review / Organisatorisches o Probleme bei Foliendownload?

Mehr

CA Übung 30.01.2006. Christian kann heute nicht kommen => ich bin heute da, Christian das nächste Mal wieder

CA Übung 30.01.2006. Christian kann heute nicht kommen => ich bin heute da, Christian das nächste Mal wieder CA Übung 30.01.2006 Hallo zusammen! Christian kann heute nicht kommen => ich bin heute da, Christian das nächste Mal wieder Adrian Schüpbach: scadrian@student.ethz.ch Christian Fischlin: cfischli@student.ethz.ch

Mehr

Übungen für die Einführung in die Assemblerprogrammierung mit dem Prozessor c515c

Übungen für die Einführung in die Assemblerprogrammierung mit dem Prozessor c515c Übungen für die Einführung in die Assemblerprogrammierung mit dem Prozessor c515c 1 Transportbefehle 1.1 Verwendung nur Akku und Register (R0, R1,... R7) 1.1.1 Kopieren Sie den Wert aus Register1 nach

Mehr

Grundlagen der Informatik III Wintersemester 2010/2011

Grundlagen der Informatik III Wintersemester 2010/2011 Grundlagen der Informatik III Wintersemester 2010/2011 Wolfgang Heenes, Patrik Schmittat 6. Aufgabenblatt mit Lösungsvorschlag 06.12.2010 Hinweis: Der Schnelltest und die Aufgaben sollen in den Übungsgruppen

Mehr

3.Vorlesung Systemsoftware (SYS) Hochschule Mannheim

3.Vorlesung Systemsoftware (SYS) Hochschule Mannheim Christian Baun 3.Vorlesung Systemsoftware Hochschule Mannheim WS0809 1/42 3.Vorlesung Systemsoftware (SYS) Hochschule Mannheim Christian Baun Forschungszentrum Karlsruhe Institut für Wissenschaftliches

Mehr

Rechnernutzung in der Physik. Betriebssysteme

Rechnernutzung in der Physik. Betriebssysteme Rechnernutzung in der Physik Betriebssysteme 1 Betriebssysteme Anwendungsprogramme Betriebssystem Treiber BIOS Direkter Zugriff von Anwenderprogrammen auf Hardware nur in Ausnahmefällen sinnvoll / möglich:

Mehr

Zahlensysteme: Oktal- und Hexadezimalsystem

Zahlensysteme: Oktal- und Hexadezimalsystem 20 Brückenkurs Die gebräuchlichste Bitfolge umfasst 8 Bits, sie deckt also 2 8 =256 Möglichkeiten ab, und wird ein Byte genannt. Zwei Bytes, also 16 Bits, bilden ein Wort, und 4 Bytes, also 32 Bits, formen

Mehr

MMU Virtualisierung. ISE Seminar 2012. Thomas Schaefer 1

MMU Virtualisierung. ISE Seminar 2012. Thomas Schaefer 1 MMU Virtualisierung ISE Seminar 2012 Thomas Schaefer 1 Inhalt Allgemein MMU: Virtualisiert Probleme Problem 1: Ballooning Problem 2: Memory-Sharing Kurz: Problem 3 & 4 Translation Lookside Buffer TLB in

Mehr

Kapitel 6 Speicherverwaltung Seite 1 zum Teil nach: Silberschatz&Galbin, Operating System Concepts, Addison-Wesley)

Kapitel 6 Speicherverwaltung Seite 1 zum Teil nach: Silberschatz&Galbin, Operating System Concepts, Addison-Wesley) Kapitel 6 Speicherverwaltung Seite 1 6 Speicherverwaltung 6.1 Hintergrund Ein Programm muß zur Ausführung in den Hauptspeicher gebracht werden und in die Prozeßstruktur eingefügt werden. Dabei ist es in

Mehr

Klausur Betriebssystemkonzepte sowie Architektur von Rechnersystemen und Betriebssystemkonzepte

Klausur Betriebssystemkonzepte sowie Architektur von Rechnersystemen und Betriebssystemkonzepte BSK/ARBK SS-04 Oß (Fachbereich 5, Elektrotechnik und Informationstechnik) Zuname: Vorname: Matr.-Nr.: Klausur Betriebssystemkonzepte sowie Architektur von Rechnersystemen und Betriebssystemkonzepte Fach-Nummer:

Mehr

Kapitel 9 Hauptspeicherverwaltung

Kapitel 9 Hauptspeicherverwaltung Kapitel 9 Hauptspeicherverwaltung Einführung: Speicher als Betriebsmittel Speicherkapazität wächst ständig ein PC heute hat 1000 mal soviel Speicher wie 1965 der größte Computer der Welt Anwendungsprogramme

Mehr

Daten, Informationen, Kodierung. Binärkodierung

Daten, Informationen, Kodierung. Binärkodierung Binärkodierung Besondere Bedeutung der Binärkodierung in der Informatik Abbildung auf Alphabet mit zwei Zeichen, in der Regel B = {0, 1} Entspricht den zwei möglichen Schaltzuständen in der Elektronik:

Mehr

Einführung in die Systemprogrammierung

Einführung in die Systemprogrammierung Einführung in die Systemprogrammierung Caches in der Praxis Prof. Dr. Christoph Reichenbach Fachbereich 12 / Institut für Informatik 17. Juli 2015 Cache-Architektur Mehrere Cache-Stufen, z.b.: Speicherplatz

Mehr

Virtueller Speicher und Cache. VL5 GRT, SS 2004, Kneisel

Virtueller Speicher und Cache. VL5 GRT, SS 2004, Kneisel Virtueller Speicher und Cache VL5 GRT, SS 2004, Kneisel Speicherhierarchie Übersicht! Ausgangsproblem, Motivation! Virtueller Speicher " Paging, Adressübersetzung, Pufferung " Segmentierung Abgrenzung

Mehr

Kapitel 3. Codierung von Text (ASCII-Code, Unicode)

Kapitel 3. Codierung von Text (ASCII-Code, Unicode) Kapitel 3 Codierung von Text (ASCII-Code, Unicode) 1 Kapitel 3 Codierung von Text 1. Einleitung 2. ASCII-Code 3. Unicode 2 1. Einleitung Ein digitaler Rechner muss jede Information als eine Folge von 0

Mehr

20. Algorithmus der Woche Online-Algorithmen: Was ist es wert, die Zukunft zu kennen? Das Ski-Problem

20. Algorithmus der Woche Online-Algorithmen: Was ist es wert, die Zukunft zu kennen? Das Ski-Problem 20. Algorithmus der Woche Online-Algorithmen: Was ist es wert, die Zukunft zu kennen? Das Ski-Problem Autor Susanne Albers, Universität Freiburg Swen Schmelzer, Universität Freiburg In diesem Jahr möchte

Mehr

Was machen wir heute? Betriebssysteme Tutorium 2. Organisatorisches. Frage 2.1.a. Theorieblätter Abgabe. Antwort. Probleme mit OS/161?

Was machen wir heute? Betriebssysteme Tutorium 2. Organisatorisches. Frage 2.1.a. Theorieblätter Abgabe. Antwort. Probleme mit OS/161? Was machen wir heute? Betriebssysteme Tutorium 2 Philipp Kirchhofer philipp.kirchhofer@student.kit.edu http://www.stud.uni-karlsruhe.de/~uxbtt/ Lehrstuhl Systemarchitektur Universität Karlsruhe (TH) 1

Mehr

Grundlagen der Technischen Informatik. Sequenzielle Netzwerke. Institut für Kommunikationsnetze und Rechnersysteme. Paul J. Kühn, Matthias Meyer

Grundlagen der Technischen Informatik. Sequenzielle Netzwerke. Institut für Kommunikationsnetze und Rechnersysteme. Paul J. Kühn, Matthias Meyer Institut für Kommunikationsnetze und Rechnersysteme Grundlagen der Technischen Informatik Paul J. Kühn, Matthias Meyer Übung 2 Sequenzielle Netzwerke Inhaltsübersicht Aufgabe 2.1 Aufgabe 2.2 Prioritäts-Multiplexer

Mehr

Physischer Datenbankentwurf: Datenspeicherung

Physischer Datenbankentwurf: Datenspeicherung Datenspeicherung.1 Physischer Datenbankentwurf: Datenspeicherung Beim Entwurf des konzeptuellen Schemas wird definiert, welche Daten benötigt werden und wie sie zusammenhängen (logische Datenbank). Beim

Mehr

Übung 9 - Lösungsvorschlag

Übung 9 - Lösungsvorschlag Universität Innsbruck - Institut für Informatik Datenbanken und Informationssysteme Prof. Günther Specht, Eva Zangerle Besprechung: 15.12.2008 Einführung in die Informatik Übung 9 - Lösungsvorschlag Aufgabe

Mehr

Technische Informatik - Eine Einführung

Technische Informatik - Eine Einführung Martin-Luther-Universität Halle-Wittenberg Fachbereich Mathematik und Informatik Lehrstuhl für Technische Informatik Prof. P. Molitor Ausgabe: 2005-02-21 Abgabe: 2005-02-21 Technische Informatik - Eine

Mehr

Technische Informatik

Technische Informatik Technische Informatik Eine einführende Darstellung von Prof. Dr. Bernd Becker Prof. Dr. Paul Molitor Oldenbourg Verlag München Wien Inhaltsverzeichnis 1 Einleitung 1 1.1 Was ist überhaupt ein Rechner?

Mehr

Theoretische Informatik SS 04 Übung 1

Theoretische Informatik SS 04 Übung 1 Theoretische Informatik SS 04 Übung 1 Aufgabe 1 Es gibt verschiedene Möglichkeiten, eine natürliche Zahl n zu codieren. In der unären Codierung hat man nur ein Alphabet mit einem Zeichen - sagen wir die

Mehr

Linux Paging, Caching und Swapping

Linux Paging, Caching und Swapping Linux Paging, Caching und Swapping Inhalte Paging Das Virtuelle Speichermodell Die Page Table im Detail Page Allocation und Page Deallocation Memory Mapping & Demand Paging Caching Die verschiedenen Caches

Mehr

Name: ES2 Klausur Thema: ARM 25.6.07. Name: Punkte: Note:

Name: ES2 Klausur Thema: ARM 25.6.07. Name: Punkte: Note: Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 95 min. Name nicht vergessen! Geben Sie alle Blätter ab. Die Reihenfolge der Aufgaben ist unabhängig vom Schwierigkeitsgrad. Erlaubte Hilfsmittel

Mehr

Stellen Sie bitte den Cursor in die Spalte B2 und rufen die Funktion Sverweis auf. Es öffnet sich folgendes Dialogfenster

Stellen Sie bitte den Cursor in die Spalte B2 und rufen die Funktion Sverweis auf. Es öffnet sich folgendes Dialogfenster Es gibt in Excel unter anderem die so genannten Suchfunktionen / Matrixfunktionen Damit können Sie Werte innerhalb eines bestimmten Bereichs suchen. Als Beispiel möchte ich die Funktion Sverweis zeigen.

Mehr

8 Cache. 8.1 Motivation. 8.1 Motivation 335

8 Cache. 8.1 Motivation. 8.1 Motivation 335 8.1 Motiation 335 8 Cache 8.1 Motiation Pipelining-Register werden gleichzeitig getaktet. Dadurch wird die Performance eines Pipelining-Systems on der langsamsten Stufe bestimmt. BD- und ES-Phase können

Mehr

Prozesse und Scheduling

Prozesse und Scheduling Betriebssysteme für Wirtschaftsinformatiker SS04 KLAUSUR Vorbereitung mit Lösungen / Blatt 1 Prozesse und Scheduling Aufgabe 1 : Scheduling Gegeben seien die folgenden Prozesse und die Längen des jeweiligen

Mehr

PIWIN 1 Übung Blatt 5

PIWIN 1 Übung Blatt 5 Fakultät für Informatik Wintersemester 2008 André Gronemeier, LS 2, OH 14 Raum 307, andre.gronemeier@cs.uni-dortmund.de PIWIN 1 Übung Blatt 5 Ausgabedatum: 19.12.2008 Übungen: 12.1.2009-22.1.2009 Abgabe:

Mehr

B-Bäume I. Algorithmen und Datenstrukturen 220 DATABASE SYSTEMS GROUP

B-Bäume I. Algorithmen und Datenstrukturen 220 DATABASE SYSTEMS GROUP B-Bäume I Annahme: Sei die Anzahl der Objekte und damit der Datensätze. Das Datenvolumen ist zu groß, um im Hauptspeicher gehalten zu werden, z.b. 10. Datensätze auf externen Speicher auslagern, z.b. Festplatte

Mehr

Einführung in die Programmierung

Einführung in die Programmierung Technische Universität Carolo Wilhelmina zu Brauschweig Institut für rechnergestützte Modellierung im Bauingenierwesen Prof. Dr.-Ing. habil. Manfred Krafczyk Pockelsstraße 3, 38106 Braunschweig http://www.irmb.tu-bs.de

Mehr

Übung zu Grundlagen der Betriebssysteme. 13. Übung 22.01.2012

Übung zu Grundlagen der Betriebssysteme. 13. Übung 22.01.2012 Übung zu Grundlagen der Betriebssysteme 13. Übung 22.01.2012 Aufgabe 1 Fragmentierung Erläutern Sie den Unterschied zwischen interner und externer Fragmentierung! Als interne Fragmentierung oder Verschnitt

Mehr

Modul 9: Betriebssysteme. Informatik I. Modul 9: Betriebssysteme. Semantische Lücke. Definition Betriebssystem. Aufgaben eines Betriebssystems

Modul 9: Betriebssysteme. Informatik I. Modul 9: Betriebssysteme. Semantische Lücke. Definition Betriebssystem. Aufgaben eines Betriebssystems Fall Term 8, Department of Informatics, IFI, UZH, Switzerland Informatik I Prof. Dr. Burkhard Stiller Communication Systems Group CSG Department of Informatics IFI, University of Zürich Binzmühlestrasse,

Mehr

OPERATIONEN AUF EINER DATENBANK

OPERATIONEN AUF EINER DATENBANK Einführung 1 OPERATIONEN AUF EINER DATENBANK Ein Benutzer stellt eine Anfrage: Die Benutzer einer Datenbank können meist sowohl interaktiv als auch über Anwendungen Anfragen an eine Datenbank stellen:

Mehr

Codesigned Virtual Machines

Codesigned Virtual Machines Codesigned Virtual Machines Seminar Virtualisierung Philipp Kirchhofer philipp.kirchhofer@student.kit.edu Institut für Technische Informatik Lehrstuhl für Rechnerarchitektur Universität Karlsruhe (TH)

Mehr

Systemsoftware (SYS) Fakultät für Informatik WS 2008/2009 Christian Baun. Übungsklausur

Systemsoftware (SYS) Fakultät für Informatik WS 2008/2009 Christian Baun. Übungsklausur Hochschule Mannheim Systemsoftware (SYS) Fakultät für Informatik WS 2008/2009 Christian Baun Übungsklausur Aufgabe 1: Definieren Sie den Begriff der Systemsoftware. Nennen Sie die Aufgaben und Komponenten

Mehr

Kapitel 8: Physischer Datenbankentwurf

Kapitel 8: Physischer Datenbankentwurf 8. Physischer Datenbankentwurf Seite 1 Kapitel 8: Physischer Datenbankentwurf Speicherung und Verwaltung der Relationen einer relationalen Datenbank so, dass eine möglichst große Effizienz der einzelnen

Mehr

Lösungsskizzen zur Abschlussklausur Betriebssysteme

Lösungsskizzen zur Abschlussklausur Betriebssysteme Lösungsskizzen zur Abschlussklausur Betriebssysteme 24. Januar 2013 Name: Vorname: Matrikelnummer: Studiengang: Hinweise: Tragen Sie zuerst auf allen Blättern (einschlieÿlich des Deckblattes) Ihren Namen,

Mehr

Druckanpassung von Mahnungen

Druckanpassung von Mahnungen Druckanpassung von Mahnungen Nur wenn Sie die faktura in der Einzelversion nutzen, steht Ihnen für die Druckanpassung der Mahnungen auch der Formularassistent zur Verfügung. Dort können Sie die gewünschten

Mehr

Mikrocomputertechnik. Adressierungsarten

Mikrocomputertechnik. Adressierungsarten Adressierungsarten Ein Mikroprozessor bietet meist eine Reihe von Möglichkeiten, die Operanden für eine Rechenoperation zu bestimmen. Diese Möglichkeiten bezeichnet man als Adressierungsarten. unmittelbare

Mehr

Ein polyadisches Zahlensystem mit der Basis B ist ein Zahlensystem, in dem eine Zahl x nach Potenzen von B zerlegt wird.

Ein polyadisches Zahlensystem mit der Basis B ist ein Zahlensystem, in dem eine Zahl x nach Potenzen von B zerlegt wird. Zahlensysteme Definition: Ein polyadisches Zahlensystem mit der Basis B ist ein Zahlensystem, in dem eine Zahl x nach Potenzen von B zerlegt wird. In der Informatik spricht man auch von Stellenwertsystem,

Mehr

Memory Management Units in High-Performance Processors

Memory Management Units in High-Performance Processors Memory Management Units in High-Performance Processors Ausgewählte Themen in Hardwareentwurf und Optik Seminar Universität Mannheim LS Rechnerarchitektur - Prof. Dr. U. Brüning WS 2003/2004 Frank Lemke

Mehr

5 Speicherverwaltung. bs-5.1 1

5 Speicherverwaltung. bs-5.1 1 5 Speicherverwaltung bs-5.1 1 Pufferspeicher (cache) realer Speicher Primärspeicher/Arbeitsspeicher (memory) Sekundärspeicher/Hintergrundspeicher (backing store) (Tertiärspeicher/Archivspeicher) versus

Mehr

1. Übersicht zu den Prozessorfamilien 2 2. Grundlagen der Rechnerorganisation 3

1. Übersicht zu den Prozessorfamilien 2 2. Grundlagen der Rechnerorganisation 3 1. Übersicht zu den Prozessorfamilien 2 2. Grundlagen der Rechnerorganisation 3 2.1. Aufbau eines Rechners in Ebenen 3 2.2. Die Ebene der elektronischen Bauelemente 5 2.3. Die Gatterebene 5 2.3.1 Einfache

Mehr

TU München, Fakultät für Informatik Lehrstuhl III: Datenbanksysteme Prof. Dr. Thomas Neumann

TU München, Fakultät für Informatik Lehrstuhl III: Datenbanksysteme Prof. Dr. Thomas Neumann TU München, Fakultät für Informatik Lehrstuhl III: Datenbanksysteme Prof. Dr. Thomas Neumann Blatt Nr. 11 Übung zur Vorlesung Einsatz und Realisierung von Datenbanksystemen im SoSe15 Moritz Kaufmann (moritz.kaufmann@tum.de)

Mehr

Technische Informa/k II

Technische Informa/k II Technische Informa/k II Prof. Dr. Bernd Freisleben Sommersemester 2013 Vorlesung zur Klausurvorbereitung Folie 00-2 Organisatorisches Klausur: Dienstag, 16.07.13, 12:00-14:00 Uhr im Hörsaal 00/0070 Zugelassene

Mehr

Tutorium Rechnerorganisation

Tutorium Rechnerorganisation Woche 9 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu

Mehr

Grundlagen der Rechnerarchitektur. Ein und Ausgabe

Grundlagen der Rechnerarchitektur. Ein und Ausgabe Grundlagen der Rechnerarchitektur Ein und Ausgabe Übersicht Grundbegriffe Hard Disks und Flash RAM Zugriff auf IO Geräte RAID Systeme SS 2012 Grundlagen der Rechnerarchitektur Ein und Ausgabe 2 Grundbegriffe

Mehr

Universität Bielefeld Technische Fakultät AG Rechnernetze und verteilte Systeme. Vorlesung 4: Memory. Wintersemester 2001/2002. Peter B.

Universität Bielefeld Technische Fakultät AG Rechnernetze und verteilte Systeme. Vorlesung 4: Memory. Wintersemester 2001/2002. Peter B. Universität Bielefeld Technische Fakultät AG Rechnernetze und verteilte Systeme Vorlesung 4: Memory Peter B. Ladkin Address Translation Die Adressen, die das CPU benutzt, sind nicht identisch mit den Adressen,

Mehr

Speicherverwaltung. Gliederung. Speicherverwaltung. Motivation. Übersicht: 1. Einführung und Übersicht. 2. Prozesse und Threads. 3.

Speicherverwaltung. Gliederung. Speicherverwaltung. Motivation. Übersicht: 1. Einführung und Übersicht. 2. Prozesse und Threads. 3. Gliederung 1. Einführung und Übersicht 2. Prozesse und Threads 3. Interrupts Speicherverwaltung 4. Scheduling 5. Synchronisation 6. Interprozesskommunikation 7. Speicherverwaltung Speicherverwaltung Cl.

Mehr

Virtueller Seminarordner Anleitung für die Dozentinnen und Dozenten

Virtueller Seminarordner Anleitung für die Dozentinnen und Dozenten Virtueller Seminarordner Anleitung für die Dozentinnen und Dozenten In dem Virtuellen Seminarordner werden für die Teilnehmerinnen und Teilnehmer des Seminars alle für das Seminar wichtigen Informationen,

Mehr

Technische Informatik II

Technische Informatik II Universität Stuttgart INSTITUT FÜR KOMMUNIKATIONSNETZE UND RECHNERSYSTEME Prof. Dr.-Ing. Andreas Kirstädter Diplomprüfung Prüfer: Termin: Dauer: Verlangte Aufgaben: Zugelassene Hilfsmittel: Technische

Mehr

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor.

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor. Rechnerstrukturen 6. System Systemebene 1 (Monoprozessor) 2-n n (Multiprozessor) s L1- in der L2- ( oder Motherboard) ggf. L3- MMU Speicher Memory Controller (Refresh etc.) E/A-Geräte (c) Peter Sturm,

Mehr

Konzepte von Betriebssystemkomponenten Disk-Caches und Dateizugriff

Konzepte von Betriebssystemkomponenten Disk-Caches und Dateizugriff Konzepte von Betriebssystemkomponenten Disk-Caches und Dateizugriff von Athanasia Kaisa Grundzüge eines Zwischenspeichers Verschiedene Arten von Zwischenspeicher Plattenzwischenspeicher in LINUX Dateizugriff

Mehr

Klausur Datenbanksysteme

Klausur Datenbanksysteme Prüfung Datenbanksysteme, 31.Jan. 2003 S. 1 Klausur Datenbanksysteme Name: Matrikel-Nr.: Studiengang: Aufgabenblatt nicht vor Beginn der Prüfung umdrehen! Prüfer: Prof. Dr. Martin Hulin Dauer: 90 Minuten

Mehr

Im Folgenden wird Ihnen an einem Beispiel erklärt, wie Sie Excel-Anlagen und Excel-Vorlagen erstellen können.

Im Folgenden wird Ihnen an einem Beispiel erklärt, wie Sie Excel-Anlagen und Excel-Vorlagen erstellen können. Excel-Schnittstelle Im Folgenden wird Ihnen an einem Beispiel erklärt, wie Sie Excel-Anlagen und Excel-Vorlagen erstellen können. Voraussetzung: Microsoft Office Excel ab Version 2000 Zum verwendeten Beispiel:

Mehr

8. Swapping und Virtueller Speicher

8. Swapping und Virtueller Speicher 8. Swapping und Virtueller Speicher Der physikalische Adreßraum wird weiter abgebildet auf Arbeitsspeicher und Plattenspeicher. Prozesse (deren benutzte Seiten) die nicht laufen (und bald nicht laufen)

Mehr

bereit (oder Zombie genannt). Normales Ende (exit) und synchrone und asynchrone Signal-Ereignisse, z.b.

bereit (oder Zombie genannt). Normales Ende (exit) und synchrone und asynchrone Signal-Ereignisse, z.b. Prof. Dr. Michael Jäger FB MNI Lösungsvorschlag zur Klausur Betriebssysteme vom 1.10.2014 Blau gekennzeichnete Textstellen sind beispielhafte Lösungen bzw. Antworten zu den Aufgaben. Rot gekennzeichnete

Mehr

Lehrlings- und Fachausbildungsstelle. EDV-Prüfungsprogramm

Lehrlings- und Fachausbildungsstelle. EDV-Prüfungsprogramm Lehrlings- und Fachausbildungsstelle EDV-Prüfungsprogramm Bedienungsanleitung DI Friedrich Koczmann Seite 1 02.09.09 Inhaltsverzeichnis 1 Allgemeines...4 1.1 Voraussetzungen...4 1.2 Funktionen des Programms...4

Mehr

Algorithmen und Datenstrukturen (ESE) Entwurf, Analyse und Umsetzung von Algorithmen (IEMS) WS 2014 / 2015. Vorlesung 5, Donnerstag, 20.

Algorithmen und Datenstrukturen (ESE) Entwurf, Analyse und Umsetzung von Algorithmen (IEMS) WS 2014 / 2015. Vorlesung 5, Donnerstag, 20. Algorithmen und Datenstrukturen (ESE) Entwurf, Analyse und Umsetzung von Algorithmen (IEMS) WS 2014 / 2015 Vorlesung 5, Donnerstag, 20. November 2014 (Wie baut man eine Hash Map, Universelles Hashing)

Mehr

2 Darstellung von Zahlen und Zeichen

2 Darstellung von Zahlen und Zeichen 2.1 Analoge und digitale Darstellung von Werten 79 2 Darstellung von Zahlen und Zeichen Computer- bzw. Prozessorsysteme führen Transformationen durch, die Eingaben X auf Ausgaben Y abbilden, d.h. Y = f

Mehr

G. Caches. G.1.1 Kontext & Orientierung

G. Caches. G.1.1 Kontext & Orientierung G.1.1 Kontext & Orientierung G. Caches Caches sind kleine, aber schnelle Zwischen- bzw. Pufferspeicher. Assoziative Adressierung anstelle von direkter Adressierung. Für Code, Daten & virtuelle Adressen.

Mehr

Registrierung am Elterninformationssysytem: ClaXss Infoline

Registrierung am Elterninformationssysytem: ClaXss Infoline elektronisches ElternInformationsSystem (EIS) Klicken Sie auf das Logo oder geben Sie in Ihrem Browser folgende Adresse ein: https://kommunalersprien.schule-eltern.info/infoline/claxss Diese Anleitung

Mehr

EDI CONNECT. für Microsoft Dynamics NAV. Auf einen Blick:

EDI CONNECT. für Microsoft Dynamics NAV. Auf einen Blick: Seite 1 PROTAKT Speziallösung EDI Connect Auf einen Blick: EDI CONNECT für Microsoft Dynamics NAV Elektronischer Datenaustausch ganz effizient und einfach über Ihr Microsoft Dynamics NAV System. Vollständige

Mehr

Main Memory. Hauptspeicher. Memories. Speichermodule. SIMM: single inline memory module 72 Pins. DIMM: dual inline memory module 168 Pins

Main Memory. Hauptspeicher. Memories. Speichermodule. SIMM: single inline memory module 72 Pins. DIMM: dual inline memory module 168 Pins 5 Main Memory Hauptspeicher Memories 2 Speichermodule SIMM: single inline memory module 72 Pins DIMM: dual inline memory module 68 Pins 3 Speichermodule 4 Speichermodule 5 Speichermodule 6 2 Hauptspeicher

Mehr

Berufsausbildungsvertrag. Kurzanleitung BABV Online

Berufsausbildungsvertrag. Kurzanleitung BABV Online Berufsausbildungsvertrag Kurzanleitung BABV Online Start der Anwendung Der Start der Anwendung erfolgt über Java Webstart. 1. Gehen Sie in Ihrem Web-Browser auf die Webseite: http://babvonline.ihk.de 2.

Mehr

Spezifikationen für die Datenträgerlöschung mit GDisk

Spezifikationen für die Datenträgerlöschung mit GDisk Spezifikationen für die Datenträgerlöschung mit GDisk Dieses Kapitel behandelt die folgenden Themen: Informationen zu diesem Dokument Informationen zu den Spezifikationen für die Datenträgerlöschung mit

Mehr

Dualzahlen

Dualzahlen Dualzahlen Ein Schüler soll sich eine Zahl zwischen und 6 denken. Nun soll der Schüler seinen Zahl in folgenden Tabellen suchen und die Nummer der Tabelle nennen in welcher sich seine Zahl befindet. 7

Mehr

Import von Angeboten in die BildungsDatenbank mit Hilfe des Excel-Templates

Import von Angeboten in die BildungsDatenbank mit Hilfe des Excel-Templates Kurzanleitung Import von Angeboten in die BildungsDatenbank mit Hilfe des Excel-Templates Inhalt: Einführung Beispiel-Angebote Aufbau des Excel-Templates Ausfüllen des Excel-Templates anhand der Beispiel-Angebote

Mehr

1. Übung - Einführung/Rechnerarchitektur

1. Übung - Einführung/Rechnerarchitektur 1. Übung - Einführung/Rechnerarchitektur Informatik I für Verkehrsingenieure Aufgaben inkl. Beispiellösungen 1. Aufgabe: Was ist Hard- bzw. Software? a Computermaus b Betriebssystem c Drucker d Internetbrowser

Mehr

Registrierung als webkess-benutzer

Registrierung als webkess-benutzer Registrierung als webkess-benutzer Ihre Registrierung als Benutzer ist Voraussetzung für den Zugang und die Teilnahme bei webkess. Einzige Voraussetzung für die Registrierung als Benutzer ist eine gültige

Mehr